DE68917742T2

DE68917742T2 - Dekodiervorrichtung.

Info

Publication number: DE68917742T2
Application number: DE68917742T
Authority: DE
Inventors: Tetsujiro Kondo
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-02-05
Filing date: 1989-02-01
Publication date: 1995-02-23
Anticipated expiration: 2009-02-02
Also published as: ATE110912T1; AU620373B2; DE68917742D1; KR970007355B1; EP0327322B1; JPH01200883A; JP2629238B2; EP0327322A3; AU2951289A; CA1334691C; KR890013903A; EP0327322A2; US4890161A

Description

Die vorliegende Erfindung betrifft eine Decodiervorrichtung zum Empfangen eines übertragenen Bildsignals und zum Wiedergeben der ursprünglichen Bilddaten, und insbesondere betrifft die vorliegende Erfindung eine Decodiervorrichtung zum Empfangen übertragener Bilddaten, die in Bilddaten komprimiert und codiert sind, deren Bit-Anzahl geringer ist als jene der ursprünglichen Bilddaten, und zum Wiedergeben der ursprünglichen Bilddaten.
Bilddaten werden beispielsweise mit acht Bits quantisiert. In diesem Fall wird das Datum jedes Pixels zur Übertragung auf eine Bit-Anzahl codiert, die geringer ist als die ursprüngliche Quantisierungs-Bit-Anzahl, um die Datenmenge zu komprimieren. Als einfaches Beispiel werden nur die oberen zwei Bits eines Acht-Bit-Pixeldatums übertragen. Empfangsseitig wird ein wiedergegebener Pegel durch den Mittelwert im Bereich jedes Pegels dargestellt für den codierten Code von zwei Bits.
Der Dynamikbereich von (0 bis 255), den das ursprünglich Acht-Bit quantisierte Datum besitzt, wird in vier Teile aufgeteilt und der 2-Bit codierte Code wird dem Bereich des Pegels wie folgt zugeordnet. Ursprüngliches Signal Codierter Code Decodierter Wert
Da herkömmlicherweise das ursprüngliche Signal mit 256 Pegelwerten durch vier Pegelwerte dargestellt wird, kann eine große Quantisierungsstörung auftreten.
Um den zuvor genannten Nachteil des Standes der Technik zu beseitigen, hat die Anmelderin ein adaptives Dynamikbereich-Codierungssystem (im folgenden als ADRC-System bezeichnet) vorgeschlagen als ein Komprimierungssystem für ein digitales Videosignal in Pegelrichtung (MR 86-43, berichtet am 11. Dezember 1986 im Institute of Electronics and Communication Engineers of Japan).
Das ADRC-System ist ein Codierungssystem, das die strenge Zeit und Raumkorrelation eines Fernsehsignals verwendet.
Insbesondere besitzt allgemein jeder Block, falls ein Bild geteilt wird, nur einen schmalen Dynamikbereich aufgrund der lokalen Korrelation. Aus diesem Grund wird in diesem ADRC-System ein Bild in Blöcke aufgeteilt. Ein Dynamikbereich jedes Blocks wird erhalten und eine adaptive Requantisierung eines Pixeldatums wird entsprechend dem Dynamikbereich ausgeführt. Daraus ergibt sich, daß jedes Pixeldatum in ein Datum mit weniger Bits als das ursprüngliche Datum komprimiert wird.
Als Verfahren zur Teilung eines Bildes in Blöcke wurden die Teilung in horizontaler Richtung (ein-dimensionales ADRC), die Teilung in einer rechtwinkligen Fläche in horizontale und vertikale Richtungen (zwei-dimensionales ADRC) und die Teilung hinsichtlich eines räumlichen Gebiets über mehrere Vollbilder (drei-dimensionales ADRC) vorgeschlagen (beispielsweise in den Japanischen Patent Offenlegungsschriften Nr.61-144990, 61-144989 und 62-926620 oder in EP-A-0185533).
In dem drei-dimensionalen ADRC wird eine Bewegungserfassung zwischen zwei Vollbildern für jeden Block durchgeführt und die Daten eines nachfolgenden Vollbilds werden nicht in einem Standbildblock übertragen, um den sogenannten "Vollbild-Austall" auszuführen. Auf diese Weise kann eine effizientere Codierung erreicht werden. In diesem Fall ist ein Ein-Bit-Bewegungsinformations-Code für jeden Block notwendig. In einem Standbildgebiet kann jedoch eine Datenkompression von 1/2 ausgeführt werden.
Für die Bit-Anzahl-Zuweisung jeden Blocks zum Zeitpunkt der Requantisierung wurde ein System vorgeschlagen bei dem die zugewiesene Bit-Anzahl für jeden Block abhängig von der Größe des Dynamikbereichs jedes Block geändert wird (im folgenden als "längenvariables ADRC" bezeichnet, offenbart in der Japanischen Patent Offenlegungsschrift Nr. 61-147689 oder EP-A-0186444) zusätzlich zu einem System, in dem die Quantisierungsschrittweite abhängig vom Dynamikbereich dieses Blocks als ein konstanter Wert variiert wird, der geringer ist als die Bit-Anzahl des ursprünglichen Pixeldatums (im folgenden als längenfixiertes ADRC bezeichnet, das in der zuvor genannten Patentanmeldung Nr. 61-144990, 61-144989 und 62-9216620 offenbart ist).
Durch die Anpassung der zuvor genannten ADRC-Systeme wurden die Quantisierungsstörungen sicherlich reduziert im Vergleich mit dem System, bei dem die oberen zwei Bits des ursprünglichen Digitalsignals, das mit acht Bit quantisiert ist, ausgewählt und übertragen werden und dann als Acht-Bit-Datum wiedergegeben werden. In diesem ADRC-System treten jedoch manchmal Störungen in einem Block auf, der einen großen Dynamikbereich besitzt, da die abhängig vom Dynamikbereich übertragenen Daten lediglich auf der Decodierseite decodiert werden.
Entsprechend ist es eine Aufgabe der vorliegenden Erfindung, eine Decodiervorrichtung vorzusehen, die die Nachteile der herkömmlichen Systeme beseitigt, wie beispielsweise das Auftreten von relativ großen Quantisierungsfehlern oder Störungen.
Eine weitere Aufgabe dieser Erfindung besteht darin, eine verbesserte Decodiervorrichtung vorzusehen, in der Quantisierungsfehler oder Störungen reduziert werden können, ohne die Anzahl der Bits auf der Codierungsseite, d.h. die übertragene Datenmenge, zu erhöhen.
Eine weitere Aufgabe dieser Erfindung besteht darin, eine verbesserte Decodiervorrichtung vorzusehen, die mit einer adaptiven Dynamikbereich-Codierungsvorrichtung kombiniert ist.
Noch eine weitere Aufgabe der Erfindung besteht darin, eine verbesserte Decodierungsvorrichtung vorzusehen, die mit einer Codierungsvorrichtung kombiniert ist, die eine gut ausgewogene Komprimierung in räumlicher und Pegelrichtung erlaubt, und in der das Rauschen aufgrund der Unterschiede der Anzahl der Bits vermindert werden kann.
Erfindungsgemäß ist eine Dekodierungseinrichtung zum Dekodieren kodierter Daten vorgesehen, die von einem Kodierer übertragen werden, umfassend:
eine Abrufvorrichtung zum Bereitstellen von Eingangsdaten, die einem zu dekodierenden Eingangsdatum benachbart sind, aus den Eingangsdaten der Abrufvorrichtung;
eine Vergleichsvorrichtung zum einzelnen Vergleichen des zu dekodierenden Eingangsdatums mit jedem der benachbarten Eingangsdaten , die von der Abrufvorrichtung bereitgestellt werden, und zum Bereitstellen eines Ausgangssignals für jeden Vergleich;
eine Generatorvorrichtung, der jedes Ausgangssignal der Vergleichsvorrichtung zugeführt wird, zum Erzeugen eines Korrekturdatums auf der Basis aller Ausgangssignale, wobei im Betrieb die Dekodierungseinrichtung das Eingangsdatum auf der Basis des Eingangsdatums und des Korrekturdatums dekodiert.
Vorzugsweise dient die Dekodierungseinrichtung zur Verwendung mit im Blockformat kodierten digitalen Videodaten, wobei die Blockformat-Kodierung eine Komprimierung der Blockdaten erlaubt, die eine Gruppe von Bildelementen darstellen, wobei die kodierten Daten einen zusätzlichen Kode für jeden der jeweiligen Blöcke aufweisen, wobei der zusätzliche Kode aus zumindest zwei der folgenden Werte gebildet ist: Maximalwert, Minimalwert und einem Signal, das der Dynamikbereich-Information der digitalen Videodaten der Bildelemente im Block entspricht.
Die Abrufvorrichtung kann benachbarte Eingangsdaten vorsehen im gleichen Block wie derjenige zu dem das zu dekodierende Eingangsdatum gehört, wobei die Dekodierungseinrichtung weiterhin umfaßt: einen Addierer zum Addieren des Korrekturdatums auf das Eingangsdatum, eine Vorrichtung zum Dekodieren des Ausgangssignals des Addierers entsprechend der Dynamikbereich-Information, und eine Mischvorrichtung zum Mischen des dekodierten Ausgangssignals des Addierers mit dem Maximalwert oder dem Minimalwert.
Alternativ kann die Dekodierungseinrichtung weiterhin versehen sein mit einer Vorrichtung zum teilweisen Dekodieren übertragener Daten entsprechend der Dynamikbereich-Information und einer Block-Trennvorrichtung zum Formen der Eingangsdaten für die Abrufvorrichtung, indem die teilweise dekodierten Daten für die Fernseh-Abtastung in die richtige Reihenfolge gebracht werden.
Die zuvor genannten und andere Aufgaben und Merkmale der vorliegenden Erfindung werden sichtbar aus der vorliegenden detaillierten Beschreibung und den beigefügten Ansprüchen mit Bezug auf die begleitenden Zeichnungen.
Fig. 1 ist ein Blockdiagramm eines ersten erfindungsgemäßen Ausführungsbeispiels.
Fig. 2 und 3 sind schematische Diagramme zur Erläuterung der Arbeitsweise von Fig.1.
Fig. 4 ist ein Blockdiagramm eines Beispiels eines adaptiven Dynamikbereich-Codierungsgeräts zur Erläuterung eines zweiten und dritten Ausführungsbeispiels.
Fig. 5 ist ein schematisches Diagramm zur Erklärung eines Blocks als eine Einheit, die einer Codierung durch die Codierungsvorrichtung der Fig.4 unterzogen wird.
Fig. 6 ist ein schematisches Diagramm zur Erklärung der Arbeitsweise des Geräts, das in Fig.4 gezeigt ist.
Fig. 7 ist ein Blockdiagramm eines zweiten erfindungsgemäßen Ausführungsbeispiels.
Fig. 8 ist ein schematische Diagramm zur Erläuterung der Betriebsweise des Ausführungsbeispiels der Fig.7.
Fig. 9 ist ein Blockdiagramm eines dritten erfindungsgemäßen Ausführungsbeispiels.
Fig. 10 ist ein schematisches Diagramm zur Erklärung des Prinzips eines räumlichen Hilfs-Abtastverfahrens.
Fig. 12 ist ein Blockdiagramm einer verbesserten räumlichen Hilfs-Abtastcodierungsvorrichtung.
Fig. 13 ist ein Zeitdiagramm zur Erklärung der Betriebsweise des Ausführungsbeispiels von Fig. 12.
Fig. 14 ist ein schematisches Diagramm zur Erläuterung der Betriebsweise des zuvor genannten verbesserten räumlichen Milfs-Abtastverfahrens.
Fig. 15 ist ein Blockdiagramm einer Decodiervorrichtung zum Decodieren von der Codierungsvorrichtung der Fig. 12 übertragenen Daten.
Fig. 16 ist ein Blockdiagramm einer Codieiungsvorrichtung gemäß der verbesserten räumlichen Hilfs-Abtastcodierung kombiniert mit dem ADRC.
Fig. 17 ist ein Blockdiagramm eines vierten erfindungsgemäßen Ausführungsbeispiels.
Fig. 18 ist ein Blockdiagramm eines Beispiels einer adaptiven Decodierungs-Schaltung für benachbarte Abtastdaten, die in Fig. 17 gezeigt ist.
Fig. 19, 20 und 21 sind schematische Diagramme zur Erläuterung der Betriebsweise des Ausführungsbeispiels der Fig. 17.
In allen Zeichnungen werden gleiche Bezugszeichen für die gleichen strukturellen Elemente benutzt.
Nun werden erfindungsgemäße Ausführungsbeispiele mit Bezug auf die Zeichnungen beschrieben.
Fig. 1 zeigt ein ersten Ausführungsbeispiel der Erfindung. Die Erfindung wird auf einen Fall angewendet, bei dem eine Zwei-Bit-Quantisierung auf der Übertragungsseite durchgeführt wird, oder für den Fall, bei dem die oberen zwei Bits eines Bildsignals, das mit acht Bits quantisiert ist, übertragen werden. Es ist selbstverständlich, daß die Erfindung auch bei einer von der Bit-Anzahl zwei unterschiedlichen anderen Bit-Anzahl anwendbar ist Das Bildsignal ist beispielsweise ein Videosignal.
Die an einem Eingangsanschluß 1 anliegenden Eingangsdaten werden in der Reihenfolge der Fernseh-Abtastung empfangen.
Ein am Eingangsanschluß 1 empfangener codierter Code von zwei Bits wird einer peripheren Daten-Abrufschaltung 2, die durch eine gestrichelte Linie dargestellt ist, zugeführt. Diese Abfrageschaltung 2 umfaßt: Leitungs-Verzögerungsschaltungen 3 und 4 und Abfrage-Verzögerungsschaltungen 5, 6, 7, 8, 9 und 10, die mit dem Eingangsanschluß 1 und den jeweiligen Ausgangsanschlüssen der Leitungs-Verzögerungsschaltungen 3 und 4 verbunden sind.
Die Schaltung 2 ist eine Schaltung zum gleichzeitigen Abrufen eines codierten Codes Qi eines Zielpixels, der durch einen schwarzen Punkt gekennzeichnet ist, und codierten Codes Q&sub1; bis Q&sub8; von acht peripheren Pixeln des Zielpixels in Fig.2A. Falls der codierte Code Q &sub8; dem Eingangsanschluß 1 zugeführt wird, wird nämlich Q&sub5; von der Leitungs-Verzögerungsschaltung 3 ausgegeben, Q&sub3; wird von der Leitungs-Verzögerungsschaltung 4, Q&sub7; und Q&sub6; von den Abfrage-Verzögerungsschaltungen 5 und 6, Qi und Q&sub4; von den Abfrage-Verzögerungsschaltungen 7 und 8 und Q&sub2; und Q&sub1; von den Abfrage-Verzögerungsschaltungen 9 und 10 ausgegeben.
Die Ausgangsdaten der peripheren Daten-Abrufschaltung 2 werden einem Vergleicher 11 zugeführt, der durch eine gestrichelte Linie dargestellt ist. Acht Vergleicher 12 bis 19 sind in diesem Vergleicher 11 enthalten. Die von der Abrufschaltung 2 gelieferten codierten Codes Q&sub8; bis Q&sub1; der peripheren Pixel werden den jeweiligen Vergleichern 12 bis 19 zugeführt, und der codierte Code Q des Zielpixels wird auch gemeinsam diesem zugeführt.
Die Vergleicher 12 bis 19 vergleichen den codierten Code Q des Zielpixels mit den codierten Codes Qj (j = 1, 2, ..., 8) der peripheren Pixel und erzeugt die folgenden Vergleichsausgangs-Signale:
wenn Qj > Qi : + 1
wenn Qi = Qi : 0
wenn Qj< Qi : -1
Die Ausgangssignale des Vergleichers 11 werden einer Summier-Schaltung 20 zugeführt und addiert. Falls beispielsweise der codierte Code Qi 2=(10) ist und die codierten Codes Q&sub1; bis Q&sub8; jeweils 1 = (01) sind, wird, wie in Fig. 2B gezeigt, der Gesamtwert der Summierschaltung 20 -8. Andererseits wird, wie in Fig.2C gezeigt, der Gesamtwert der Schaltung 20 +8, falls der codierte Code Qi 2=(10) ist und die codierten Codes Q&sub1; bis Q&sub8; jeweils 3=(11) sind. Wie in Fig. 3 gezeigt, besitzt der Gesamtwert siebzehn verschiedene Werte von (-8 bis +8). Falls Qi =3=(11) ist, gibt es jedoch neun (0 bis -8) mögliche Gesamtwerte. Falls Qi 0=(00) ist, gibt es neun (0 bis +8) mögliche Gesamtwerte. Deshalb kann der Gesamtwert 52 mögliche Werte insgesamt annehmen, abhängig von dem codierten Code Qi des Zielpixels.
Das Ausgangssignal der Summierschaltung 20 wird einem Addierer 20 zugeführt. Das Datum +8 wird von einem Anschluß 22 dem Addierer 22 zugeführt. Deshalb werden die Gesamtwerte von (-8 bis + 8) in (0 bis + 16) durch den Addierer 21 umgewandelt. Das Ausgangssignal Q&sub1;' des Addierers 21 wird einem Korrekturcode-Generator 23 zugeführt. Der Korrekturcode, der vom Generator 23 erzeugt wird, wird einem Addierer 24 zugeführt. Das decodierte Datum der codierten Daten Qi des Zielpixels wird von einem Decodierer 25 einem Addierer 24 zugeführt. Ein decodierter Wert i wird vom Addierer 24 zu einem Ausgangsanschluß 26 gebracht.
Falls die Anzahl der Bits zwei ist, ist der Decodierer 25 ein ROM (read-only-memory = nur Lesespeicher) oder ein Multiplizierer, um die Decodierung durch ein (256/2²xQ i) Verfahren durchzuführen. Deshalb wird der Ausgangswert des Decodierers 25 auf (0, 64, 128, 192) gesetzt.
Der Korrekturcode-Generator 23 ist ein ROM oder eine Arithmetikschaltung, um einen Korrekturcode aus dem Ausgangssignal Qi' des Addierers 21 durch das folgende Verfahren zu erzeugen
Aus dem Wert der obigen Gleichung wird ein ganzzahliger Korrekturcode durch ein Löschverfahren erzeugt. Falls der Gesamtwert +8 wird, wie in dem Beispiel der Fig. 2C gezeigt, wird das Ausgangssignal Qi' des Addierers 21 auf +16 gesetzt. Der Korrekturcode-Generator 23 erzeugt der Korrekturcode-Wert 62. Somit wird ein decodierter Wert i, der durch den Addierer 24 erhalten wird, (128 + 62 = 190). Falls, wie in Fig.2B gezeigt, der Gesamtwert -8 wird, wird der Ausgang Qi' des Addierers 21 auf 0 gesetzt und der Korrekturcode-Generator 23 erzeugt einen Korrekturcode-Wert 2. Somit wird der decodierte Wert i, der vom Addierer 24 geliefert wird, auf (128 + 2 = 130) gesetzt.
Obwohl wie bisher lediglich durch einen mittleren Wert (beispielsweise 160) dargestellt, wird der Pegel in 17 feingegliederte Wiederherstellungspegel i auf der Basis der Werte der codierten Codes der peripheren Pixels, wie in dem zuvor beschriebenen Beispiel gezeigt, umgewandelt. Somit wird die Quantisierungsstörung vermindert.
Die vorliegende Erfindung kann ebenso bei einer Decodierung einer adaptiven Dynamikbereich-Codierung (abgekürzt als ADRC) angewendet werden, in der eine Bildebene in eine Anzahl von Blöcken (zwei-dimensionale Gebiete) aufgeteilt wird und die Quantisierung so ausgeführt wird, so daß sie an den Dynamikbereich jedes Blocks angepaßt ist.
Als nächstes wird ein zweites erfindungsgemäßes Ausführungsbeispiel mit Bezug auf die Zeichnungen erklärt. Dieses Ausführungsbeispiel betrifft den Fall, bei dem die Erfindung bei einem ADRC angewendet wird, in dem ein Videosignal in einen zwei-dimensionalen Block umgewandelt wird und mit zwei Bits quantisiert wird, wobei eine Anpassung an den Dynamikbereich jedes Blocks auf der Übertragungsseite stattfindet. Zur Erleichterung des Verständnisses wird eine Erklärung der Empfangsseite mit Bezug auf die Fig.4 gegeben.
Ein an einem Eingangsanschluß 31 anliegendes digitales Videosignal wird einer Block-Unterteilungsschaltung 32 zugeführt. Die Schaltung 32 wandelt die Reihenfolge der Fernseh-Abtastung in die Blockreihenfolge um. Ein Block hat eine zwei-dimensionale Fläche von (x Pixeln x y Zeilen), wie in Fig.5 gezeigt. Das Ausgangssignal der Block-Unterteilungsschaltung 32 wird einem Maxi malwert-Detektor 33 zum Erfassen eines Maximalwerts MAX für jeden Block, einem Minimalwert-Detektor 34 zum Erkennen eines Minimalwerts MIN für jeden Block und einer Verzögerungsschaltung 35 zugeführt.
Der erfaßte Maximalwert MAX und der Minimal wert MIN werden einer Subtraktions-Schaltung 36 zugeführt. Ein Dynamikbereich DR, der die Differenz zwischen MAX und MIN darstellt, wird durch die Schaltung 36 erzeugt. Die Verzögerungsschaltung verzögert die Daten um eine Zeitperiode, die zur Erfassung der MAX- und MIN-Werte notwendig ist. Der MIN-Wert wird von den Videodaten in einer Subtraktions-Schaltung 37 subtrahiert, um ein Datum PDI, bei dem MIN subtrahiert ist, einer Quantisierungsschaltung 38 zuzuführen. Der erfaßte Dynamikbereich DR wird der Schaltung 38 zugeführt, die eine an DR angepaßte Quantisierung zur Erzeugung eines zwei-Bit codierten Codes DT ausführt. Die Quantisierungsschaltung 38 besteht aus einem ROM oder einer Arithmetikschaltung.
In der Schaltung 38 wird der Dynamikbereich DR in (2² = 4), wie in Fig.6A gezeigt, geteilt. Der zwei-Bit codierte Code DT wird entsprechend einem Pegelbereich, dem das Datum PDI angehört, bei dem der Minimumwert abgezogen wurde, gehört, zugeteilt. Im herkömmlichen Decodierungsverfahren des ADRC wird der Mittenwert jedes Pegelbereichs als ein typischer Pegel codiert. Die in Fig. 6A gezeigte Codierung wird, wie durch die folgende Gleichung dargestellt, ausgeführt, falls der Wert eines codierten Codes DT, der entsprechend einem ursprünglichen Pegel Li erhalten wurde, Qi ist:
Die obige Verarbeitung liefert eine ganze Zahl durch Weglassen der Brüche. Dies wird als "Anpassungssystem ohne Rand" (engl. "non-edge matching system") bezeichnet.
Als Quantisierungsverfahren kann auch ein Verfahren verwendet werden, in dem der Maximalwert MAX und der Minimalwert MIN als decodierte typische Pegel durch das herkömmliche Decodierungsverfahren, wie in Fig. 6B gezeigt, vorgesehen sind. Dies wird als "Randanpassungssystem" (engl. "edge matching system") bezeichnet.
Ein zusätzlicher Code, der aus dem Dynamikbereich DR und dem Minimalwert MIN besteht, und der codierte Code DT werden einer Vollbild-Unterteilungsschaltung 39 zugeführt, die eine Codierung für Fehlerkorrektur ausführt und ein Synchronisationssignal hinzufügt. Die Übertragungsdaten werden an einem Ausgangsanschluß 40 der Vollbild-Unterteilungsschaltung 39 erzeugt.
Fig.7 zeigt einen Aufbau der Empfangsdecodierungsseite, die die zuvor erwahnten Übertragungsdaten empfängt und decodiert. Die vorliegende Erfindung wird auf diese Empfangsseite angewendet. Die an einem Eingangsanschluß 41 anliegenden Empfangsdaten werden zu einer Vollbild-Desegmentierungs oder Trennschaltung 42 geführt, die die Decodierung eines Fehlerkorrekturcodes durchführt und den Minimalwert MIN, den Dynamikbereich DR und den codierten Code DT getrennt zur Verfügung stellt. Der MIN-Wert und der DR-Wert werden den Speichern 43 bzw. 44 zugeführt.
Der codierte Code DT wird einer peripheren Daten-Abrufschaltung 45 übergeben, so daß die codierten Codes von mehreren, beispielsweise acht, peripheren Pixeln um ein Zielpixel herum herausgenommen werden können. Die Schaltung 45 ist eine Schaltung zum Abrufen des codierten Codes Qi des Zielpixels, das durch einen schwarzen Punkt in Fig.2A gezeigt ist, und zum gleichzeitig Abrufen der codierten Codes Q&sub1; bis Q&sub8; der acht peripheren Pixel. Die periphere Daten-Abrufschaltung 45 besitzt einen Speicher zum gleichzeitigen Abrufen der codierten Codes der peripheren Pixel. Die Pixeldaten im gleichen Block wie das Zielpixel werden als periphere Daten herausgenommen. Falls bspw. ein Pixel an einem Ende des Blocks das Zielpixel ist, werden die codierten Daten der peripheren Pixel durch Pixel interpoliert, die innerhalb des gleichen Block liegen, da die peripheren Pixel in einem anderen Block enthalten sind.
Die Ausgangsdaten der Schaltung 45 werden einem Vergleicher 46 zugeführt, der acht Vergleicherschaltungen enthält. Die codierten Codes Q&sub1; bis Q&sub8; der Schaltung 45 und der codierte Code Qi werden den Vergleicherschaltungen, wie in der Zeichnung gezeigt, zugeführt. Jede dieser Schaltungen erzeugt das folgende Vergleichsausgangssignal durch Vergleich des Codes Q und des Codes Qj (j= 1,2,...,8):
Qj > Qi : + 1
Qj = Qi : 0
Qj < Qi : -1
Das Ausgangssignal des Vergleichers 46 wird einer Summierschaltung 47 zur Addition der Vergleichs-Ausgangssignale übergeben. Wie in Fig.2B gezeigt, ist beispielsweise eine Summe α der Schaltung 47-8, falls der codierte Code Qi2=(0) ist und falls Q&sub1; bis Q&sub8; jeweils 1=(01) ist. Falls der Code Qi 2=(10) ist und falls Q&sub1; bis Q&sub8; jeweils 3=(11) ist, wie in Fig. 2C gezeigt, beträgt die Summe α der Summierschaltung 47 +8. D.h., daß die Summe α 17 Werte im Bereich vom -8 bis +8 annimmt.
Das Ausgangssignal α wird einem Korrekturcode-Generator 48 zugeführt. Der Generator 48 besteht aus einem ROM zur Ausführung einer Division von (β = α/17). Der Korrekturcode β, der am Ausgang des Generators 48 erzeugt wird, wird einem Addierer 49 übergeben und auf den codierten Code Q des Zielpixels addiert.
Das Ausgangssignal Qi' des Addierers 49 wird einem Decodierer 50 zugeführt, um einem Decodierungsverfahren unterzogen zu werden. Der Dynamikbereich DR aus einem Speicher 44 wird dem Decodierer 50 zugeführt. Dieser Decodierer 50 liefert einen decodierten Pegel abhängig vom Ausgangssignal Qi' des Addierers 49. Das Ausgangssignal des Decodierers 50 wird einem Addierer 51 übergeben. Der Addierer 51 addiert das Ausgangssignal des Decodierers 501 auf den Minimumwert MIN des Speichers 43.
Ein decodierter Pegel i des Zielpixels mit einem feiner abgestuften Pegel als der herkömmliche decodierte Pegel wird vom Addierer 51 zur Verfügung gestellt. Das Ausgangssignal des Addierers 51 wird einer Block-Desegmentierungs- oder Trennungsschaltung 52 zugeführt, in der die Reihenfolge der Blöcke in die Reihenfolge der Fernseh-Abtastung umgewandelt wird. Der decodierte Pegel wird an einem Ausgangsanschluß 53 der Block-Desegmentierungsschaltung 52 abgenommen.
Das Decodierungsverfahren in dem zuvor genannten zweiten Ausführungsbeispiel wird durch die folgenden Gleichungen dargestellt:
Qi' = Qi + β = Qi + (α/17)
In dem nicht ADRC-Decodierungsverfahren werden die empfangenen codierten Daten Q anstelle von Qi' in der zuvor genannten Gleichung verwendet.
Wird beispielsweise angenommen, daß ein ursprünglicher Pegel des Zielpixels durch Li =61 in einen Block mit MIN=50 und MAX=66 dargestellt wird, wie in Fig.8 gezeigt, lautet die Codierung wie folgt:
Gemäß dem herkömmlichen Decodierungsverfahren wird der decodierte Code Qi wie folgt decodiert:
In dieser Erfindung lautet beispielsweise für (α =+8) die Decodierung wie folgt:
Qi' = 2 + (8/17) = 2,47
Ebenso wird im Fall für (α = -8) die Decodierung wie folgt ausgeführt:
Qi' = 2 + (-8/17) = 1,53
Daraus ergibt sich, daß der decodierte Pegel i entsprechend der vorliegenden Erfindung feinere Schritte besitzt als der herkömmliche Pegel.
Im zweiten Ausführungsbeispiel wird die Decodierung nur unter Berücksichtigung von Pixeln im gleichen Block durchgeführt, da andere periphere Pixel bei der Decodierung eines Pixels an einem Ende eines Blocks zu Pixel in anderen Blöcken werden. Es ergibt sich jedoch der Nachteil, daß die richtige Decodierung des Pixels an einem Ende des Blocks nicht ausgeführt werden kann. Deshalb wird in einem dritten Ausführungsbeispiel, das in Fig.9 gezeigt ist, eine adaptive Decodierung unter Berücksichtigung der Pixel durchgeführt, selbst wenn diese Pixel in anderen Blöcken beim Decodierungsablauf vorhanden sind.
Die Empfangsdaten werden über den Eingangsanschluß 41 der Vollbild-Desegmentierungsschaltung 42 zugeführt. Die Decodierung eines Fehlerkorrekturcodes wird in der Schaltung 42 durchgeführt. Der Minimumwert MIN, der Dynamikbereich DR und der codierte Code DT werden separat in der Vollbild-Desegmentierungsschaltung 42 erzeugt.
Der Code DT und der Dynamikbereich DR aus der Schaltung 42 werden dem Decodierer 50 zugeführt. Das Ausgangssignal des Decodierers 50 wird einem Addierer 51 übergeben.
Ein decodierter Pegel i (decodierter Wert) eines Pixels, der am Ausgangs eines Addierers 51 erzeugt wird, wird durch folgende Gleichung angegeben:
Obwohl die Decodierung durch das zuvor genannte Verfahren im herkömmlichen ADRC zu Ende gebracht wird, werden eine Block-Desegmentierung und eine Umwandlung in die Fernseh-Abtastung durchgeführt. Ein räumliches Merkmal wird aus dem Verhältnis zwischen decodiertem Wert des Zielpixels und seiner peripheren Pixel extrahiert, und eine adaptive Decodierung wird in diesem Ausführungsbeispiel durchgeführt.
Ein am Ausgang des Addierers 51 erzeugter decodierter Wert wird der Block-Desegmentierungsschaltung 52 zugeführt. Die Block-Desegmentierungsschaltung 52 wandelt die in der Reihenfolge von Blocks angeordneten Daten in die Reihenfolge der Fernseh-Abtastung. Das Ausgangssignal der Schaltung 52 wird der peripheren Daten-Abrufschaltung 45 zugeführt.
In der Schaltung 45 werden decodierte Werte mehrerer peripherer Pixel, beispielsweise acht periphere Pixel, um das Zielpixel herum herausgenommen. Die Schaltung 45 nimmt einen decodierten Wert i des Zielpixels, der in Fig.2 als schwarzer Punkt gekennzeichnet ist, und gleichzeitig die decodierten Werten &sub1; bis &sub8; der acht peripheren Pixel um das Zielpixel herum heraus. Zu diesern Zweck besteht die periphere Daten-Abrufschaltung 45 aus einem Speicher oder einer Zahlen-Verzögerungs-Schaltung und einer Abtast-Verzögerungs-Schaltung.
Die Ausgangsdaten der Schaltung 45 werden dem Vergleicher 46 zugeführt. Ein Quantisierungsschrirt Δ (= DR/2 ²) jedes Blocks aus dem Speicher 60 wird dem Vergleicher 46 übergeben. Der Schritt Δ wird vom Codierer 50 erzeugt. Der Vergleicher umfaßt acht Vergleicher-Schaltungen. Jede dieser Schaltungen wird mit einem der decodierten Werte &sub1; bis L&sub8; der peripheren Pixel aus der Schaltung 45 und einer Addition des decodierten Werts des Zielpixels mit 1/2 Δ versorgt. Jede Vergleicherschaltung vergleicht ( i + 1/2 Δ) mit jedem decodierten Wert j (j = 1,2,...,8) der peripheren Pixel, um die folgenden Vergleichsausgangssignale zu erzeugen. Falls ein Pixel eines peripheren Blocks als Referenzpixel des aktuellen Blocks verwendet wird, wird die Addition/Subtraktion von 1/2 Δ ausgeführt, da sie der Requantisierung des peripheren Pixels entspricht, basierend auf dem Dynamikbereich des momentanen Blocks und des Minimalwerts.
Lj > Li + 1/2Δ: +1
Lj = Li + 1/2Δ: 0
Lj < Li + 1/2Δ: -1
Das Ausgangssignal des Vergleichers 46 wird der Summierschaltung 47 zur Addition der Vergleichsausgangssignale zugeführt. Eine von der Summierschaltung 47 erzeugte Summe α nimmt 17 Werte innerhalb des Bereichs - 8 bis +8 an.
Das Ausgangssignal α und der Quantisierungsschritt Δ der Summierschaltung 47 werden dem Korrekturcode-Generator 48 zugeführt. Der Generator 48 besteht aus einem ROM oder einer Arithmetikschaltung zur Ausführung der Division von (β=( αx Δ)+ 17). Der Korrekturwert β, der vom Generator 48 erzeugt wird, wird dem Addierer 49 übergeben und auf den codierten Code (decodierter Wert) i des Zielpixels addiert. Das Ausgangssignal i' des Addierers 49 wird als decodiertes Ausgangssignal am Ausgangsanschluß 53 abgenommen. Das Ausgangssignal i', dem der Korrekturwert β hinzuaddiert wurde, besitzt feiner abgestufte Schritte als jene eines decodierten Werts, der vom Decodierer 50 erzeugt wird.
Das in jedem der zuvor genannten Ausführungsbeispiele gezeigte ADRC-System ist zur Komprimierung in Pegelrichtung bestimmt. Es gibt eine sogenannte "Innere-Vollbild-Hilfsabtastung" (engl.: "intra-frame sub-sampling") Technik, die eine bessere Komprimierung in Kombination mit dem ADRC-System liefert. Die innere Vollbild-Hilfsabtastung ist ein System zur periodischen Ausdünnung von Pixeldaten, beispielsweise in einer Quincunx-Zeilen-Weise, um eine Komprimierung in räumlicher Richtung zu erzielen. Daraus ergibt sich, daß die Hilfsabtastung eine gut ausgewogene Komprimierung in Kombination mit der Komprimierung in Pegelrichtung durch das ADRC-System ermöglicht.
Ein Beispiel einer Inneren-Vollbild-Hilfsabtastung ist in Fig. 10 gezeigt.
Wie in Fig. 10 gezeigt, wird allgemein ein Verfahren verwendet, bei dem jedes Pixeldatum in honizontaler und vertikaler Richtung übertragen wird, das mit O gekennzeichnet ist und bei dem die Pixeldaten, die mit X gekennzeichnet sind, ausgedünnt werden. Falls bspw. ein Pixel durch acht Bits dargestellt ist, können die Übertragungsdaten um 1/2 komprimiert werden, da es jenem Fall entspricht, bei dem alle Pixel mit vier Bits übertragen werden.
in diesem Fall wird das durch X gekennzeichnete ausgedünnte Pixeldatum durch Interpolation wiedergegeben, die bei O gezeigten Pixeldaten, die links und rechts neben dem als X gekennzeichneten Pixeldatum liegen und bei O gezeigten Pixeldaten, die darüber und darunter liegen, benutzen, da die mit O gekennzeichneten übertragenen Pixeldaten eine "Quincunx-Linie" ergeben.
Falls jedoch das an der X-Position liegende Pixeldatum mit den Pixeldaten korreliert, die über, unter, links und rechts davon liegen, im Fall der zuvor ausgeführten Hilfsabtastung im Vollbild, wird das Pixeldatum an der X-Position, das durch Interpolation gewonnen wurde, deutlich hervorgebracht. Falls keine Korrelation besteht, kann das Pixeldatum an der X-Position nicht wiedergegeben werden. Falls insbesondere mit Bezug auf die Fig. 11A ein Videosignal eine plötzliche Pegeländerung, wie durch eine durchgehende Linie gekennzeichnet, erfährt und es keine Korrelation zwischen den Pixeldaten an den X- und O-Positionen gibt, nehmen die durch Interpolation erzeugten Pixeldaten einen Pegel an, der in Fig. 11B als gezeigt ist, da keine Information zu den Pixeldaten an den X-Positionen existiert. Deshalb können die Pixeldaten an den X-Positionen nicht wiedergegeben werden. Dies bedeutet, daß die auf einer Linie liegenden und nur aus den Pixeldaten an den X-Positionen bestehenden Pixel, wie durch eine durchgezogene Linie in Fig. 10 gezeigt nicht wiedergegeben werden können.
Denn die Information in Pegelrichtung der Pixeldaten an den X-Positionen verschwindet und das Gleichgewicht in dieser Richtung fehlt aufgrund der Ausdünnung der Pixeldaten an den X-Positionen mit der Raumkomprimierung basierend auf der Raum-Abtastung zu beseitigen.
Um diesen Nachteil zu beheben, hat der Erfinder der vorliegenden Anmeldung ein neues Übertragungsgerät vorgeschlagen, das eine gut ausgewogene Komprimierung durchführen kann (vergleiche Japanische Patentanmeldung No. 63-43363).
Fig. 12 zeigt ein Ausführungsbeispiel eines Übertragungsgeräts, und Fig. 13 zeigt ein Zeitdiagramm zur Beschreibung des Übertragungsgeräts.
Bezugnehmend auf Fig. 12 wird ein Videosignal, das über einen Eingangsanschluß 101 eingeht, einem A/D (analog/digital) Wandler 102 zugeführt und durch einen Takt CLK1 (Fig. 13A), der über einen Anschluß 103 eingeleitet wird, abgetastet. Der abgetastete Wert wird in diesem Ausführungsbeispiel in ein Fünf-Bit-Datum (Pixeldatum) umgewandelt. Das Fünf-Bit-Pixeldatum DA des A/D-Wandlers 102 wird direkt einem Eingangsanschluß einer Auswahlvorrichtung 104 und einer Auswahlvorrichtung 105 zur Auswahl der oberen drei Bits zugeführt. Somit werden nur die oberen drei Bits des Datums DA erhalten und zum anderen Eingangsanschluß der Auswahlschaltung 104 gebracht. Ein Auswahlsignal SEL wird von einem Auswahlsignal-Generator 125 der Auswahlschaltung 104 zugeführt. Ein Pixeldatum wird vom Generator 125 erzeugt, so daß ein Fünf-Bit-Datum und ein Drei-Bit-Datum abwechselnd in horizontaler Richtung und in vertikaler Richtung zur Übertragung über einen Ausgangsanschluß 111 erhalten werden.
Fig 14 ist ein exemplarisches Diagramm der Ausgangs-Pixeldaten. Die Fünf-Bit-Pixeldaten sind als O gekennzeichnet, und die Drei-Bit-Pixeldaten sind mit Δ gekennzeichnet. Die in einer "Quincunx-Linie" liegenden Pixel haben die gleiche Bit-Anzahl.
Geht man zurück zu Fig. 12, so besteht der Auswahlsignal-Generator 125 aus Flipflops 106 und 107 und einer Exklusiv-Oder-Schaltung 108. Das Flip-Flop 106 wird vom Takt CLK1, der über den Anschluß 103 zugeführt wird, getriggert und durch ein Signal SH (Fig. 13B) in Synchronisation mit einem über einen Anschluß 109 zugeführten Videosignal zurückgesetzt. Ein Signal PT (Fig. 13) wird erzeugt, dessen Periode eine Hälfte des Takts CLK1 ist und zu Beginn jedes Horizontalintervalls zurückgesetzt wird. Das Signal PT wird der Exklusiv-Oder-Schaltung 108 zugeführt.
Das Flip-Flop 107 wird durch das Signal SH getriggert und durch ein Signal FL mit einer Halbbildperiode zurückgesetzt, das über einen Anschluß 110 eingeleitet wird. Daraus ergibt sich, daß ein Signal erzeugt wird, dessen Status in jedem Horizontalintervall (Fig. 13D) invertiert wird, das der Schaltung 108 zugeführt wird. Aus diesem Grund erscheinen ein Signal, in dem das Signal PT mit ursprünglicher Phase und das Signal PF, mit invertierter Phase, zu jedem Horizontalintervall, d. h., das Auswahlsignal SEL (Fig. 13E) wird erhalten.
Falls beispielsweise ein Fünf-Bit-Pixeldatum beim Vorliegen einer "1" des Auswahlsignals SE von der Auswahl-Schaltung 105 geliefert wird und ein Drei-Bit-Pixeldatum im Falle keiner "1" des Auswahlsignals SE geliefert wird, werden die Übertragungsdaten eines Felds von Fünf-Bit-Pixeldaten und Drei-Bit-Pixeldaten in einer "Quincunx-Linie", wie in einer Anzeige der Fig.14 gezeigt am Ausgangsanschluß geliefert.
Bezugnehmend auf Fig. 15, die die Decodierungsseite zeigt, wird das Drei-Bit-Datum oder Fünf-Bit-Datum einem Umwandler 113 zugeführt, der aus einem Schieberegister und seinen peripheren Schaltungen besteht.
Ein Takt CLK2 mit einer Pixelperiode auf der Empfangsseite wird einem Umwandlungs-Steuersignal-Generator 116 über einen Anschluß 114 zugeführt und ein Signal ID, das die Anfangsposition eine Horizontalintervalls oder eines Halbbild kennzeichnet, wird dem Generator 116 über einen Anschluß 115 zugeführt.
Bei der Übertragung eines digitalen Videosignals werden keine Horizontal- oder Vertikal-Synchronisationssignale gesendet. Da die Anzahl der Pixel-Abtastungen pro Horizontallinie abhängig von einer Abtastfrequenz bestimmt wird, kann der Datenkopf einer Horizontallinie bestimmt werden, um das Signal ID zu liefern. Des weiteren kann der Takt CLK2 mit einem Pixeldatum synchronisiert werden, indem das Signal ID und der Takt CLK2 in einem konstanten Phasenverhaltnis gehalten werden.
Das Signal ID zur Unterscheidung des Horizontalintervalls, Halbbilds, etc. kann mit den Daten gesendet werden.
Ein Umwandlungssteuerungssignal, das dem Auswahlsignal SEL auf der Übertragungsseite entspricht, wird auf der Basis des Signals ID und des Takts CLK2 entwickelt.
Im Umwandler 113 wird das Fünf-Bit-Datum direkt an einen D/A Wandler 117 durch das Umwandlungssteuerungssignal ausgegeben, falls ein Pixeldatum fünf Bits besitzt. Falls das Pixeldatum drei Bits besitzt, wird ebenfalls das Drei-Bit-Datum derart geschoben, daß dieses Datum die oberen drei Bits des Fünf-Bit-Schieberegister belegt, wobei "0's" an die unteren zwei Bits hinzugefügt werden, um insgesamt fünf Bits zu erhalten. Dieses Fünf-Bit-Datum wird an den D/A Wandler 117 ausgegeben. Der Takt CLK2 wird dem D/A Wandler 117 zugeführt, und das Fünf-Bit-Pixeldatum wird in ein Analogsignal zurückgeführt, so daß ein demoduliertes Videosignal am Ausgangsanschluß 118 erzeugt wird.
Da ein Pixeldatum mit fünf Bits oder drei Bits im Falle der Fig. 12 gesendet wird, entspricht dies jenem Fall, bei dem alle Pixeldaten mit vier Bits gesendet werden, falls auf einem räumlich integrierten Bild betrachtet. Es entspricht beinahe dem Fall, bei dem die acht-Bit-Pixeldaten nach dem Stand der Technik, wie in Fig. 10 gezeigt, übertragen werden, indem auf "Quincunx-Linien-Weise" ausgedünnt wird.
Das Beispiel der Fig. 10 nach dem Stand der Technik verursacht jedoch ein Bild, das nicht wie zuvor erwähnt wiedergegeben wird, da es Pixel gibt, die keine Daten senden unter Berücksichtigung der Komprimierung in räumlicher Richtung.
Im Gegensatz dazu werden Pixeldaten im zuvor erwähnten Übertragungsgerät sicher übermittelt, nicht nur hinsichtlich der Komprimierung in räumlicher Richtung, sondern auch jener in Pegelrichtung. Somit erlaubt das Gerät eine gut ausgewogene Komprimierung, um die Nachteile des Standes der Technik zu beseitigen.
Ein viertes Ausführungsbeispiel, das weiter unten gezeigt ist, ist ein Beispiel, in dem die voriiegende Erfindung auf ein Empfanggerät angewendet wurde, um Übertragungsdaten von einem Übertragungsgerät basierend auf der Kombination des zuvor ausgeführten Codierungssystems und dem ADRC-System zu empfangen.
Das Übertragungsgerät wird zunächst mit Bezug auf die Fig. 16 beschrieben.
Ein Bildsignal von einem Eingangsanschluß 141 wird einem A/D-Wandler 142 zugeführt, und jedes Pixel wird in ein Datum umgewandelt durch ein Taktsignal CLKI vom Anschluß 143. Das Datum wird einer Block-Unterteilungsschaltung 144 zugeführt und in einen Block für jeden schmalen Block, beispielsweise einen zwei-dimensionalen Schmalblock von 3Linien x6Pixels, unterteilt. Die Daten jedes Blocks werden einem Minimalwert/Maximalwert-Detektor 145 zugeführt, um einen Maximalwert MAX und einen Minimalwert MIN für jeden Block zu erhalten.
Die Daten jedes Blocks von der Block-Unterteilungsschaltung 144 werden einer Subtraktions-Schaltung 147 über eine Verzögerungs-Schaltung 146 zur Verzögerung um eine Verzögerungszeitdauer im Detektor 145 zugeführt. Der Minimalwert MIN in diesem Block wird an die Subtraktions-Schaltung 147 geleitet. Der Minimalwert MIN wird von jedem Pixeldatum in diesem Block subtrahiert, um ein Differenzdatum ΔDATA zu erzeugen. Das Datum ΔDATA wird einem adaptiven Codierer 148 zugeführt. Dieser Codierer 148 entspricht der Quantisierungs-Schaltung 38 der Fig.4.
Inzwischen werden die Daten des Maximalwerts MAX und des Minimalwerts MIN jedes Blocks einer Subtraktions-Schaltung 149 zugeführt, die als Dynamikbereich-Detektor dient, und ein Dynamikbereich DR in jedem Block wird als MAX-MIN=DR detektiert und an den adaptiven Codierer 148 gegeben. Im Codierer 148 wird die zugeteilte Bit-Anzahl Bits im Block abhängig vom eingegebenen Dynamikbereich ausgewählt, das Differenz-Pixeldatum ΔDATA von der Subtraktions-Schaltung 147 wird einmal quantisiert in die Bit-Anzahl, die geringer ist als die ursprünglichen acht Bits, beispielsweise in ein Datum BPL, das in zwei Bits komprimiert ist. Das Datum BPL wird vom Codierer 148 erzeugt.
Das so erhaltene Ausgangsdatum wird einer Auswahl-Schaltung 150 zugeleitet. Ein Datum wird in der Auswahl-Schaltung 150 durch ein Auswahlsignal SEL von einem Auswahlsignal-Generator 151 erzeugt, so daß die Bit-Anzahl der in horizontaler und in vertikaler Richtung benachbarten Pixel jeweils unterschiedlich ist, in diesem Beispiel zwei Bits und ein Bit. Ein Taktsignal CLK1 wird zum Auswahlsignal-Generator 151 über den Anschluß 143 geführt. Die Startzeitpunktinformation eines Horizontalintervalls, das in der Blockunterteilung benutzt wird und die Information über die Zeitpunkte der Trennung der horizontalen und vertikalen Richtungen werden an der Block-Unterteilungsschaltung 144 bereitgestellt. Somit wird das Auswahlsignal SEL entwickelt.
Das Zwei-Bit-Pixeldatum und das Ein-Bit-Pixeldatum, der Dynamikbereich DR im Block und der Minimalwert MIN im Block werden einer Rahmen-Unterteilungsschaltung 152 zugeführt. Das Auswahlsignal SEL von der Schaltung 141 wird der Schaltung 152 zugeführt und einer Rahmenunterteilung unterzogen. Das Datum von der Rahmen-Unterteilungsschaltung 152 wird über den Ausgangsanschluß übertragen.
In diesem Fall kann eine Schaltungsumwandlung von ΔDATA in ein Zwei-Bit-Ausgangsdatum BPL (beispielsweise ROM) und eine Schaltung zur Umwandlung von ΔDATA in ein Ein-Bit-Ausgangsdatum BPL (beispielsweise ein ROM) am adaptiven Codierer 148 vorgesehen sein, so daß die Ausgangssignale BPL dieser Schaltungen durch das Auswahlsignal SEL selektiv ausgegeben werden können. In diesem Fall wird die Auswählschaltung 150 überflüssig, aber stattdessen sollte eine Auswahlschaltung zur Auswahl einer der beiden Schaltungen am Ausgang des Codierers 148 vorgesehen sein. Neben dem Datum BPL, können der Dynamikbereich DR und der Maximalwert MAX im Block oder der Minimalwert MIN im Block und der Wert MAX als zusätzliche zu übertragene Codes benutzt werden.
Bezugnehmend auf Fig. 17 wird ein Empfangsgerät für Daten vom Codierer, der in Fig. 16 gezeigt ist, als ein viertes Ausführungsbeispiel der Erfindung dargestellt.
Die gesendeten Daten werden über einen Eingangsanschluß 161 einer Rahmen-Desegmentierungsschaltung 162 zugeführt. Die Bilddaten von der Schaltung 162 werden einem adaptiven Decodierer 163 zugeführt. Der übertragene Dynamikbereich DR im Block wird dem Decodierer 163 von der Schaltung 162 zugeleitet. Die zugewiesene Bit-Anzahl BITS wird abhängig vom Dynamikbereich DR im adaptiven Decodierer 163 erhalten, so daß eine adaptive Decodierung durch Benutzung dieser Information BITS ausgeführt wird.
Der Minimalwert MIN im Block wird von der Rahmen-Desegmentierungsschaltung 162 zu einem Addierer 165 geführt.
In diesem Fall sind eine Vorrichtung 11 (beispielsweise ein ROM) zur adaptiven Decodierung eines Zwei-Bit-Datums und eine Vorrichtung II (beispielsweise ein ROM) zur adaptiven Decodierung eines Ein-Bit-Datums im adaptiven Decoder 163 vorgesehen. Zwei Bits und ein Bit werden diesen Vorrichtungen I und II als zugewiesene Bit-Anzahl BITS zugeleitet.
Ein mit dem Auswahlsignal der Auswahlschaltung 150 auf der Codiererseite verbundenes Signal wird von der Schaltung 162 zu einem Synchronisationssignal-Generator 164 geführt. Im Generator 164 wird ein Auswahlsteuersignal in Synchronisation mit den übertragenen Zwei-Bit- und Ein-Bit-Pixeldatum entwickelt. Das Steuersignal wird dem Decodierer 162 zugeführt, um die Vorrichtung I und die Vorrichtung II auszuwählen. Somit sind das jeweilige Zwei-Bit-Pixeldatum und das Ein-Bit-Pixeldatum angepaßt um ein Acht-Bit-Differenzdatum ΔDATA* im adaptiven Decodierer 163 zu erzeugen. ΔDATA* wird zum Addierer 165 geführt, um ein decodiertes Pixeldatum DATA* zu liefern. Da das decodierte Pixeldatum ein Datum für jeden Block ist, wird eine Block-Desegmentierung in einer Block-Desegmentierungsschaltung 166 ausgeführt, so daß das Pixeldatum in ein Pixeldatum seiner ursprünglichen Reihenfolge zurückgeführt wird.
Ein digitales Videosignal von der Schaltung 166 wird einem adaptiven Decodierer für benachbarte Pixel 167 zugeführt. Ein Dynamikbereich DR in einem Block, der von der Rahmen-Desegmentierungsschaltung 162 geliefert wird, wird der Desegmentierungsschaltung 168 zugeleitet, so daß der Dynamikbereich DR auf die Zeitabfolge des digitalen Videosignals eingestellt wird. D.h. für jedes Pixeldatum gibt es einen Dynamikbereich DR eines Blocks, zu dem er gehört. Der Dynamikbereich DR wird von der Schaltung 168 zu dem Decodierer 167 geführt. Dieser Decodierer 167 korrigiert ein Pixeldatum, das mit zwei Bits gesendet wird, hinsichtlich der Pixeldaten, die mit einem Bit gesendet werden und in dessen Umgebung liegen, wie später erwähnt wird.
In diesem Beispiel wird auch das Pixeldatum, das mit einem Bit gesendet wird, korrigiert bezüglich der Pixeldaten in deren Umgebung, wie später erläutert.
Um die Korrekturverarbeitung des Zwei-Bit-Pixeldatums oder die Korrekturverarbeitung des Ein-Bit-Pixeldatums in Synchronisation mit dem Eingangspixeldatum des adaptiven Decodierers für benachbarte Pixel 167 auszuwählen, wird das Umwandlungssteuersignal von dem Synchronisationssignal-Generator 164 zu dem Decodierer 167 geführt.
Jeder Korrekturwert vom Decodierer 167 wird zu einem D/A-Wandler 169 geführt und in sein ursprüngliches analoges Signal umgewandelt abhängig vom Clocksignal CLK2 vom Synchronisationssignal-Generator 164, um an einem Ausgangsanschluß 170 bereitgestellt zu werden.
Fig. 18 zeigt ein Beispiel des zuvor erwähnten adaptiven Decoders für benachbarte Pixel 167. Eine Erläuterung der Schaltung 167 wird nun mit Bezug auf die Fig. 19 bis 21 gegeben.
Bezugnehmend auf Fig. 18 wird ein Pixeldatum (acht Bits) von der Block-Desegmentierungsschaltung 166 zu einer Extrahierungsschaltung 181 für periphere Pixeldaten geführt. Die Schaltung 181 besteht aus seriell gekoppelten Verzögerungsschaltungen 811 und 812, wobei jede aus einem Speicher entsprechend einem Zeilenpixeldatum besteht. Betrachtet man die Pixelposition eines Ausgangspixeldatums SA der Verzögerungsschaitung 811 als Referenz, ist in diesem Fall ein Eingangspixeldatum SB der Veuögerurigsschaltung 811 ein Datum des Pixels, das genau über dem Datum SA liegt. Ein Ausgangspixeldatum SC der Verzögerungsschaltung 812 ist ein Datum des Pixels, das genau unter dem Datum SA liegt und ein Ausgangsdatum SD, das hinter einem Pixel vom Datum SC liegt, ist das Datum eines Pixels, das links neben dem Datum SA liegt und ein Pixeldatum SE, das vor einem Pixel vom Eingangsdatum SA liegt und von der Verzögerungsschaltung 812 kommt, ist ein Datum des Pixels, das rechts neben dem Datum SA liegt.
Ein Dynamikbereich DR in jedem der geteilten Blöcke von der Block-Desegmentierungsschaltung 168 wird einem adaptiven Dynamikbereich-Generator 182 für jedes Pixeldatum zugeführt. Der Generator 182 besteht aus einer Serienschaltung von Verzögerungsschaltungen 821 und 822, die jeweils aus einem Speicher für eine Zeile bestehen. Als Ausgangsdatum der Verzögerungsschaltung 821 wird ein Dynamikbereich DRA, der dem Pixeldatum SA entspricht, vom Generator 182 geliefert. Ein Dynamikbereich DRB, der dem Pixeldatum SB entspricht, wird als Eingangsdatum der Verzögerungsschaltung 821 vom Generator 182 geliefert. In gleicher Weise wird ein Dynamikbereich DRC, der dem Pixeldatum SC entspricht, als Ausgangsdatum der Verzögerungsschaltung 822 geliefert, ein Dynamikbereich DRD, der dem Pixeldatum SD entspricht, wird als Ausgangsdatum, das ein Pixel hinter dem Ausgangsdatum der Verzögerungsschaltung 821 liegt, erzeugt und ein Dynamikbereich DRE, der dem Pixeldatum SE entspricht, wird als Ausgangsdatum, das vor einem Pixel des Eingangsdatums von der Verzögerungsschaltung 822 liegt, erzeugt.
Ebenso liefert ein Generator 131 für eine obere Begrenzung/untere Begrenzung eine obere Begrenzung UQA2 und eine untere Begrenzung LQA2 im Bereich der Quantisierungspegel, falls das Pixeldatum SA ein Zwei-Bit-Pixeldatum, das bei O der Fig. 19 gezeigt wird, ist. Das Pixeldatum SA von der Extrahierungsschaltung 181 und der adaptive Dynamikbereich DRA werden dem Generator 183 zugeleitet.
Darüber hinaus liefert der Generator 184 für die obere Begrenzung/untere Begrenzung die oberen Begrenzungen UθA1, UθB, UθC, UθD und UθE der jeweiligen Quantisierungspegelbereiche der Pixeldaten SA, SB, SC, SD und SE und die unteren Begrenzungen LθA1, LθB, LθC, LθD und LθE der Bereiche, falls diese Daten Ein-Bit-Pixeldaten, wie an Δ in Fig. 19 gezeigt, sind. Die Pixeldaten SA, SB, SC, SD und SE und die adaptiven Dynamikbereiche DRA, SRB, DRC, DRD und DRE vom Generator 182 werden dem Generator 184 zugeführt.
Nun wird beispielsweise die Entwicklung der oberen und unteren Begrenzungen im Fall des Datums BPL, das mit der "kantenfreien Anpassungstechnik" codiert ist, beschrieben.
Fig. 20 zeigt den Fall für BITS = 2 in der "Anpassungstechnik ohne Randbereich". Fig. 21 zeigt den Fall für BITS = 1 in der gleichen Technik und den Fall von MIN = 0, MAX = 4.
Da die decodierten Werte L0, L1, L2 und L3 die Mittenwerte der jeweiligen Quantisierungspegelbereiche sind, wie aus den Fig. 20 und 21 hervorgeht, werden die obere Begrenzung und die untere Begrenzung zu den Werten, die einer Addition oder Subtraktion des decodierten Werts seines Pixels mit K=DRx1/2x, wobei x eine Teilungsanzahl des Dynamikbereichs DR ist, entspricht.
k = DR x 1/2BITS + 1
Im Generator 183 wird ein entsprechender Dynamikbereich DRA bezüglich des Zwei-Bit-Pixeldatums SA von der Verzögerungsschaltung 821 einer Arithmetikschaltung 831 zugeführt, um eine Berechnung vom DRAx1/8 auszuführen und einen Wert k2 zu liefern. Der Wert k2 wird einem Addierer 832 und einem Subtrahierer 833 zugeführt. Inzwischen wird das Pixeldatum SA, das ein decodierter Wert ist, von der Extrahierungsschaltung 181 dem Addierer 832 und der Schaltung 833 zugeleitet. Deshalb wird die obere Begrenzung UθA2 des Quantisierungspegelbereichs aus dem Datum SA vom Addierer 832 erzeugt, während dessen untere Begrenzung LθA2 vom Substrahierer 833 geliefert wird.
Darüber hinaus sind im Generator 184 fünf Schaltungen, die jeweils eine Arithmetikschaltung 841 zum Dividieren eines entsprechenden Dynamikbereichs vom Generator 182 durch vier aufweisen und weitere fünf Schaltungen, die jeweils aus einem Adddierer 842 und einem Subtrahierer 843 zum Ausführen einer Addition und einer Subtraktion zwischen einem Ausgangssignal k1 von der Schaltung 841 und jedem Pixeldatum von der Schaltung 181 bestehen, vorgesehen, entsprechend den Pixeldaten SA, SB, SC, SD und SE. Die beiden Schaltungsgruppen erzeugen die unteren Begrenzungen UθA1, UθB, UθC, UθD bzw. UθE und die unteren Begrenzungen LθA1, LθB, LθC, LθD bzw. LθE.
In Fig. 18 werden die Schaltvorrichtungen 185B, 185C, 185D und 185E und 186B, 186C, 186D und 186E in Synchronisation mit den Pixeln, die in Fig. 19 durch einen Kreis gekennzeichnet sind, und mit den Pixeln, die mit einem Dreieck gekennzeichnet sind, durch ein Steuersignal vom Synchronisations-Generator 164 umgeschaltet. Falls das Pixeldatum SA ein durch einen Kreis gekennzeichnetes Pixels ist, wird der Schalter in den gezeigten Zustand gebracht, wohingehend der Schalter zu dem in der Zeichnung gezeigten entgegengesetzten Zustand gebracht wird, falls das Datum ein durch ein Dreieck gezeigtes Pixel ist. Diese Schaltvorrichtungen 185B bis 185E und 186 bis 186E liefern selektiv Pixeldaten und Informationen über die oberen und unteren Begrenzungen.
Insbesondere liefern die Schaltvorrichtungen 185B, 185C, 185D und 185E bei dem in der Zeichnung gezeigten Schaltzustand das Pixeldatum SA, die oberen Begrenzungen UθB, UθC, UθD und UθE und die unteren Begrenzungen LθB, LθC, LθD bzw. LθE.
Darüber hinaus liefern die Schaltvorrichtungen 186B, 186C, 186D und 186E das Pixeldatum SA, die oberen Begrenzungen UθA2 bzw. die unteren Begrenzungen LθA2.
Andererseits liefern die Schaltvorrichtungen 185B, 185C, 185D und 185E im zu dem in der Zeichnung gezeigten entgegengesetzten Schaltzustand die Pixeldaten SB, SC, SD und SE, die obere Begrenzung UθA1 bzw. die untere Begrenzung LθA1.
Zusätzlich liefern die Schaltvorrichtungen 186B, 186C, 186D und 186E die Pixeldaten SB, SC, SD und SIE, die obere Begrenzung UθA1 bzw. die untere Begrenzung LθA1.
Die Entscheidungsschaltungen 187B, 187C, 187D und 187E bestehen aus den Vergleichern 171B, 171C, 171D und 171E zum Vergleichen der Ausgangssignale der Schaltvorrichtungen 185B, 185C, 185D und 185E und den oberen Begrenzungsinformationen, den Vergleichern 872B, 872C, 872D und 872E zum Vergleichen der Ausgangssignale der Schaltungen 185B bis 185E und den unteren Begrenzungsinformationen und den Auswahlsignal-Generatoren 873B, 873C, 873D und 873E zum Erzeugen von Auswahlsignalen SWB, SWC, SWD und SWE für die Auswahlvorrichtungen 188B, 188C, 188D und 188E, die später erläutert werden, abhängig von den Ausgangssignalen der zuvor erwähnten Vergleicher.
Die Auswahlvorrichtungen 188B, t88C, 188D und 188E wählen eines der drei Daten, beispielsweise ein Pixeldatum, eine obere Begrenzung oder eine untere Begrenzung, die von den Schaltvorrichtungen 186B, 186C, 186D und 186E aus basierend auf den Auswahlsignalen, die von den Entscheidungsschaltungen 187B, 187C, 187D und 187E geliefert werden, und übertragen das ausgewählte Datum zu einer Gewichteter-Mittelwert-Schaltung 189.
Eine Gewichtete-Mittelwert-Schaltung 189 führt eine Mittelwertbildung der Ausgangssignale der Auswahlvorrichtungen 188B, 188C, 188D und 188E aus, berechnet den Mittelwert der gewichteten Werte und erzeugt den Mittelwert am Ausgangsanschluß 190 als ein Korrekturpixeldatum.
Nun wird der adaptive Decodierungsvorgang des zuvor erwähnten adaptiven Decodierers für benachbarte Pixel erklärt.
Zunächst wird der Fall erläutert, bei dem ein Zwei-Bit-Pixeldatum, das durch einen Kreis in Fig. 19 gekennzeichnet ist, korrigiert wird, indem auf ein Ein-Bit-Pixeldatum, das durch ein Dreieck gekennzeichnet ist, Bezug genommen wird.
In der folgenden Beschreibung wird der Fall als Beispiel hergenommen, bei dem der decodierte Wert eines Pixels A, das an der durch eine Schraffur im Kreis gekennzeichneten Position angeordnet ist und mit zwei Bits übertragen wird, korrigiert wird mit den Pixeln b, c, d und e in dessen Umgebung, die mit einem Bit, das durch ein Dreieck gekennzeichnet ist, übertragen werden. In Fig. 19 zeigt eine dünne Linie eine Blockunterteilungslinie, und in Fig. 19A gehören die Pixel A, b und d dem gleichen Block an, wohingegen die Pixel e und c einem separaten Block angehören.
Nun wird angenommen, daß das Pixeldatum SA von der Extrahierungsschaltung 181 ein Datum eines Zwei-Bit-Pixels A, das durch einen Kreis in Fig. 19A gezeigt ist, ist. In diesem Fall werden die Pixeldaten SB SC, SD und SE zu Ein-Bit-Pixeldaten b, c, d und e, wie durch Dreiecke gezeigt. Aus Gründen einer besseren Erklärung wird nun angenommen, daß diese Pixeldaten Sb, Sc, Sd und Se sind.
In diesem Zustand werden die Schaltvorrichtungen 185B, 185C, 185D und 185E und 186B, 186C, 186D und 186E in den durch die Zeichnung gezeigten Zustand geschaltet.
Daraus ergibt sich, daß das empfangene Pixeldatum Sa in der Entscheidungsschaltung 187 mit der oberen Begrenzung UθB eines Quantisierungspegelbereichs des Datums Sb des Pixels und mit der unteren Begrenzung LθB des Bereichs in den Vergleichern 871B und 872B verglichen wird. Die Entscheidungen beruhen auf folgenden Fragen: liegt das Pixeldatum SA im Quantisierungspegelbereich: ist es größer als die obere Begrenzung UθB, und ist es kleiner als die untere Begrenzung LθB. Auf der Grundlage dieser Entscheidungen, wird das Auswahlsignal SWB vom Auswahlsignal-Generator 873B geliefert. Das empfangene Pixeldatum SA wird direkt von der Auswählvorrichtung 188B durch das Auswahlsignal SWB ausgegeben, falls das Datum SA im Quantisierungspegelbereich des Datums Sb liegt. Falls das Datum SA größer ist als die obere Begrenzung UθB, wird die obere Begrenzung UθA2 eines Quantisierungspegelsbereichs des empfangenen Pixeldatums SA von der Auswahlvorrichtung 188B geliefert, während die untere Begrenzung des Bereichs des Datums SA geliefert wird, falls das Datum SA kleiner ist als die untere Begrenzung LθB.
Falls das Empfangs-Pixeldatum SA außerhalb des Quantisierungspegelbereichs des Pixeldatums Sb liegt, werden die obere Begrenzung UθA2 oder die untere Begrenzung LθA2 des Quantisierungspegelbereichs des Datums SA geliefert, da angenommen wird, daß ein Korrekturwert des Pixels b in der Umgebung des Datums SA im Quantisierungspegelbereich des Datums SA liegt.
In gleicher Weise wird das Empfangspixeldatum SA in den Entscheidungsschaltungen 187C, 187D und 187E mit den oberen Begrenzungen UθC, UθD und UθE der Quantisierungspegelbereiche der Daten Sc, Sd und Se der Pixel c, d und e und ihren unteren Begrenzungen LθC, LθD und LθE verglichen. Die Entscheidungen werden aufgrund folgender Fragen getroffen: liegt das Datum SA in den Quantisierungsbereichen der Daten Sc, Sd und Se, ist es größer als die oberen Begrenzungen UθC, UθD und UθE und ist es kleiner als die unteren Begrenzungen LθC, LθD und LθE. Als Entscheidungsausgangssignale werden die Auswahlsignale SWC, SWD und SWE erzeugt. Durch diese Auswahlsignale wird das Datum SA selbst von den Auswahlvorrichtungen 188C, 188D und 188E geliefert, falls das Datum SA in den Quantisierungspegelbereichen der Daten Sc, Sd und Se liegt. Falls das Datum SA größer ist als die oberen Begrenzungen UθC, UθD und UθE wird die obere Begrenzung UθA2 des Quantisierungspegelbereichs des Datums SA geliefert, wohingegen die untere Begrenzung LθA2 des Quantisierungspegelbereichs des Datums SA geliefert wird, falls das Datum kleiner ist als die unteren Begrenzungen LθC, LθD und LθE.
Ein derart von den Auswahlvorrichtungen 188B, 188C, 188D und 188E geliefertes Korrektur-Pixeldatum wird der Gewichteten-Mittelwert-Schaltung 189 zugeführt, in der ein gewichtetes Mittel berechnet wird. Als Ergebnis wird ein Korrekturwert des Pixeldatums SA an den Ausgangsanschluß 190 geführt.
Hier werden Gewichtskoeffizienten in der Schaltung 189 ausgewählt, so daß diese, die mit dem Pixel A stark korrelieren, sich einer 1 nähern, indem auf Abstände zwischen dem Pixel A und den peripheren Pixeln b, c, d und e, etc. Bezug genommen wird.
In diesem Fall werden alle Ausgangssignale der Auswahlvorrichtungen 188B, 188C, 188D und 188E als L3 = 3,5 angenommen, falls der decodierte Wert des Pixels A wie in Fig. 20 L 3 = 3,5 und die decodierten Werte der peripheren Pixel b, c, d und e alle wie in Fig. 21 gezeigt L1 = 3 sind. Daraus ergibt sich, daß das Ausgangssignal der gewichteten Mittelwertschaltung 189 beinahe 3,5 wird. Falls ein einfacher Mittelwert berechnet wird, wird der Korrekturwert fast 3,5.
Falls der decodierte Wert des Pixels A, wie in Fig. 20, L3 = 3,5 ist, die decodierten Werte der peripheren Pixel b, c und d, wie in Fig. 21, L1 = 3 sind, der decodierte Wert des Pixels E, wie in Fig. 21, L0 = 1 ist, wird der decodierte Wert L3 = 3,5 des Pixejs A von jeder der Auswahlvorrichtungen 188B, 188C und 188D, so wie er ist, geliefert. Die untere Begrenzung LθA2 = 3, die den decodierten Wert in Fig. 20 annehmen kann, wird von der Auswahlvorrichtung 185E anstelle des decodierten Werts 1 geliefert. Der korrigierte Wert des decodierten Werts des Pixels A beträgt (3,5 x 3 + 3)/4 = 3,375.
Als nächstes wird angenommen, daß das Ausgangspixeldatum der Extrahierungsschaltung 181 ein Ein-Bit-Datum des Pixels A, das durch ein schraffiertes Dreieck in Fig. 19B gekennzeichnet ist, ist. In diesem Fall sind die Pixeldaten SB, SC, SE und SE der Schaltung 181 Zwei-Bit-Daten der peripheren Pixel B, C, D und E in Fig. 19B. Zur Vereinfachung der Beschreibung wird angenommen, daß ein Datum des Pixels a und Daten der Pixel B, C, D und E den Daten Sa und SB, SC, SD bzw. SE entsprechen.
In diesem Zustand werden die Schaltvorrichtungen 185B, 185C, 185D, 185E und 186B, 186C, 186D, 186E in den entgegengesetzten Zustand wie in der Fig. gezeigt geschaltet.
In jeder der Entscheidungsschaltungen 187B, 187C, 187D und 187IE werden folgende Entscheidungen getroffen: liegen die Pegel der jeweiligen IEingangspixeldaten SB, SC, SD und SE innerhalb eines Bereichs W eines Quantisierungspegels des Pixeldatums Sa, sind sie höher als die obere Begrenzung UθA1 im Bereich W, und sind sie kleiner als die untere Begrenzung LθA1 im Bereich W. Auf der Grundlage dieser Entscheidungen erzeugen die Auswahlsignal-Generatoren 873B, 873C, 873D und 873E die Auswahlsignale SWB, SWC, SWD und SWE.
Die Auswahlvorrichtungen 188B, 188C, 188D und 188E werden durch die Auswahlsignale SWB, SWC, SWD und SwE gesteuert, die von den Entscheidungsschaltungen 187B, 187C, 187D und 187E geliefert werden. Falls die Pegel der Eingangspixeldaten SB, SC, SD und SE im Bereich W des Quantisierungspegels des Pixeldatums Sa liegen, werden die Eingangspixeldaten SB, SC, SD und SIE direkt von den Auswahlvorrichtungen 188B, 188C, 188D und 188E geliefert. Ebenso wird, falls die Pegel außerhalb des Bereichs W und größer als die obere Begrenzung UθA1 sind, die Begrenzung UθA1 von den Auswahlvorrichtungen 188B, 188C, 188D und 188E geliefert, wohingegen die untere Begrenzung LθA1 von den Auswahlvorrichtungen 188B, 188C, 188D und 188E bereitgestellt wird, falls die Pegel außerhalb des Bereichs W liegen und kleiner sind als die untere Begrenzung LθA1.
Die Ausgangssignale dieser Auswahlvorrichtungen werden der gewichteten Mittelwertschaltung 189 zugeführt. In gleicher Weise wie zuvor erwähnt führt diese Schaltung die Gewichtung der Ausgangssignale der Auswahlvorrichtungen 188B, 188C, 188D und 188E durch und erzeugt ihre Mittelwerte durch Berechnung unter Berücksichtigung der starken Korrelation zwischen dem Pixel a und dessen benachbarten Pixeln B, C, D und E. Auf diese Veise wird von der Schaltung 189 ein Korrekturdatum dcs Pixels a geliefert.
Falls in diesem Fall der decodierte Wert des Pixels a L1=3 in Fig. 21 ist und jeder der decodierten Werte der peripheren Pixel B, C, D und E L3 = 3,5 in Fig. 20 ist, werden alle Ausgangssignale der Auswahlvorrichtungen 188B, 188C, 188D und 188E als L3 angenommen. Daraus ergibt sich, daß das Ausgangssignal der gewichteten Mittelwertschaltung 189 beinahe L3 = 3,5 wird. Beim einfachen Mittelwert wird der Korrekturwert 3,5.
Falls des weiteren der decodierte Wert des Pixels a L1 = 3 in Fig. 21 ist, jeder der decodierten Werte der Pixel B, C und D aus den peripheren Pixeln L3 = 3,5 ist und der decodierte Wert des Pixels E L0 = 0,5 in Fig. 20 ist, liefern die Auswahlvorrichtungen 188B, 188C und 188D die decodierten Werte L3 = 3,5 direkt. Die Auswahlvorrichtung 188E stellt die untere Begrenzung LθA1 = 2 bereit, die den decodierten Wert L1 in Fig. 21 annehmen kann, anstelle des decodierten Werts 0,5. Dies deshalb, weil der decodierte Wert des Pixels a nur im Quantisierungspegelbereich des decodierten Werts L1 existiert, falls der decodierte Wert des Pixels a L1 ist. Zu diesem Zeitpunki ist der Korrekturwert des decodierten Werts des Pixels a (3,5 x 3 + 2)/4 = 3,125.
In gleicher Weise wird, falls der decodierte Wert des Pixels a, wie in Fig. 21 gezeigt, L0 = 1 ist und falls irgendeiner der peripheren Pixel B, C, D und E größer als die obere Begrenzung des decodierten Werts L0 ist, der maximale Wert, der als decodierte Werte des Pixels a existiert, d.h. die obere Begrenzung UθA1 seines Quantisierungspegelbereichs, anstelle der decodierten Werte der Pixel B, C, D und E benutzt.
Obwohl das zuvor gesagte auf den "kantenfreien Anpassungsfall" gerichtet ist, können die Werte k2 und k1 durch Berechnung von DR x 1/ (2BITS+1 -2) in den Arithmetikschaltungen 831 und 841 der oberen Begrenzungs-/unteren Begrenzungs-Generatoren 183 und 184 im Fall der Randanpassung. Falls in diesem Fall der decodierte Wert der Maximalwert MAX oder der Minimalwert MIN ist, sind die obere Begrenzung und die untere Begrenzung wahrscheinlich um k1 oder k2 größer als MAX oder um k1 oder k2 kleiner als MIN, sofern diese obere Begrenzung und untere Begrenzung durch eine Addition oder Subtraktion zwischen dem decodierten Wert und k1 oder k2 erhalten wird. Aus diesem Grund erzeugen die Generatoren 83 und 184 die Werte MAX und MIN als obere Begrenzung und untere Begrenzung, falls der decodierte Wert MAX und MIN ist. Zu diesem Zeitpunkt wird der Wert MIN durch die Block-Desegmentierung des Minimalwerts MIN im Block von der Rahmen-Desegmentierungsschaltung 162 geliefert und der Wert MAX wird durch die Addition des Dynamikbereichs DR, der einer Desegmentierung unterzogen wird, und dem Minimalwert MIN, der einer Block-Desegmentierung unterzogen wird, geliefert,
Obwohl Daten mit einer großen Bit-Anzahl und Daten mit einer niederen Bit-Anzahl in einer "Quincunx-Linie", wie in Fig. 19 gezeigt in dem zuvor erwähnten Ausführungsbeispielen übertragen werden, können diese durch periodische Umschaltung dieser Daten übertragen werden.
Ebenso kann die Bit-Anzahl für jeweils mehrere Pixel geändert werden anstelle der Änderung der Anzahl für jeweils ein Pixel. Des weiteren kann die Bit-Anzahl des Pixels oder mehrerer Pixel für jeweils mehrere Pixel geändert werden. Zusätzlich können drei oder mehrere verschiedene Bit-Anzahlen selektiv benutzt werden anstelle der zuvor erwähnten zwei unterschiedlichen Anzahlen.
Nur Pixel, die im oberen, unteren, linken und rechten Bereich liegen, werden als periphere Pixel in den vorgenannten Ausführungsbeispielen bezeichnet. Falls jedoch Pixel wenige und viele Bits in diagonaler Richtung besitzen, kann ein Korrekturwert durch Heranziehung des gewichteten Mittelwerts geliefert werden. Selbst in diesem Fall wird der gewichtete Mittelwert durch Gewichtung der Pixel in diagonaler Richtung berechnet unter Berücksichtigung der Abstände zwischen diesen Pixeln in diagonaler Richtung und dem zu korrigierenden Zielpixel.
Erfindungsgemäß wird beim Empfang eines digitalen Videosignals, das in der gut ausgewogenen Komprimierung in räumlicher Richtung und in Pegelrichtung übertragen wurde ein Pixeldatum mit einer großen Bit-Anzahl decodiert unter Berücksichtigung der Pixeldaten, die in seiner Umgebung liegen und kleine Bit-Anzahlen aufweisen. Somit wird das Rauschen, das aufgrund der unterschiedlichen Bit-Anzahlen im Bild erscheint, gedämpft, um einen exzellenten Empfang des Bildes zu erreichen.

Claims

1. Dekodierungseinrichtung zum Dekodieren kodierter Daten, die von einem Kodierer übertragen werden, umfassend:

eine Abrufvorrichtung (2, 45) zum Bereitstellen von Eingangsdaten (Q1-Q8), die einem zu dekodierenden Eingangsdatum (Qi) benachbart sind, aus den Eingangsdaten der Abrufvorrichtung (2, 45);

eine Vergleichsvorrichtung (11, 12-19; 46) zum einzelnen Vergleichen des zu dekodierenden Eingangsdatums (Qi) mit jedem der benachbarten Eingangsdaten (Q1-Q8), die von der Abrufvorrichtung (2, 45) bereitgestellt werden, und zum Bereitstellen eines Ausgangssignals für jeden Vergleich;

eine Generatorvorrichtung (20, 23; 47, 48), der jedes Ausgangssignal der Vergleichsvorrichtung (11, 12-19; 46) zugeführt wird, zum Erzeugen eines Korrekturdatums auf der Basis aller Ausgangssignale, wobei im Betrieb die Dekodierungseinrichtung das Eingangsdatum auf der Basis des Eingangsdatums und des Korrekturdatums dekodiert.

2. Dekodierungseinrichtung nach Anspruch 1 zur Verwendung mit kodierten Daten, die weniger Bits als die entsprechenden ursprünglichen unkodierten Daten aufweisen.

3. Dekodierungseinrichtung nach Anspruch 1 oder 2, wobei die kodierten Daten digitalisierte Videodaten enthalten, und die Abrufvorrichtung (2) eine Zeilen-Verzögerungsvorrichtung (3, 4) zum Verzögern eines Datums für eine Zeilenperiode und eine Daten-Verzögerungsvorrichtung (5-10) zum Verzögern eines Datums für eine Datumsperiode umfaßt.

4. Dekodierungseinrichtung nach Anspruch 1, 2 oder 3 zur Verwendung mit im Blockformat kodierten digitalen Videodaten, wobei die Blockformat-Kodierung eine Komprimierung der Blockdaten erlaubt, die eine Gruppe von Bildelementen darstellen, wobei die kodierten Daten einen zusätzlichen Kode für jeden der jeweiligen Blöcke aufweisen, wobei der zusätzliche Kode aus zumindest zwei der folgenden Werte gebildet ist: Maximalwert, Minimalwert und einem Signal, das der Dynamikbereich-Information der digitalen Videodaten der Bildelemente im Block entspricht.

5. Dekodierungseinrichtung nach Anspruch 4, wobei im Betrieb die Abrufvorrichtung (45) benachbarte Eingangsdaten vorsieht im gleichen Block wie derjenige zu dem das zu dekodierende Eingangsdatum gehört, wobei die Dekodierungseinrichtung weiterhin umfaßt: einen Addierer (49) zum Addieren des Korrekturdatums auf das Eingangsdatum, eine Vorrichtung (50) zum Dekodieren des Ausgangssignals des Addierers (49) entsprechend der Dynamikbereich-Information, und eine Mischvorrichtung (51) zum Mischen des dekodierten Ausgangssignals des Addierers (49) mit dem Maximalwert oder dem Minimalwert.

6. Dekodierungseinrichtung nach Anspruch 4 mit einer Vorrichtung zum teilweisen Dekodieren übertragener Daten entsprechend der Dynamikbereich-Information und einer Block-Trennvorrichtung (52) zum Formen der Eingangsdaten für die Abrufvorrichtung (45), indem die teilweise dekodierten Daten für die Fernseh-Abtastung in die richtige Reihenfolge gebracht werden.

7. Dekodierungseinrichtung nach Anspruch 6 desweiteren mit einem Addierer zum Addieren des von der Block-Trennvorrichtung ausgegebenen teilweise dekodierten Datums auf das Korrekturdatum.

8. Dekodierungseinrichtung nach Anspruch 7, wobei die Vergleichsvorrichtung (46) die Summe aus teilweise dekodiertem Datum und der Hälfte eines Quantisierungsschritts mit den benachbarten teilweise dekodierten Daten vergleicht.

9. Dekodierungseinrichtung nach Anspruch 2 zur Verwendung mit kodierten Daten mit einer ersten Anzahl von Bits und einer zweiten Anzahl von Bits in abwechselnder und zyklischer Weise.