DE68916185T2

DE68916185T2 - Kreuzvermittlungsschalter mit Kollisionsvermeidung.

Info

Publication number: DE68916185T2
Application number: DE68916185T
Authority: DE
Inventors: Peter A Franaszek; Christos John Georgiou
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1988-11-18
Filing date: 1989-10-21
Publication date: 1995-02-02
Anticipated expiration: 2009-10-22
Also published as: JPH02183645A; EP0369193A2; EP0369193A3; EP0369193B1; DE68916185D1; US4929940A; JPH0720102B2

Description

Die vorliegende Erfindung bezieht sich allgemein auf digitale Kommunikationssysteme und insbesondere auf einen Hochleistungs- Kreuzvermittlungsschalter mit Kollisionsvermeidung, der eine Konkurrenzerkennung an der Zieladresse durchführt und kollidierende Nachrichten über einen alternativen Weg umleitet, der von einem zweiten Koppelnetz mit der Fähigkeit zur Konkurrenzauflösung bereitgestellt wird.

Beschreibung des gegenwärtigen Stands der Technik

Hochleistungs-Multiprozessor-Rechnersysteme sind durch mehrere Zentraleinheiten (CPUs) gekennzeichnet, die unabhängig voneinander arbeiten, aber gelegentlich miteinander oder mit Speichereinrichtungen kommunizieren, um Daten auszutauschen. Die CPUs und die Speichereinrichtungen haben Eingabe/Ausgabe-Ports (E/A-Ports), die selektiv verbunden werden müssen, um Daten auszutauschen. Das Austauschen von Daten kommt häufig, aber zu zufälligen Zeiten vor, und es tritt zwischen beliebigen Kombinationen von CPUs und Speichereinrichtungen auf. Daher ist irgendeine Art von Koppelnetz erforderlich, um die Ports für die relativ kurze Zeitspanne des Datenaustausches zu verbinden. Dieses Koppelnetz muß eine große Bandbreite zur Verfügung stellen, so daß die Verarbeitung nicht übermäßig verzögert wird, während die Daten ausgetauscht werden. Darüber hinaus werden die Verbindungen häufig hergestellt und abgebaut, und Verzögerungen, die während des Wartens auf eine Verbindung auftreten, oder Verzögerungen, die während des Verbindungsaufbaus entstehen, können die Gesamtleistung paralleler CPUs ebenfalls herabsetzen.
Fig. 1 ist eine Darstellung einer der Arten von Rechnersystemen, auf die sich die vorliegende Erfindung bezieht. Hier gibt es eine große Zahl von CPUs 10, die unabhängig und parallel zueinander arbeiten. In der Vergangenheit war es üblich, daß die Zahl N der parallel arbeitenden CPUs in der Nähe von vier lag. Jedoch ist die Zahl N der CPUs bei neueren Entwürfen größer und liegt zwischen 256 (2&sup8;) und 1024 (2¹&sup0;) oder sogar darüber. Jede der CPUs 10 fordert gelegentlich den Zugriff auf eine von mehreren Speichereinrichtungen 12 an. Für Zwecke der Illustration wird angenommen, daß die Speichereinrichtungen alle gleich sind und ihre Zahl auch N ist. Jede CPU hat einen E/A-Datenübertragungsweg 14, und jede Speichereinrichtung 12 hat einen E/A-Datenübertragungsweg 16. Die Datenübertragungswege 14 und 16 können Busse sein und können doppelt vorliegen, um eine Vollduplex-Datenübermittlung zu ermöglichen. Der wichtige Sachverhalt ist jedoch, daß der E/A-Datenübertragungsweg 14 einer CPU 10, die Zugriff auf eine spezielle Speichereinrichtung 12 anfordert, mit dem E/A-Datenübertragungsweg 16 der angeforderten Speichereinrichtung 12 verbunden werden muß. Diese selektive Verbindung wird durch ein Koppelnetz 18 hergestellt, das den Kern des Entwurfs des in Fig. 1 dargestellten Rechnerentwurfs für eine verteilte Datenverarbeitung darstellt.
Die Verwendung eines Koppelpunktschalters für das Koppelnetz 18 liefert die geforderte große Bandbreite. Die wichtige Eigenschaft eines Koppelpunktschalters besteht darin, daß er gleichzeitig N Verbindungen von einer Seite zur anderen zur Verfügung stellen kann, wobei jede gemäß Auswahl hergestellt wird. Wenn die Komplexität eines Koppelpunktschalters auch proportional zu N² wächst, so erlaubt doch die relative Einfachheit der vorhandenen N² Koppelpunkte seine Herstellung mit einer gegenwärtig zur Verfügung stehenden Technologie.
In der US Patentschrift 4 605 928 wird ein Koppelpunktschalter beschrieben, der aus einem Feld kleinerer Koppelpunktschalter besteht, jeder auf einem getrennten integrierten Schaltkreis (integrated circuit, IC). Obwohl im Gegensatz zu dem doppelseitigen Schalter aus Fig. 1 ein einseitiger Schalter beschrieben wird, kann dieser Schalter im Aufbau von Fig. 1 verwendet oder leicht an ihn angepaßt werden. Mit diesem bekannten Koppelpunktschalter ist es leicht vorstellbar, daß die Zahl N der Ports zu dem Schalter auf 1024 erhöht werden kann. Dann wäre die gesamte Bandbreite des Schalters 18 1024 mal der Bandbreite der Übertragungswege 14 und 16. Dieser bekannte Koppelpunktschalter hat weiterhin den Vorteil, daß er blockierungsfrei ist. Blockierungsfrei bedeutet, daß, wenn eine CPU 10 anfordert, daß ihr E/A-Datenübertragungsweg 14 mit einem Datenübertragungsweg 16 eines Speichers 12, zu dem gerade keine Verbindung aufgebaut ist, verbunden wird, der Schalter 18 diese Verbindung herstellen kann. Also wird eine CPU durch den Schalter 18 nicht blockiert, wenn sie eine Verbindung zu einer Speichereinrichtung 12 anfordert.
In dem weiteren US Patent 4 630 045 wird auch eine Steuereinheit für obigen Koppelpunktschalter beschrieben. Diese Steuereinheit ist sehr schnell ausgelegt, aber sie leidet an dem Mangel der meisten Koppelpunktschalter, daß eine Steuereinheit für alle N Eingangsports benutzt wird. Folglich muß die Steuereinheit die verschiedenen Ports, die eine Verbindung durch den Koppelpunktschalter anfordern, sequentiell bedienen. Wenn nun die angeforderte Verbindungsrate die Geschwindigkeit der Steuereinheit überschreitet, wird die Steuereinheit zu einem Engpaß. Der Grund dafür ist, daß die Steuereinheit ein gemeinschaftliches Betriebsmittel ist. Auch wenn diese bekannte Steuereinheit neu entwickelt würde, so daß sie parallele Untersteuereinheiten zur Verfügung stellt, die etwa jedem Port zugeordnet sein könnten, würde diese Parallelsteuereinheit dennoch von einer einzigen Tabelle, der Port-Verbindungstabelle, abhängen, die laufend den aktuellen Stand der verfügbaren Verbindungen durch den Schalter enthält. Somit ist die Port-Verbindungstabelle auch ein gemeinschaftliches Betriebsmittel und begrenzt die Geschwindigkeit der Steuereinheit für große Werte von N.
Eine Alternative zum Koppelpunktschalter ist das Delta-Netz. Delta-Netze sind mit mehreren Beispielen von Dias et al. in einem Artikel mit der Überschrift "Analysis and Simulation of Buffered Delta Networks", IEEE Transactions on Computers, Bd. C-30, Nr. 4, April 1981, S. 273-282, definiert. Patel definiert ebenfalls ein Delta-Netz in "Performance of Processor-Memory Interconnections for Multiprocessors", IEEE Transactions on Computers, Bd. C-30, Nr. 10, Oktober 1981, S. 771-780. Ein Beispiel für ein Delta-Netz für die Paketvermittlung wird von Szurkowski in einem Artikel mit der Überschrift "The Use of Multi-Stage Switching Networks in the Design of Local Network Packet Switching", 1981 International Conference on Communications, Denver, Col. (14. - 18. Juni 1981), beschrieben. Das Delta-Netz wird hier mit Bezugnahme auf das Omega-Koppelnetz beschrieben, das von Gottlieb et al. in einem Artikel mit der Überschrift "The NYU Ultracomputer-Designing an MIMD Shared Memory Parallel Comuter", IEEE Transactions on Computers, Bd. C-32, Nr. 2, Februar 1983, S. 175-189. Dieses Beispiel wird in Fig. 2 dargestellt.
In Fig. 2 befinden sich sowohl auf der linken Seite acht Ports, die durch binäre Zahlen gekennzeichnet sind, als auch auf der rechten Seite, die auf ähnliche Weise durch binäre Zahlen gekennzeichnet sind. Die Verbindung der Ports auf der rechten und linken Seite erfolgt in drei Stufen über die Schalter 20. Jeder Schalter 20 ist ein 2·2-Koppelvielfach, das wahlweise einen der zwei Eingänge auf der einen Seite mit einem der beiden Ausgänge auf der anderen Seite verbinden kann. Das dargestellte Delta- Netz kann jeden Port auf der rechten Seite mit jedem Port auf der linken Seite verbinden. Die Daten werden in relativ kleinen Paketen von einer Seite zur anderen übertragen, und sie umfassen zusätzlich zu den Daten Steuerinformationen, die die Adresse des gewünschten Ziels enthalten. Durch die Verwendung von Puffern innerhalb der Schalter 20 ist es möglich, die Schalter der verschiedenen Bereiche zu entkoppeln, so daß die Steuerung und Übertragung zwischen den Stufen der 2·2-Koppelvielfache 20 stattfindet. Daher ist die Steuerung des Delta-Netzes potentiell sehr schnell, und die durch die Stufen bewirkte Verzögerung wächst als Funktion von logN anstelle der N-Abhängigkeit beim Kreuzpunktschalter. Doch ist das Delta-Netz ein blockierendes Netz; das heißt, daß es keine Garantie gibt, daß eine Verbindung durch das Koppelnetz hergestellt werden kann, obwohl der angeforderte Ausgangsport sonst zur Verfügung steht. Somit ist das Delta-Netz von der Anlage her schnell, aber bei steigendem Verkehrsaufkommen ist mit Verzögerungen aufgrund von Blockierungen zu rechnen.
In der US Patentschrift 4 752 777 wird ein Vermittlungssystem offenbart, das die Eigenschaften eines Kreuzpunktschalters mit denen eines Delta-Koppelnetzes verbindet, indem es einen blockierungsfreien Kreuzpunktschalter für die Datenübertragung und zusätzlich ein Delta-Koppelnetz verwendet, um Steuerdaten zwischen den Eingangs- und Ausgangsports des Kreuzpunktschalters zu vermitteln. Fig. 3 zeigt den grundlegenden Entwurf dieses Vermittlungssystems für N gleich vier. Jeder Eingangsport ist mit einer Eingangsadaptereinheit 30 verbunden, und jeder Ausgangsport ist mit einer Ausgangsadaptereinheit 32 verbunden. Ein Kreuzpunktschalter 34 hat vier horizontale Leitungen 36, die mit den Eingangsadaptereinheiten 30 verbunden sind. An jedem Schnittpunkt einer horizontalen Leitung 36 und einer vertikalen Leitung 38 befindet sich ein Koppelpunkt, der einzeln angewählt werden kann, um die Verbindung zwischen der jeweiligen horizontalen Leitung 36 und einer vertikalen Leitung 38 herzustellen. Zu jeder horizontalen Leitung 36 gehört eine Koppelpunktsteuerung 40, um die Koppelpunkte dieser horizontalen Leitung 36 zu steuern. Die Anordnung ist horizontal aufgeteilt, da die Steuerungen mit den Eingangsports und nicht mit den Ausgangsports verbunden sind. Jede Koppelpunktsteuerung 40 wird selbst durch die dazugehörige Eingangsadaptereinheit 30 gesteuert.
Der Kreuzpunktschalter 34 wird in erster Linie für die selektive Datenübertragung benutzt, während ein getrenntes Delta-Netz 42 in erster Linie für die selektive Übertragung von Steuerdaten zwischen den Eingangsadaptereinheiten 30 und den Ausgangsadaptereinheiten 32 verwendet wird. Wenn N gleich vier ist, sind zwei Stufen erforderlich, jede mit zwei 2·2-Koppelvielfachen 44. Das Delta-Netz unterscheidet sich von dem aus Fig. 2, da jeder Schalter 44 seinen eigenen Pufferbetrieb hat und die Schalter 30 und 32 ebenfalls einen Pufferbetrieb erfordern. Das grundsätzliche Problem bei der Steuerung des Kreuzpunktschalters 34 besteht darin zu ermitteln, ob die gewünschte horizontale Leitung 36 und vertikale Leitung 38 verfügbar sind. Die Steuerung 40 des horizontal eingeteilten Kreuzpunktschalters ist leicht in der Lage zu entscheiden, ob die zu ihr gehörige horizontale Leitung .36 verfügbar ist, aber es ist für die Steuerung 40 schwieriger zu ermitteln, ob die gewünschte vertikale Leitung 38 verfügbar ist oder ob eine andere Steuerung 40 einen anderen Koppelpunkt mit der gewünschten vertikalen Leitung 38 verbunden hat. Das Delta- Netz stellt die Mittel zur Verfügung, um diese Daten zu erhalten.
Wenn eine Eingangsadaptereinheit 30 eine Anforderung von ihrem Eingangsport 10-13 zur Verbindung mit einem bestimmten Ausgangsport O&sub0;-O&sub3; erhält, richtet die Eingangsadaptereinheit 30 diese Anforderung durch das Delta-Netz 42 an die ausgewählte Ausgangsadaptereinheit 32. Die Adaptereinheit 32 enthält eine Aufzeichnung über die Benutzung der zu ihr gehörigen vertikalen Leitung 38. Die Anforderung, die die Eingangsadaptereinheit 30 der Ausgangsadaptereinheit 32 übermittelt hat die Form einer Steuermitteilung SC&ijlig;, wobei i die Kennziffer der Eingangsadaptereinheit 30 und j die Kennziffer der Ausgangsadaptereinheit 32 ist. Eine Steuermitteilung SR&ijlig;, die von der Ausgangsadaptereinheit 32 an die Eingangsadaptereinheit 30 zurückgegeben wird, liefert die Zeit, zu der die Eingangsadaptereinheit die Übermittlung des Datenblocks an die Ausgangsadaptereinheit einleiten kann. Wenn dieser Zeitpunkt erreicht wird, gibt die Eingangsadaptereinheit der zu ihr gehörigen Steuerung 40 den Befehl, die Koppelpunktverbindung (&ijlig;) im Kreuzpunktschalter 34 herzustellen, und die Eingangsadaptereinheit 30 fährt dann mit dem Senden des Datenblocks fort. Zur selben Zeit hat die Ausgangsadaptereinheit 32 sich auf den Empfang des Datenblocks vorbereitet, die vom obersten Eintrag in der Belegungswarteschlange bezeichnet werden.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen neuen Entwurf für einen Kreuzvermittlungsschalter zu liefern, bei dem die Verzögerungen bei der Datenübertragung auf ein Minimum reduziert werden.
Es ist eine weitere Aufgabe der Erfindung, eine Schaltung für die Verwendung in einem Kreuzvermittlungsschalter mit Kollisionsvermeidung zu liefern, die nicht beschädigt wird, wenn zwei oder mehr Eingabequellen in Konkurrenz treten.
Es ist eine weitere Aufgabe der Erfindung, ein Codierungsschema zu liefern, das die unzweideutige Erkennung von kollidierenden Datenblöcken an der Zieladresse erlaubt.
Diese Aufgaben werden vorteilhaft durch die Mittel und Vorgehensweisen gelöst, die in den unabhängigen Ansprüchen niedergelegt sind.
Weitere Ausführungsbeispiele sind in den entsprechenden Unteransprüchen enthalten.
Gemäß der Erfindung wird ein neuer Ansatz für den Entwurf einer Hochgeschwindigkeitsvermittlung eingeführt. Das Grundelement der Erfindung ist ein Kreuzvermittlungsschalter mit Kollisionsvermeidung. Beim Kreuzvermittlungsschalter mit Kollisionsvermeidung wird die Konkurrenz nicht aufgelöst, aber statt dessen wird die Konkurrenz bei der Zieladresse ermittelt. Wenn eine Konkurrenzsituation festgestellt wird, werden die kollidierenden Datenblöcke über einen alternativen Weg geleitet, der von einem zweiten Koppelnetz mit der Fähigkeit zur Konkurrenzauflösung zur Verfügung gestellt wird. Da nur bei einem Teil der Datenblöcke Konkurrenz auftritt, ist die Gesamtleistung des Koppelnetzes besser als bei Anordnungen, die die Konkurrenz vor dem Eintritt in den Kreuzvermittlungsschalter auflösen. Der Kreuzvermittlungsschalter erfordert eine Schaltung, bei der Kollisionen auftreten können, ohne daß die betroffenen Chips beschädigt werden oder Leistung geopfert wird, und ein Codierungsschema, das zur Feststellung von Kollisionen an der Zieladresse dient. Der Betrieb der Ausgangsschaltung muß nur während des kollisionsfreien Betriebs in Form von logischen Pegeln (0 oder 1) eindeutig aufgebaut sein. Wenn Kollisionen auftreten, ist jeder Spannungspegel erlaubt, da nur das Auftreten einer Kollision festzustellen sein muß. Dies bezeichnen wir als "Dirty-Logic"-Betrieb.
Es wird sich zeigen, daß das in der oben zitierten US Patentschrift 4 752 777 beschriebene System eine Reihe der Eigenschaften des erfindungsgemäßen Koppelnetzes beinhaltet, das anschließend ausführlicher beschrieben wird. Insbesondere umfaßt es die Beschreibung einer Weghierarchie; allerdings dient die Hierarchie in dem System als Steuernetz für den Kreuzpunktschalter anstatt als Mittel für die Datenübertragung. Darüber hinaus unterscheidet sich das System gemäß der vorliegenden Erfindung sowohl in der physischen Implementierung als auch hinsichtlich der Mittel für die Kollisionserkennung vom Kreuzpunktschalter.

KURZE BESCHREIBUNG DER ABBILDUNGEN

Die vorausgegangenen und weitere Aufgaben, Gesichtspunkte und Vorteile der Erfindung sind durch die folgende ausführliche Beschreibung eines bevorzugten Ausführungsbeispiels gemäß der vorliegenden Erfindung besser zu verstehen, wobei auf die Abbildungen Bezug genommen wird, von denen:
Fig. 1 ein Blockdiagramm ist, das ein verallgemeinertes Multi- Port-Vermittlungssystem gemäß dem Stand der Technik darstellt;
Fig. 2 eine schematische Darstellung eines Delta-Netzes gemäß dem Stand der Technik ist;
Fig. 3 eine schematische Darstellung eines Gesamtentwurfs gemäß dem Stand der Technik ist, der die Funktionen eines Kreuzpunktschalters und eines Delta-Netzes verwendet;
Fig. 4 ein Blockdiagramm eines möglichen Systems ist, das einen erfindungsgemäßen Kreuzvermittlungsschalter mit Kollisionsvermeidung verwendet;
Fig. 5 ein Blockdiagramm eines doppelseitigen N·M-Kreuzvermittlungsschalters gemäß der vorliegenden Erfindung ist;
Fig. 6 eine schematische Darstellung einer Ausgangsstufe mit Strombegrenzung in TTL-Technologie ist;
Fig. 7 ein schematisches Diagramm einer alternativen Ausgangsstufe mit Strombegrenzung in MOS-Technologie ist;
Fig. 8 ein Block- und Logikdiagramm ist, das die logische Äquivalenz des Kollisionsbusses zeigt; und
Fig. 9 ein Block- und Logikdiagramm eines Mechanismus zur Erkennung von Coderegelverletzungen ist.
Nun sind die Abbildungen Gegenstand der Erörterung, und insbesondere Fig. 4, die ein mögliches System zeigt, in dem der erfindungsgemäße Kreuzvermittlungsschalter mit Kollisionsvermeidung 50 Anwendung findet. Eine Vielzahl von Quellen Po bis Pn, die allgemein mit 51o bis 51n bezeichnet werden, sind mit dem Kreuzvermittlungsschalter 50 oder einem Koppelnetz 53 zur Konkurrenzauflösung verbunden. Das Koppelnetz 53 zur Konkurrenzauflösung kann zum Beispiel das Koppelnetz aus der oben angeführten US Patentschrift 4 752 777 sein, doch kann jedes Koppelnetz mit der Fähigkeit zur Konkurrenzauflösung verwendet werden. Normalerweise sind die Quellen 51o bis 51n mit dem Kreuzvermittlungsschalter mit Kollisionsvermeidung 50 verbunden. Die Ausgänge des Kreuzvermittlungsschalters mit Kollisionsvermeidung 50 werden von Kollisionsdetektoren 54o bis 54n überwacht, deren Ausgaben wiederum über die Ausgangsports Mo bis Mn (mit 55o bzw. 55n bezeichnet) an ein Quittierungsnetz 56 gegeben werden. Das Quittierungsnetz 56 kann ein Kreuzvermittlungsschalter ohne Konkurrenzerfassung oder Konkurrenzauflösung sein, da definitionsgemäß auf dem Rückweg keine Kollisionen auftreten.
Wenn im Betrieb keine der Kollisionsdetektorschaltungen 54o bis 54n im Kreuzvermittlungsschalter 50 eine Kollision anzeigt, wird vom Quittierungsnetz 56 eine Quittung an die Quelle geschickt, die die Anforderung ausgesendet hat, und dem Anforderungsdatenblock wird die Quellenadresse entnommen. Liegt jedoch eine Kollision vor, wird keine Quittung verschickt. Dies verursacht bei der Quelle eine Zeitüberschreitung, woraufhin diese die Anforderung über das Kollisionsauflösungsnetz 53 erneut aussendet, welches den Datenblock dann an einen der Ausgangsports 55o bis 55n leitet. Daher brauchen beim Durchgang mehrerer unabhängiger Datenblöcke durch das Netz nur diejenigen an das Konkurrenzauflösungsnetz 53 geleitet zu werden, bei denen Kollisionen auftreten. Alle anderen Datenblöcke können den Kreuzvermittlungsschalter mit Kollisionsvermeidung 50 durchlaufen.
Die Ausgestaltung des erfindungsgemäßen Kreuzvermittlungsschalters wird in Fig. 5 dargestellt. Der Kreuzvermittlungsschalter hat N Eingangsports Ei und M Ausgangsports Lj. Im dargestellten Beispiel ist N=M=9, und der Kreuzvermittlungsschalter setzt sich aus einem Feld von neun Chips 61 bis 69 zusammen, die als 3·3-Eingang/Ausgang-Chips dargestellt sind; jedoch wird dem Fachmann klar sein, daß dieses Beispiel nur der Darstellung dient und der Kreuzvermittlungsschalter jede beliebige Anordnung aufweisen kann. Die Schaltchips selbst können von der in der US Patentschrift 4 635 250 offenbarten Bauart sein. Das Feld aus Kreuzvermittlungschips liefert ein N·M-Feld aus Koppelpunkten C&ijlig;. Die Ausgangsports Lj sind wiederum mit den Ausgangsbussen Vj verbunden.
Angenommen, eine Quelle leitet eine Übertragung an ein Ziel über einen Eingangsport Ei und einen Ausgangsbus Vj ein, indem sie einen entsprechenden Koppelpunkt C&ijlig; festlegt. Der Datenblock M&ijlig; kann dann übertragen werden. Jeder Koppelpunkt C&ijlig;, i = 1, 2, . . . , N, zusammen mit dem Ausgangsbus Vj, der zum Ausgangsport Lj führt, kann als ein Bus Bj mit Eingangsports Ei, i = 1, 2, . . . , N, und Ausgangsports Lj angesehen werden. Es ist wünschenswert, daß die zu diesem Bus gehörige Schaltung so konfiguriert ist, daß als Ergebnis erhalten wird, was als Tristate-Bus bekannt ist. Dies hat den Vorteil, daß seine Datenrate gemessen an einem gegebenen Technologieniveau hoch ist, aber der Nachteil besteht darin, daß in der Standardkonfiguration zum selben Zeitpunkt nur eine Eingabe Ei übertragen wird, da sonst die Gefahr besteht, daß die Ausgangstransistoren der Chips zerstört werden. Der Grund dafür ist, daß jeder Ausgang eines Schaltchips, der zu einem Ausgangsbus Vj führt, einen Quellen- und einen Senkentransistor hat. Wenn mehrere Eingangsports gleichzeitig aktiv sind, kann ein Quellentransistor Strom an einen Senkentransistor zurückleiten und dabei Beschädigungen verursachen. Dies wird gewöhnlich dadurch verhindert, daß vor dem Eintritt in den Kreuzvermittlungsschalter eine Konkurrenzauflösung durchgeführt wird; das bedeutet, daß von allen Eingaben Ei, die an einen bestimmten Ausgangsport Lj übertragen werden sollen, alle bis auf eine von der Übertragung ausgeschlossen werden.
Die Erfindung liefert ein Mittel zur Vermeidung von Beschädigungen an den Ausgangstransistoren, bei dem es nicht erforderlich ist, alle Eingaben Ei bis auf eine von der Übertragung auszuschließen. Dadurch wird es möglich, den Kreuzvermittlungsschalter für die Versorgung von M Kollisionsbussen Bj zu verwenden. Es sei der Einfachheit halber angenommen, daß jeder Bus als Zeitschlitzbus arbeitet; das heißt, daß die Zeit in Intervalle einheitlicher Länge T eingeteilt ist und ein Datenblock vollständig in einem einzigen Intervall enthalten ist. Jeder zu einem gegebenen Ausgangsbus Vj gehörige Ausgangsquellentransistor wird mit einer Strombegrenzungsschaltung ausgestattet. Wenn ein Zustand auftritt, während dem ein aktiver Quellentransistor auf einem gegebenen Ausgangsbus Vj direkt Strom an einen aktiven Senkentransistor liefert, registriert die Strombegrenzungsschaltung am Quellentransistor die Stromüberlastung und unterbricht.
Fig. 6 zeigt im Detail, wie dies mit einer TTL-Schaltung realisiert ist. Die Treiberstufe besteht aus dem Quellentransistor 71, dem Senkentransistor 72, dem Stromüberwachungstransistor 73 und dem Widerstand 74. Insbesondere ist der Quellentransistor 71 ein NPN-Transistor, der als Emitterfolger mit dem Senkentransistor 72 verbunden ist, der auch ein NPN-Transistor ist und als Last geschaltet ist. Die Basen dieser beiden Transistoren werden durch einen Phasentrenner und eine Tristate-Steuerung 70 konventionellen Aufbaus gesteuert. Zwischen den Emitter des Transistors 71 und den Kollektor des Transistors 72 ist ein kleiner Widerstand 74 zur Strommessung geschaltet. Der Stromüberwachungstransistor 73 ist ein NPN-Transistor, dessen Basis mit dem Emitter des Transistors 71 und dessen Emitter mit dem Kollektor des Transistors 72 verbunden ist. So baut der Spannungsabfall am Widerstand 74 eine Basisvorspannung für den Überwachungstransistor 73 auf. Der Kollektor des Transistors 73 ist mit der Basis des Transistors 71 verbunden. Der Transistor 73 ist normalerweise nichtleitend.
Wenn eine Buskonkurrenz auftritt, erzeugt der vom Transistor 71 gezogene Überschußstrom einen Spannungsabfall am Widerstand 74, wodurch der Transistor 73 durchschaltet. Dies wiederum leitet den Strom von der Basis des Transistors 71 weg und schaltet ihn effektiv ab. Die Strombegrenzung erfolgt etwa bei 20 mA (bei einem Widerstand 74 mit 33 Ohm). Für die Strombegrenzung bei höheren Werten wäre ein kleinerer Widerstand erforderlich.
Fig. 7 zeigt den Aufbau derselben Schaltung mit der MOS-Technologie. Diese Schaltung umfaßt die FET-Transistoren 76, 77 und 78, die jeweils den Bipolartransistoren 71, 72 und 73 entsprechen, und einen Widerstand 79, der dem Widerstand 74 zur Strommessung in Fig. 6 entspricht. Es können derselbe Phasentrenner und dieselbe Tristate-Steuerung 70 verwendet werden, jedoch ist eine Schaltung 75 zur Pegelverschiebung erforderlich, um den Stromquellen-FET-Transistor 76 anzusteuern. Bei dieser Technologie setzt der Stromüberwachungstransistor 78 die Spannung am Gate des Transistors 76 herab und schaltet ihn effektiv ab.
Die Schaltungen aus den Fig. 6 und 7 werden verwendet, um die IC-Chips 61 bis 69 aus Fig. 5 an die Busse V&sub1; bis V&sub9; anzuschließen. Diese Schaltungen sind im wesentlichen die Steuerungen für diese Chips außerhalb der Chips (off-chip drivers, OCDs). Ähnliche Schaltungen können in den Chips verwendet werden. So verläßt zum Beispiel, um auf Fig. 8 Bezug zu nehmen, der Bitstrom, der in einen Adressendecodierer eingeht, wie z. B. Leitung 1 in den Decodierer 801 eingeht, den Decodierer und kann über einen entsprechenden Koppelpunkt, z. B. 811, in einen Bus Bj eingehen. Die Ausgabe des Decodierers kann mehrere Spalten Bj ansteuern. Fig. 8 macht deutlich, daß eine Konkurrenz auftreten kann, wenn mehrere Decodierer versuchen, dieselbe Spalte Bj anzusteuern. Indem die Schaltungen aus Fig. 6 oder 7 verwendet werden, wird eine Beschädigung der Chips durch die Konkurrenz vermieden.
Wir bezeichnen die Schaltfunktionen, die in diesen Schaltungen ausgeführt werden, als "Dirty Logic", da der Ausgabewert an jeden Ausgangsport Lj, wenn mehrere Eingangsports Ei übertragen, nicht eindeutig definiert ist (und nicht notwendigerweise "binär" ist), weil die Zahl der abgeschalteten Ausgangstransistoren vom Inhalt der zu übertragenden Datenblöcke sowie von der Wettlaufsituation abhängt. Doch ist die Ausgabe "clean", wenn nur ein Eingangsport Ei überträgt.
Neben dem Schutz der Schaltungstransistoren für den Fall einer simultanen Übertragung durch mehrere Eingangsports Ei liefert die Erfindung auch ein Datencodierungsschema, das die Erkennung von Datensalat im Falle von Kollisionen sicherstellt. Ein Kollisionsbus Bj könnte als logisches ODER-Gatter angesehen werden, so wie es in Fig. 8 dargestellt wird. Insbesondere ist ein Ausgangsport Lj als Teil des Kollisionsbusses Bj dargestellt, an den eine Vielzahl von Eingangsports Ei angeschlossen sind. In der Darstellung sind diese Eingangsports mit einer Vielzahl von Adressendecodierern 80&sub1;, 80&sub2; , . . . , 80n verbunden, deren Ausgaben die Kreuzpunktschalter 81&sub1;, 81&sub2;, . . . , 81n steuern, die die tatsächlichen Verbindungen zum Kollisionsbus Bj herstellen. Die Logik dieser Schaltung ist zu der Vielzahl von UND-Gattern 81&sub1;, 81&sub2;, . . . , 81n äquivalent, deren Ausgänge mit einem ODER-Gatter 83 verbunden sind. Wenn nur ein Eingangsport Ej aktiv ist, erscheinen die von diesem Port übertragenen Bits am Ausgangsport Lj. Wenn jedoch mehrere Eingänge aktiv sind, empfängt der Ausgangsport Lj, wenn die übertragenen Bits unterschiedliche Polarität haben, Datensalat; das heißt bedeutungslose Daten.
Der Kollisionserkennungsmechanismus ist wie folgt aufgebaut: Alle Anforderungen, die über den Kreuzvermittlungsschalter mit Kollisionsvermeidung an die Speichermodule übermittelt werden, werden synchronisiert, so daß ihre Übertragung am Anfang desselben Systemtaktzyklus beginnt. Um die Kollisionserkennung zu ermöglichen, wird eine in der Anforderung enthaltene Bitfolge, die den Eingangsport Ei eindeutig kennzeichnet, wie zum Beispiel dessen Adresse, vor der Übertragung im Kollisionserkennungscode codiert. Am Ausgangsport Lj werden die codierten Bits auf Coderegelverletzungen hin überprüft.
Eine geeignete Codierung für die Einfügung des Kollisionscodes in den Bitstrom ist eine Speichertabellensuche. Beispielsweise würden für eine typische Anwendung 1296 gültige Kombinationen für ein 2-Byte-Adressenfeld eines Eingangsports einen 64K·16-Bit-Hochgeschwindigkeitsspeicher an jedem Koppelnetzport erfordern. Die 1296 gültigen Kombinationen werden durch elf Bits (d. h. 2¹&sup0; ist 1024, und 2¹¹ ist 2048) dargestellt. Daher wird eine Zieladresse aus 11 Bits verwendet, um die Übersetzungstabelle zu adressieren. Der ausgewählte Eintrag enthält ein zuvor geladenes 16-Bit-Wort, das eine gültige Kombination darstellt. Dieses Wort wird zusammen mit dem Rest des Datenblocks für die serielle Übertragung an den Kreuzvermittlungsschalter in ein Schieberegister ausgelesen.
Der Code ist so aufgebaut, daß jedes halbe Byte von übertragenen Daten dieselbe Anzahl von Nullen und Einsen hat. Gültige Halb- Bytes wären daher 1100, 1010, 1001, 0101, 0110. Wenn eine Kollision auftritt, wird das Gleichgewicht aus Nullen und Einsen gestört. Die Erkennung eines gültigen Codes kann durch die Schaltung in Fig. 9 durchgeführt werden. Die Kollisionserkennungsschaltung umfaßt ein 4-Bit-Schieberegister 95 und sechs UND-Gatter 96 bis einschließlich 101. Die UND-Gatter bilden das eigentliche Decodiernetz, und jedes UND-Gatter liefert dann und nur dann eine Ausgabe, wenn im Schieberegister 95 sein spezieller Code erkannt wird. Somit erzeugt für jeden der gültigen Codes, die vorübergehend im Schieberegister 95 gespeichert sind, höchstens nur ein UND-Gatter eine Ausgabe. Das ODER-Gatter 102 empfängt die Ausgaben der Decodierer-UND-Gatter und liefert nur eine Ausgabe, wenn ein gültiger Code erkannt wurde. Diese Ausgabe wird vom Systemtakt getaktet, um zu erkennen, ob eine Kollision festgestellt wurde, und um Abhilfe zu schaffen, wenn dies der Fall war, indem der Datenblock etwa über ein alternatives Netz umgeleitet wird, das die Fähigkeit zur Konkurrenzauflösung hat.
Für jeden Kollisionsbus Bj ist eine Kollisionserkennungsschaltung von der Art erforderlich, wie sie in Fig. 9 gezeigt wird. Gemäß der Darstellung kann die Erkennung der Coderegelverletzung mit einer minimalen Zahl von Schaltungen implementiert werden. Der Code mit-gleicher Anzahl von Nullen und Einsen ermöglicht sechs-aus-sechzehn mögliche Kombinationen für ein Wort aus 4 Bits. Dies führt zu 6&sup4; oder 1296 gültigen Kombinationen für ein 2-Byte-Adressenfeld eines Eingangsports.
Obwohl die Erfindung anhand eines einzigen bevorzugten Ausführungsbeispiels beschrieben ist, erkennt der Fachmann, daß die Erfindung mit Modifikationen im Sinne und innerhalb des Anwendungsbereichs der anhängigen Ansprüche ausgeführt werden kann.

Claims

1. Kreuzvermittlungsschalter mit Kollisionsvermeidung (50), der folgendes umfaßt:

Feld aus N·M Koppelpunkten C&ijlig;, wobei das Feld N Eingangsports (Ei) und M Ausgangsports (Lj) hat, die Ausgangsports mit entsprechenden Ausgangsbussen (Vj) verbunden sind und jeder der Eingangsports selektiv über die Ausgangsports mit jedem der Ausgangsbusse verbunden werden kann;

Stromüberwachungs- und -begrenzungsmittel (73, 74; 78, 79), um die Ausgangsports mit den Bussen zu verbinden und damit den Strom durch die Koppelpunkte zu begrenzen, wenn als Folge davon, daß gleichzeitig mehrere der Eingangsports mit einem beliebigen der Ausgangsbusse verbunden sind, eine Konkurrenzsituation auftritt; und

Kollisionserkennungsmittel (54 n-o), die mit jedem der Ausgangsbusse verbunden sind, um eine Konkurrenzsituation auf einem Bus zu erkennen und in dem Fall, daß eine Konkurrenzsituation erkannt wird, eine geeignete Maßnahme einzuleiten, um Abhilfe zu schaffen.

2. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß Anspruch 1, wobei den Datenblöcken, die über die jeweiligen Eingangsports übertragen werden, ein Kollisionserkennungscode vorausgeht und alle Datenblöcke synchronisiert sind, um bei einer gemeinsamen Systemtaktrate abgeschickt zu werden, und wobei die Kollisionserkennungsmittel eine Vielzahl von Decodierern enthalten, wobei jeweils ein Decodierer zur Erkennung eines gültigen Kollisionscodes mit einem der Ausgangsbusse verbunden ist.

3. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß Anspruch 1, wobei die Stromüberwachungs- und -begrenzungsmittel folgendes umfassen:

Quellentransistormittel (71, 76), Senkentransistormittel (72, 77) und Stromüberwachungstransistormittel (73, 78), die alle sowohl erste und zweite Stromleitungselektroden als auch eine Steuerelektrode haben, wobei die Steuerelektrode des Quellentransistors mit den Koppelpunkten und die erste Leitungselektrode des Senkentransistormittels mit den Ausgangsbussen verbunden ist; und

Widerstandsmittel (74, 79), die zwischen die zweite Stromleitungselektrode des Quellentransistormittels und die erste Stromleitungselektrode des Senkentransistormittels geschaltet sind, wobei die erste Stromleitungselektrode des Stromüberwachungstransistormittels mit der Steuerelektrode des Quellentransistormittels verbunden ist, die zweite Stromleitungselektrode des Stromüberwachungstransistormittels mit der ersten Stromleitungselektrode des Senkentransistormittels verbunden ist und die Steuerelektrode des Stromüberwachungstransistormittels mit der ersten Stromleitungselektrode des Senkentransistormittels verbunden ist, so daß ein Anstieg des Stroms durch das Widerstandsmittel das Stromüberwachungstransistormittel einschaltet und dadurch das Quellentransistormittel ausschaltet.

4. N·M-Kreuzvermittlungsschalter mit Kollisionsvermeidung mit N Eingangsports und M Ausgangsports, wobei jeder der Ausgangsports mit einem entsprechenden Tristate-Ausgangsbus verbunden ist und der Kreuzvermittlungsschalter erlaubt, daß eine Vielzahl gleichzeitig übertragender Eingangsports über eine Vielzahl von Koppelpunkten mit einem Tristate-Bus verbunden ist, wobei Stromüberwachungs- und -begrenzungsmittel mit den Koppelpunkten verbunden sind und folgendes einschließen:

Steuertransistormittel zur Stromversorgung eines Kreuzpunktschalter-Ausgangsanschlusses, wobei der Steuertransistor einen Steueranschluß zur Aufnahme des Stroms zum Ein- und Ausschalten dieses Transistors und einen Ausgangsanschluß hat, um Strom zu liefern, wenn der Transistor durchgeschaltet ist;

Senkentransistormittel, das als Stromsenke für den Strom vom Ausgangsanschluß des Kreuzpunktschalters dient; und

Mittel zur Strommessung, das zwischen den Ausgangsanschluß des Kreuzpunktschalters und den Ausgangsanschluß des Steuertransistors geschaltet ist, wobei das Mittel zur Strommessung Steuerschaltermittel einschließt, die den durch das Senkentransistormittel fließenden Strom überwachen und darüber hinaus mit dem Steueranschluß des Steuertransistormittels verbunden sind, wobei das Steuerschaltermittel vom Steueranschluß Strom zieht, wenn der Strom durch das Senkentransistormittel einen vorgegebenen Pegel übersteigt.

5. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß Anspruch 4, bei dem die Übertragung eines Kollisionserkennungscodes der Übertragung von Datenblöcken zum jeweiligen Eingangsport vorausgeht, wobei der Code einen eindeutigen binären Code für jeden Eingangsport enthält, und darüber hinaus Decodiermittel einschließt, die mit jedem Ausgangsport verbunden sind, um den Kollisionserkennungscode zu überprüfen und einen Fehler zu registrieren, wenn die eindeutigen binären Codes nicht festgestellt werden.

6. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß Anspruch 5, wobei die eindeutigen binären Codes eine gleiche Zahl von Einsen und Nullen haben und die Decodiermittel einen Fehler registrieren, wenn eine ungleiche Anzahl von binären Einsen und Nullen empfangen wird.

7. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß Anspruch 6, wobei das Decodiermittel folgendes einschließt:

Registermittel, die mit jedem Tristate-Bus verbunden sind, um vorübergehend Kollisionserkennungscodes zu speichern, die den Datenblöcken vorausgehen; und

Logikmittel, die mit den Registermitteln verbunden sind, um die eindeutigen binären Codes zu erkennen.

8. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß Anspruch 4, wobei das Mittel zur Strommessung einen Widerstand zur Strommessung einschließt, der zwischen das Steuertransistormittel und das Senkentransistormittel geschaltet ist, wobei das Steuerschaltermittel ein Transistorschaltermittel einschließt, das einen Steueranschluß hat, der mit dem Widerstand zur Strommessung verbunden ist, und auf einen vorbestimmten Spannungsabfall am Transistor reagiert, um das Transistorschaltermittel durchzuschalten.

9. Kreuzvermittlungsschalter mit Kollisionsvermeidung gemäß einem der Ansprüche 3-8, wobei die Transistormittel aus Bipolartransistoren oder FET-Transistoren bestehen.

10. Verfahren zum Betrieb eines Kreuzvermittlungsschalters mit Kollisionsvermeidung in einem digitalen Kommunikationsnetz, das folgende Schritte umfaßt:

Codierung von Kollisionserkennungscodes, die den Datenblöcken vorausgehen, die an die Eingänge des Kreuzvermittlungsschalters gegeben werden;

Ermöglichen einer gleichzeitigen Übertragung von mehreren Eingaben an einen gemeinsamen Ausgang des Kreuzvermittlungsschalters; und

Überwachung der Kollisionserkennungscodes am Ausgang des Kreuzvermittlungsschalters, um eine Konkurrenzsituation zwischen Datenblöcken zu erkennen.

11. Verfahren gemäß Anspruch 10, wobei der Kreuzvermittlungsschalter ein N·M-Koppelpunktfeld enthält, das mit Tristate- Ausgangsbussen verbunden ist, und darüber hinaus einen Schritt zur Begrenzung des Stroms einschließt, der bei jedem dieser Koppelpunkte fließt, wenn mehrere Datenblöcke um einen Ausgangsbus in Konkurrenz treten.

12. Verfahren gemäß Anspruch 10 oder 11, das darüber hinaus den Schritt einschließt, einen Datenblock an ein alternatives Netz umzuleiten, das die Fähigkeit zur Konkurrenzauflösung hat, falls eine Konkurrenz zwischen Datenblöcken festgestellt wird.