-
TECHNISCHES
GEBIET
-
Die
Erfindung hierin liegt im Fachbereich elektronischer Steuerungssysteme
und insbesondere Steuerungssysteme für Flugzeugbremsen. Speziell
bezieht sich die Erfindung auf ein Bremssteuerungssystem, das durch
feldprogrammierbare Gate-Arrays
und anwendungsspezifische integrierte Schaltungen, wie zum Beispiel
zum Bereitstellen einer Hardware-Realisierung eines Software basierten Bremssteuerungs-/Antiblockieralgorithmus,
einschließlich „brake-by-wire", automatischem Bremsen und
Bremstemperaturüberwachung,
bestimmt ist. Die Erfindung ist allgemein in einem weiten Bereich von
Steuerungssystemen anwendbar, aus dem Flugzeugbremsen einfach ein
Beispiel sind.
-
BISHERIGER
STAND DER TECHNIK
-
Die
hierin im Detail vorgestellte Erfindung wird in Bezug auf ein Flugzeugbremssystem,
genauer ein Antiblockiersteuerungsteil eines solchen Bremssystems,
dargelegt. Die Erfindung betrachtet jedoch die Anpassung an einen
weiten Bereich von Steuerungen, in dem feldprogrammierbare Gate-Arrays
für Zwecke
eingesetzt werden können,
die hierin ersichtlich werden.
-
Bei
dem Stand der Technik von Steuerungssystemen, insbesondere jener
für Flugzeugbremsen, wurde
das Steuerungssystem aus Schaltungen entwickelt, die diskrete Komponenten
umfassten. Im Laufe der Zeit entwickelten sich solche Flugzeugbremssteuerungssysteme
hin zu einer Realisierung zweckbestimmter Mikroprozessoren oder
elektronischer Bausteine, so dass der Entwurf des Steuerungssystems
vorwiegend softwaregesteuert und algorithmusabhängig war. Der Markt für elektronische Bausteine
wurde im Wesentlichen durch den Verbraucher bestimmt und nur mit
wenig Gedanken an eine Unterstützung
nach dem Markt. Dementsprechend liegt die erwartete Lebensdauer
vieler elektronischer Systeme in der Größenordnung von fünf Jahren.
Von neuen, hoch integrierten Hochleistungsbauteilen wird eine Betriebslebensdauer
in der Größenordnung
von ungefähr
sieben Jahren erwartet. Während
dies geschieht, werden „MIL-spec"- Bauteile aus der Produktion genommen.
Flugwerkhersteller erwarten jedoch, dass die Luftfahrtelektronik
des Flugzeugs für
die Lebensdauer des Flugzeugs hält
und unterstützt
wird – häufig in
der Größenordnung
von dreißig
Jahren oder mehr. Aktuelle Markttrends verschlimmern das Problem
veralteter Bauteile. Die Luftfahrtindustrie und auch andere werden
somit gezwungen, die Art ihr Geschäft zu betreiben zu ändern. Obwohl Überlegungen
auch hinsichtlich Lebenszeitkäufe
gemacht werden können
(Beschaffen und Erhalten einer ausreichenden Menge elektronischer
Teile, um das Flugzeug von Beginn an zu warten), ist solch ein Ansatz
sowohl teuer als auch riskant. Ähnlich
sind regelmäßig wiederkehrende
Neuentwürfe
zur Erhaltung derselben Funktionstüchtigkeit kostspielig und zeitintensiv.
Ein besserer Ansatz ist es, eine neue Technologie einzubeziehen,
die flexibel ist und eine lange Zeitdauer beabsichtigter Verfügbarkeit
aufweist.
-
EP 1 095 834 stellt ein
elektrisches Bremssystem für
ein Radfahrzeug dar, das eine Bremsmomentsteuervorrichtung aufweist.
Die Vorrichtung verwendet eine Steuereinheit, die als Computer oder
als ein geeigneter elektronischer Spezialschaltkreis realisiert
sein kann, um einen Antiblockiersteueralgorithmus auszuführen. Ein
Radgeschwindigkeitssensor ermittelt den Schlupfzustand jedes Rads
und sendet Signale an die Steuereinheit, um das aufgebrachte Bremsmoment
zu steuern.
-
Feldprogrammierbare
Gate-Arrays (FPGA) wurden als reizvoll befunden, für die Belange
der Luftfahrtelektronik der Flugzeugindustrie geeignet zu sein.
Es wird gegenwärtig
damit gerechnet, dass FPGAs für
eine lange Zeitdauer verfügbar
sein werden. Sie sind kosteneffektiv, sie sind sowohl skalierbar
als auch flexibel in der Anwendung, sie schließen einen niedrigen bis moderaten
Risikofaktor ein und sie dienen dazu, die Abhängigkeit von Mikroprozessoren
zu verringern, die zu veraltern tendieren.
-
OFFENBARUNG
DER ERFINDUNG
-
Gemäß der vorliegenden
Erfindung umfasst ein Flugzeugbremssteuerungssystem: ein feldprogrammierbares
Gate-Array, das gestaltet ist, einen Algorithmus von Bremssteuerungsteilsystemen
auszuführen,
das eine Antiblockiersteuerung, Bugradlenkung, Bremstemperaturüberwachung
und eingebaute Prüfungen
umfasst; eine Radgeschwindigkeitsschnittstelle, die zwischen die
Radgeschwindigkeitsmesswandler des Radfahrzeugs und dem feldprogrammierbaren
Gate-Array geschaltet ist, um dem feldprogrammierbaren Gate-Array
Signale, die der momentanen Radgeschwindigkeit entsprechen, zu liefern;
und eine Bremstemperaturschnittstelle, die zwischen die Bremsen
des Fahrzeugs und dem feldprogrammierbaren Gate-Array geschaltet
ist und Signale, die einer Bremstemperatur entsprechen, liefert.
-
Ein
Bremssteuerungssystem, das vorwiegend durch feldprogrammierbare
Gate-Arrays bestimmt
ist, vermeidet die Veralterung und verkürzte Lebenszeit solcher Steuerungssysteme,
die vorher von Mikroprozessoren u. ä. abhängig waren. Das Bremssteuerungssystem
kann durch FPGAs bestimmt sein, einschließlich aller Teile davon, die
vorher von Software- oder Algorithmuskonfigurationen abhängig waren.
Alle Teilsysteme des Bremssteuerungssystems, wie zum Beispiel Blockierschutz,
Bugradlenkung, Bremstemperaturüberwachung,
eingebaute Prüfungen
u. ä. sind
alle durch die FPGAs oder anwendungsspezifische integrierte Schaltungen (ASIC)
realisiert.
-
Die
vorgenannten und andere Gesichtspunkte der Erfindung, die mit dem
Fortschreiten der detaillierten Beschreibung ersichtlich werden,
werden durch ein Bremssteuerungssystem für ein Flugzeug erreicht, in
dem die verschiedenen Teilsysteme und Bestandteile davon, wie zum
Beispiel Filter, Integrierer, Verstärker u. ä., alle durch FPGAs nachgebildet werden,
die dadurch eine Hardware-Realisierung dessen
liefern, was vorher in früheren
Systemen in Software aufgebaut war.
-
BESCHREIBUNG
DER ZEICHNUNGEN
-
Für ein vollständiges Verständnis der
Ziele, Verfahren und des Aufbaus der Erfindung, ist Bezug auf die
folgende detaillierte Beschreibung und die begleitenden Zeichnungen
zu nehmen, in denen:
-
1 ein
Blockschaltbild eines Bremssteuerungssystems ist, das in Übereinstimmung
mit der Erfindung gemacht wurde;
-
2 ein
Schaltkreisschema der Antiblockiersimulation des Steuerungssystems
in 1 ist;
-
3 eine
Prinzipdarstellung des FPGA-Entwurfs eines Tiefpassfilters ist,
das in dem Teilsystem von 2 eingesetzt
ist; und
-
4 eine
Prinzipdarstellung der FPGA-Realisierung eines Tiefpassfilters zweiter
Ordnung ist, das in der Ausführungsform
von 2 eingesetzt ist.
-
BESTE AUSFÜHRUNGSFORM
DER ERFINDUNG
-
Mit
Bezug auf die Zeichnungen und insbesondere auf 1 kann
gesehen werden, dass ein Flugzeugbremssteuerungssystem, das in Übereinstimmung
mit der Erfindung geschaffen wurde, allgemein durch die Ziffer 10 gekennzeichnet
ist.
-
Im
Herzen des Bremssteuerungssystems 10 befindet sich ein
feldprogrammierbares Gate-Array (FPGA) 12, das eine ausreichende
Größe aufweist, um
die Funktionen unterzubringen, die durch ein Bremssteuerungssystem 10 auszuführen sind.
Eine Radgeschwindigkeitsschnittstelle 14 ist zwischen die Radgeschwindigkeitsmesswandler
und dem FPGA 12 geschaltet, um Radgeschwindigkeitssignale
einer Frequenz, die der momentanen Radgeschwindigkeit entsprechen,
auf eine wohl bekannte Art und Weise zu liefern, die von den Fachleuten
verstanden wird. Ähnlich
kann eine Bremstemperaturschnittstelle 16 mit einem geeigneten
Temperatursensor, wie zum Beispiel Thermoelement, Heißleiter
o. ä.,
verbunden sein, um Signale zu empfangen, die der Bremstemperatur
entsprechen. Der Ausgang der Bremstemperaturschnittstelle 16 wird
einem geeigneten analogen Vergleicher 18 bereitgestellt,
der als Bremstemperaturüberwachungssystem
dient und die Ausgänge dem
FPGA 12 wie dargestellt bereitstellt.
-
Ein
zweiter analoger Vergleicher 20 ist mit Antiblockierbremsventilen
verbunden, um die Ventilspannung und den Ventilstrom zu überwachen
und dem FPGA 12 dazu passende, entsprechende Ausgänge wie
dargestellt bereitzustellen. Ein dritter analoger Vergleicher 22 ist
für solche
anderen Überwachungsfunktionen
dargestellt, wie sie vielleicht erwünscht sind. Fachleuten ist
klar, dass das Überwachen
von Ventilspannungen und -strömen
sowie Bremstemperatur ein gewöhnliches
und erforderliches Unterfangen in den meisten Bremssteuerungssystemen
ist und der Vergleicher 22 für solche zusätzlichen Überwachungen,
wie sie erwünscht
sein können,
bereitgestellt ist.
-
Ein
Puffer 24 ist bereitgestellt, um externe Signale, wie zum
Beispiel Radgewichtssignal o. ä.
zu empfangen, und um dem FPGA 12 solche Eingänge je nach
Wunsch bereitzustellen.
-
Ein
Taktgeber 26 und ein Überwachungszeitgeber 28 sind
in Verbindung mit dem FPGA 12 zu Zwecken des synchronen
Ablaufs und der Zeitsteuerung bereitgestellt. Ein Programmspeichereingang 30 ist
mit einem seriellen Programmanschluss zum Programmieren des FPGAs 12 verbunden,
um in Übereinstimmung
mit einem gewünschten
Algorithmus zu arbeiten. Das Programmieren des FPGAs ist gut bekannt
und wird von den Fachleuten verstanden, und wenn einmal die Übertragungsfunktionen aufgestellt
sind, kann es leicht realisiert werden.
-
Eine
Reihe diskreter Ausgangspuffer 32 wird zur Überwachung
von Steuerungssachen, wie zum Beispiel der Radgeschwindigkeit, wie
sie von der Messwandlerschnittstelle 14 bestimmt wurde,
bereitgestellt, oder um ferner Raddrehsignale u. ä. von externen
Quellen zu überwachen.
Die Ventilsteuerungssignale sind pulsweitenmodulierte Ausgänge des
FPGA 12 und werden den Antiblockierventilen durch Filter 34, 36 und
geeignete Ventiltreiber 38, 40 in der dargestellten
Ausführungsform
bereitgestellt. Die Ausgänge
der Ventiltreiber werden als Ventilspannungs- und Ventilstromsignale
einbezogen, die dem analogen Vergleicher 20 zugeführt werden.
In gleicher Weise wird der pulsweitenmodulierte Ausgang von dem
FPGA 12 durch das Filter 42 und die verschiedenen
Vergleicher 18, 20, 22 geführt, um
das bezogene Analogrampensignal zu erstellen, das durch jene Vergleicher
in ihren Betriebsmodi eingesetzt wird.
-
Die
Filter 44, 46 erhalten Ausgänge von dem FPGA 12,
die den Radgeschwindigkeitssignalen der zugeordneten Räder entsprechen,
und führen
diese Signale je nach Wunsch zu Peripheriegeräten. In gleicher Weise werden
Ausgänge
der seriellen Anschlüsse
des FPGA 12 zu geeigneten Peripheriegeräten, wie zum Beispiel eingebaute
Prüfgeräte, geführt.
-
Im
Wesentlichen ist zu erkennen, dass 1 den allgemeinen
Aufbau eines Bremssteuerungssystems bildet, wobei der FPGA 12 dazu
dient, den Algorithmus der verschiedenen Teilsysteme davon auszuführen. Ein
solches Teilsystem ist das Antiblockiersystem, das in der FPGA-Simulation
in 2 dargestellt und allgemein durch die Ziffer 50 gekennzeichnet
ist. Wie dargestellt ist, werden die Radgeschwindigkeitssignalimpulse
von der Schnittstelle 14 einem Frequenz-Digitalumsetzer 52 zugeführt und dann
durch ein Tiefpassfilter 54 geführt, um das Signal von Rauschen
zu befreien. Ein zweites Sperrfilter 56 filtert das Signal
weiter durch Entfernen oder Unterdrücken von Signalfrequenzen,
die der natürlichen Federbeinfrequenz
des zugehörigen
Rads zugeordnet sind. Ein Grenzwertvergleicher oder eine Freigabeschaltung 58 erhält das gefilterte
Radgeschwindigkeitssignal und sperrt jede solche Signale, die auf eine
Radgeschwindigkeit unter einem bestimmten Grenzwert hinweisen. Wie
den Fachleuten wohl bekannt ist, ist es allgemein erwünscht, dass
der Antiblockierbetrieb unterhalb eines bestimmten Geschwindigkeitsgrenzwerts,
wie zum Beispiel 16,9 Fuß pro
Sekunde, ausgeschlossen wird.
-
Wenn
oberhalb der Freigabeschwelle gearbeitet wird, führt das gefilterte Radgeschwindigkeitssignal
von der Schaltung 58 zu einem Hochpassfilter 60,
das als ein Differenzierer tätig
ist, um ein Signal zu erzeugen, das einer Radverzögerung entspricht. Dieses
Signal wird dann zu einem zweiten Hochpassfilter 62 geführt, das
als Differenzierer arbeitend die zweite Ableitung der Radgeschwindigkeit
erzeugt, wobei dasselbe ein Signal ist, das der Änderungsgeschwindigkeit der
Verzögerung
entspricht. Die Fachleute erkennen, dass der Ausgang des zweiten
Hochpassfilters 62, welcher der Änderungsgeschwindigkeit der
Verzögerung
entspricht, eingesetzt wird, um Rutschen durch das zugehörige Rad
vorauszusehen. Eine Begrenzerschaltung 64 reagiert auf
den Ausgang des Hochpassfilters 62 und begrenzt seinen
Ausgang derart, dass das Antiblockiersystem nur auf die Auslösung des
Ausgangs 62 der zweiten Ableitung reagiert, so dass die
zweite Ableitung eine Auslösekraft,
jedoch keine treibende Kraft in dem Antiblockierbetrieb ist.
-
Der
Ausgang des Begrenzers 64 wird zusammen mit dem Ausgang
des Modulators 72 zu einer Addierschaltung 66 geführt, dessen
Ausgang den momentanen Durchschnitt des Radgeschwindigkeitssignals
darstellt. Der Ausgang der Addierschaltung 66 führt durch
eine nichtlineare Verstärkungsregelungsschaltung 68 und
dann zu einem Multiplexer 70, dessen Ausgang zu dem Ventiltreiber
des Antiblockierventils führt.
-
Ebenfalls
als Teil und Paket enthalten in der Antiblockier-FPGA-Simulation 50 ist
ein Rutschdetektor 74, der das gefilterte Radgeschwindigkeitssignal
von dem Sperrfilter 56 erhält. Wie durch die Fachleute
erkannt werden wird, ermittelt der Rutschdetektor 74 momentane
große Änderungen
der Radgeschwindigkeit, bestimmt dieselben und führt solche Signale zu dem Multiplexer 70 für eine augenblickliche
Freigabe des Bremsdrucks, falls erforderlich. Der Ausgang des Rutschdetektors 74 wird
ebenfalls zu dem Modulator 72 geführt, um den Modulator zu beschicken,
der, wie den Fachleuten bekannt ist, ein Integrierer ist, der ein
Ausgangssignal bildet, das dem Antiblockierventil zugeführt wird,
das der durchschnittlichen Rutschaktivität des zugeordneten Rads entspricht.
Diesbezüglich
wird der Ausgang des Rutschdetektors 74 durch gestufte
Verstärkungsregelungsschaltungen 76 zu
dem Modulator 72 geführt.
-
Ein
Zeitgeber 78 ist zwischengeschaltet, um die Übertragung
von Signalen, die einer Federbeinreaktion auf Grund der Bremsaktivität zugeschrieben werden,
von dem ersten Differenzierer zu dem Modulator 72, unmittelbar
nachdem der Rutschdetektor abschaltet, zu verzögern. Mit anderen Worten erlaubt der
Zeitgeber 78 eine ausreichende Verzögerung der Signalübertragung
um zuzulassen, dass Federbeinreaktionen, die einer Rutscherholung
folgen, abklingen.
-
Ebenfalls
als Teil und Paket enthalten in der Antiblockier-FPGA-Simulation 58 ist
ein Hochpassfilter 80, welches das Verzögerungsausgangssignal des Hochpassfilters 60 empfängt. Dieses
Filter 80 dient dazu, alle Signale außer jenen, die einen relativ konstanten
Wert aufweisen, durchzuführen.
Der Ausgang des Filters 80 wird von einem Tiefpassfilter 80a zweiter
Ordnung zu einem Gleichrichter 82 geführt, so dass sein Ausgang ein
gleichgerichtetes Signal (absoluter Wert) darstellt, das Änderungen
der Radgeschwindigkeitsverzögerung
entspricht. Die Impulse des gleichgerichteten Signals werden zu
einem Spitzendetektor 84 geführt, in dem sequentielle Datenpaare
verglichen werden und das größte gehalten wird.
Der Ausgang des Spitzendetektors 84 wird zu einem Addierer 86 geführt und
von dort zu dem Modulator 72. Somit ist zu erkennen, dass
die Antiblockierschaltung 58 eine Vielzahl an Signalen
erhält, die
der Rutschaktivität
des zugeordneten Flugzeugrads entsprechen. Ein Ein-/Aus-Signal wird
von dem Rutschdetektor 74 erhalten, ein integriertes Signal
oder Durchschnittssignal wird von dem Modulator 72 erhalten
und ein vorausschauendes Signal oder Ableitungssignal wird von den
Differenzierern 60, 62 erhalten.
-
Übereinstimmend
mit dem Konzept der momentanen Erfindung wird der Antiblockieralgorithmus 58 der 2 durch
Einsatz geeigneter Übertragungsfunktionen,
die durch die Fachleute der FPGA-Technologie aufzuspüren sind,
auf eine feldprogrammierbare Gate-Array-Realisierung reduziert. Bezüglich 3 kann
gesehen werden, dass das Tiefpassfilter 54 auf die Weise,
die in 3 dargestellt ist, durch FPGA-Simulation bestimmt
werden kann. Das Tiefpassfilter 54 umfasst einen Multiplizierer
oder Verstärker 90,
der mit einer Addierschaltung 92 verbunden ist, dessen
Ausgang durch einen Verstärker 94 an
eine Subtrahierschaltung 96 rückgekoppelt ist, deren Ausgang
durch eine Abtastperiodeverzögerungsschaltung 98 führt und
dann dem Addierer oder der Addierschaltung 92 zugeführt wird. Die
Fachleute werden erkennen, dass 3 den Blocksatz
für das
Tiefpassfilter 54 darstellt, der es erlaubt, wenn er in Übereinstimmung
mit der gewünschten Übertragungsfunktion
geeignet skaliert wird, dass das FPGA 12 richtig geroutet
wird, um die Tiefpassfilterfunktion auszuführen.
-
Der
Blocksatz 70 für
das Tiefpassfilter 80a zweiter Ordnung der 2 ist
in 4 dargestellt. Der Eingang führt zu einem Multiplizierer
oder Verstärker 100,
der zu einem Addierer oder einer Addierschaltung 102 führt, deren
Ausgang zu einer Subtrahierschaltung 104 führt, die
eine Rückkoppelschaltung
von Abtastverzögerungen 106, 108 und
einen Multiplizierer oder Verstärker 110 umfasst.
Eine zweite Rückkopplungsschaltung
verbindet den Ausgang des Subtrahierers 104 und den Addierer 102 durch die
Abtastverzögerung 106 und
den Verstärker
oder Multiplizierer 112. Wieder werden die Fachleute erkennen,
dass die Realisierung geeigneter Skalierung und Übertragungsfunktionen ermöglichen
wird, dass das FPGA 12 richtig geroutet wird, um die in 4 dargelegten
Funktionen auszuführen,
um die gewünschte
Tiefpassfilteranordnung zweiter Ordnung zu erreichen.
-
Jeder
der verschiedenen Funktionen der Antiblockiersimulation der 2 kann
auf einen Blocksatz mit geeigneter Skalierung und Übertragungsfunktionen
reduziert werden, um das geeignete Routen des FPGAs 12 zu
ermöglichen,
um die zugeordneten Funktionen auszuführen. Dementsprechend kann
die Gesamtheit der Antiblockierfunktion der 2 in den
Aufbau des FPGAs 12 aufgenommen werden. In gleicher Art
und Weise können
andere Teilsysteme des Bremssteuerungssystems 10 ähnlich auf
eine FPGA-Realisierung reduziert werden, wie zum Beispiel Bugradlenkung,
automatisches Bremsen, Bremstemperaturüberwachung u. ä.
-
Folglich
kann erkannt werden, dass die Ziele der Erfindung durch die oben
dargelegte und beschriebene Anordnung erfüllt werden konnten. Die Algorithmen
des Bremssteuerungssystems können auf
die gewünschte
Skalierung und Übertragungsfunktionen
reduziert werden, um ein FPGA-Routing zu realisieren, um die erforderlichen
Funktionen zu bewerkstelligen und dadurch den Bedarf an diskreten Komponenten
oder elektronischen Bausteinen, die zu veraltern tendieren, zu verringern.