DE4439787A1

DE4439787A1 - Schaltungsanordnung zum Verschieben einer Spannung

Info

Publication number: DE4439787A1
Application number: DE19944439787
Authority: DE
Inventors: Phuoc Van Dipl Ing Duong
Original assignee: MIKRON GES fur INTEGRIERTE MI
Current assignee: Diodes Zetex GmbH
Priority date: 1994-11-07
Filing date: 1994-11-07
Publication date: 1996-05-09
Anticipated expiration: 2014-11-08
Also published as: DE4439787B4

Description

Die Erfindung betrifft ein Verfahren zum Verschieben ei ner Spannung nach Anspruch 1 und eine Vorrichtung zum Verschieben einer Spannung nach Anspruch 6.

In der Elektronik sind verschiedene Verfahren bekannt zum Verschieben einer Spannung. Beispielsweise kann zu diesem Zweck eine Addierschaltung eines Operationsverstärkers eingesetzt werden. Nachteilig bei diesem Verfahren ist je doch, daß für eine derartige Schaltungsanordnung eine Versorgungsspannung und damit ein hoher Energieverbrauch nötig ist.

Ebenfalls sind in der Technik sogenannte "switched capacitor" A/D-Wandler gut bekannt. Beispielsweise wird in der Veröffentlichung von Jacques Robert et al., "A 16-bit Low-Voltage CMOS A/D Converter", IEEE Journal of Solid Sate Circuits, Band 22, Nr. 1, April 1987, ein der artiger A/D-Wandler offenbart. Ein derartiger A/D-Wandler ist in seiner Einfachheit vorteilhaft und ist nicht sehr empfindlich auf Variationen der Taktfrequenz und der Wel lenform des Takts. Alle Signale werden durch Ladungen statt durch Ströme repräsentiert. Sind die Schalter in einer CMOS-Technologie implementiert, so wird der Leck strom minimiert, so daß die Ladung auf den Kondensatoren erhalten bleibt und der Stromverbrauch minimiert wird.

Ein derartiger A/D-Wandler kann beispielsweise in einem integrierten Schaltkreis verwendet werden, der zur Batte rieüberwachung bzw. -ladung dient. Ist der integrierte Schaltkreis ein integrierter Bestandteil der Batterie bzw. eines Batteriepacks, so stellt sich das Problem, daß die Versorgungsenergie von elektrischen Bauelementen, wie zum Beispiel Operationsverstärkern, aus der Batterie ent nommen werden muß. Dadurch ergibt sich ein definierter Arbeitsbereich für alle elektronischen Bauteile, der bei spielsweise zwischen 0 und 5 Volt liegt. Eine zu di gitalisierende Spannung, die außerhalb dieses Bereichs liegt, also zum Beispiel negativ ist, kann nicht verar beitet werden. Beim Laden bzw. Entladen der Batterie treten in unterschiedliche Richtungen gerichtete Ströme auf, die an einem Shuntwiderstand als Spannung als abge griffen werden, um beispielsweise die ein- oder ausge flossene Ladung aus der Batterie zu überwachen. Um nun dennoch Signale verarbeiten zu können, die außerhalb des Arbeitsbereichs der elektronischen Bauelemente liegen, muß die Eingangsspannung des A/D-Wandlers geeignet ver schoben werden.

Die Aufgabe der vorliegenden Erfindung besteht also darin, ein Verfahren bzw. eine Vorrichtung anzugeben bzw. zu schaffen, durch das bzw. die es möglich wird, daß eine außerhalb des Arbeitsbereichs elektrischer Bauelemente liegende Eingangsspannung so verschoben wird, daß sie in dem Arbeitsbereich der Bauelemente liegt, wobei der Energieverbrauch für das Verschieben der Spannung mini miert wird.

Die erfindungsgemäße Aufgabe wird durch die im Anspruch 1 bzw. 6 enthaltenen Merkmale gelöst.

Ein Vorteil der Erfindung besteht darin, daß durch den geringen Energieverbrauch des Verfahrens ein energiespa render Einsatz eines A/D-Wandlers in einem integrierten Schaltkreis für ein Batterieüberwachungs- und Ladungssy stem möglich wird. Durch den geringen Energieverbrauch wird die Batterie nicht unnötig entladen, was andernfalls einen Schaden der. Batterie verursachen kann, insbesondere eine Verminderung der Kapazität und der Lebensdauer. Ferner wird der Energieverbrauch für die Überwachung der Batterie minimiert.

Ein weiterer Vorteil der Erfindung besteht darin, daß bei gleichem Energieverbrauch Messungen an der Batterie, bei spielsweise des Lade- bzw. Entladestroms, der Temperatur und der Batteriespannung öfter als mit den herkömmlichen Verfahren durchgeführt werden können.

Die Erfindung, sowie weitere Ausgestaltungen und Vorteile derselben wird bzw. werden nachfolgend anhand von Ausfüh rungsbeispielen unter Bezugnahme auf die Zeichnung erläu tert. In der Zeichnung zeigt:

Fig. 1 eine schematische Skizze der erfindungsgemäßen Schaltungsanordnung;

Fig. 2 ein zweites Ausführungsbeispiel der erfindungsge mäßen Schaltungsanordnung;

Fig. 3 eine schematische Skizze des Einsatzes einer er findungsgemäßen Schaltungsanordnung in einem A/D- Wandler; und

Fig. 4 ein Phasendiagramm des Betriebs des A/D-Wandlers gemäß Fig. 3.

In Fig. 1 ist eine erstes Ausführungsbeispiel der erfin dungsgemäßen Schaltungsanordnung bestehend aus drei Schaltern S1 bis S3, vier Anschlüssen A1, . . . , A4 und einem Kondensator C1 (mit Kapazität C1) dargestellt. Die Anschlüsse A1, . . . , A4 befinden sich auf den Potentialen Φ₁, . . . , bzw. Φ₄. Dabei befinden sich die Schalter S1 bzw. die parallel geschalteten Schalter S2 und S3 auf einer einen bzw. einer anderen Seite des Kondensators C1.

Im folgenden soll nun der Betrieb der erfindungsgemäßen Schaltungsanordnung erläutert werden. Zu Beginn werden die Schalter S1 und S2 geschlossen und der Schalter S3 ist geöffnet. Der Kondensator lädt sich auf Grund der Spannungsdifferenz Φ₁ - Φ₂ auf und speichert eine Ladung C1·(Φ₁-Φ₂). Im nächsten Schritt des erfindungsgemäßen Verfahrens werden die Schalter S1 und S2 geöffnet und ein Pol des Kondensators über den Schalter S3 mit einem Potential Φ₃ verbunden. Am Kondensator C1 liegt nun eine Spannung Φ₃ + (Φ₁-Φ₂) an, die durch Verbinden mit den auf den Potentialen Φ₃ und Φ₄ liegenden Anschlüssen A3 und A4 abgegriffen werden kann.

In Fig. 2 ist nun ein weiteres Ausführungsbeispiel der vorliegenden Erfindung dargestellt, wobei ein zusätzli cher Schalter S4 vorgesehen ist, der im geöffneten Zustand verhindert, daß an dem Anschluß A4 nach Schließen des Schalters S1 das Potential Φ₁ anliegt zum Abgreifen der Spannung Φ₃+(Φ₁-Φ₂) an den Anschlüssen A3 und A4.

In Fig. 3 ist ein schematisches Schaltbild der erfin dungsgemäßen Schaltungsanordnung in einem switched capacitor A/D-Wandler gezeigt. Der A/D-Wandler 10 weist einen als Integrator verwendeten Operationsverstärker 15 und einen als Komparator verwendeten Operationsverstärker 20 auf. Der nicht invertierende Eingang des Komparators 20 steht über die Leitung 50 mit dem Ausgang des Integra tors 15 in Verbindung. Der invertierende Eingang des Kom parators 20 und der nicht invertierende Eingang des Integrators 15 sind mit einem Bezugspotential AGND (analog ground = 1,25 Volt) verbunden. Der Ausgang des Komparators 20 ist "high", falls die Ausgangsspannung des Integrators 15 größer als die Bezugsspannung AGND ist und "low", falls die Ausgangsspannung des Integrators 15 kleiner als die Bezugsspannung AGND ist. Über die Leitungen 51, 52, 53 und 54 ist dem Integrator 15 bzw. dem invertierenden Eingang und dem Ausgang des Integra tors 15 ein Kondensator C2 mit Kapazität C2 parallel ge schaltet. Dem Kondensator C2 ist über die Leitungen 51 und 55 ein Schalter SR parallel geschaltet, der eine Ent ladung des Kondensators C2 bewirken kann. Über eine Leitung 56 steht der invertierende Eingang des Integra tors 15 über einen Schalter S5 und einer Leitung 57 mit einem Kondensator C1 mit Kapazität C1 in Verbindung. Eine Leitung 58 verbindet die Leitung 57 über einen Schalter SI und die Leitung 54 mit dem Ausgang des Integrators 15. Die Leitung 59 verbindet den, in Fig. 3 dem Integrator 15 zugewandten, Pol des Kondensators C1 mit einer Leitung 60, die über die Leitung 61, 62 bzw. 63 mit den Schaltern S4, S7 bzw. S6 in Verbindung stehen. Am anderen Pol des Kondensators C1 liegt eine Leitung 64, die über den Schalter S3 mit der Bezugsspannung AGND = 1,25 V verbun den ist. Eine Leitung 65 steht mit der Leitung 64 in Ver bindung und verbindet über die Leitungen 66, 67 bzw. 68 den, in der Fig. 3 dem Integrator 15 abgewandten, Pol des Kondensators C1 mit den Schaltern S2, S1 bzw. S8. Die in terne Masse des Chips V_SS = 0 Volt steht über die Leitung 69 bzw. 70 mit den Schaltern S8 bzw. S6 in Verbindung. Auf diese Weise kann durch geeignetes Öffnen und Schlie ßen der Schalter S8 und S6 die Spannung V_SS an beide Pole des Kondensators C1 angelegt werden. Die zu digitalisie rende Eingangsspannung V_IN steht über die Leitungen 71 bzw. 72 mit den Schaltern S1 bzw. S7 in Verbindung. Auf diese Weise kann durch geeignetes Öffnen und Schließen der Schalter S1 und S7 die Eingangsspannung V_IN an jeweils einem Pol des Kondensators C1 angelegt werden. Die, die Auflösung des A/D-Wandlers bestimmende Referenz spannung V_REF ist über die Leitungen 73 bzw. 74 mit den Schaltern S2 bzw. S4 verbunden. Auf diese Weise kann die Referenzspannung V_REF, die zum Beispiel 150 Millivolt beträgt, an einen der beiden Pole des Kondensators C1 an gelegt werden. Die Schalter S1, . . . S8, SR und SI sind vorzugsweise CMOS-Schalter, insbesondere CMOS- "transmission gates" bzw. Transmissionsgatter. Die Verbindung der Eingangsspannung V_IN, der Referenzspannung V_REF und der Masse V_SS mit dem Eingangskondensator C1 des A/D-Wandlers ist in der Technik bekannt. Erfindungsgemäß ist über den Schalter S3 eine Bezugsspannung AGND = 1,25 Volt (≠V_SS= 0 Volt) an den Eingangskondensator C1 angeschlossen. Ebenfalls wird es durch die erfindungsge mäße Schaltung ermöglicht, daß V_IN, V_REF und AGND an beide Seiten des Eingangskondensators C1 angelegt werden können, was jeweils eine Aufladung unterschiedlichen Vor zeichens des Kondensators C1 bewirkt.

In Fig. 4 ist nun der Betrieb des A/D-Wandlers in einem sogenannten Phasendiagramm dargestellt. Dabei bezeichnen S1 bis S8, SR und SI die Schalter des A/D-Wandlers 10 ge mäß der Fig. 3 und CK ist das Taktsignal des Komparators 20. CK′ stellt ein weiteres abgeleitetes Taktsignal dar. In dem Diagramm schwanken die Schalterzustände zwischen 0 und 1, wobei 1 bedeutet, daß der Schalter geschlossen ist, während 0 für den geöffneten Schalter steht. Der Be trieb des A/D-Wandlers läßt sich in vier Phasen eintei len, die mit I, II, III und IV bezeichnet sind. Dabei be zeichnet I eine RESET- oder Rücksetz-Phase, II eine Integrationsphase, III eine Invertierphase, und IV eine Integrationsphase mit Eingangsspannung der umgekehrtem Vorzeichen. Der Ablauf ist feiner in Schritte i, . . . , xiv unterteilt. In Schritt i ist nur der Schalter SR ge schlossen, während alle anderen Schalter geöffnet sind. Dies bewirkt eine Entladung des Kondensators C2. Im Schritt ii werden die Schalter S1 und S6 geschlossen, während alle übrigen Schalter weiter offen bleiben. Dies bewirkt eine Aufladung des Kondensators auf eine Ladung ΔQ = C1 (V_IN - V_SS) = C1 V_IN. Im Schritt iii werden die Schalter S3 und S5 geschlossen, während alle anderen Schalter geöffnet bleiben. Ein Pol des Kondensators wird nun auf das Potential AGND gelegt, während der andere Pol des Kondensators C1 durch Schließen des Schalters S5 mit dem Kondensator C2 in Verbindung steht. Es findet nun ein Ladungstransfer vom Kondensator C1 zum Kondensator C2 statt. Da der Integrator 15 dahingehend wirkt, die beiden Eingangspotentiale gleichzumachen, liegt am Ausgang des Integrators 15 die Ausgangsspannung V_OUT gleich -(C1/C2)·V_IN+AGND an. Im Schritt iv werden alle Schalter geöffnet und der Komparatortakt CK ist 1, d. h. der Komparator 20 führt einen Vergleich zwischen V_OUT mit AGND durch. Vom Ergebnis dieses Vergleichs hängt nun der weitere Ablauf ab. Die Darstellung der Schalterzustände im Schritt v muß folgendermaßen verstanden werden. Im Schritt v sind nicht die Schalter S2 bis S8 geschlossen, sondern die Schalter S2 und S6 sind geschlossen und S1, S3, S4, S5, S7, SR und SI offen, falls der Ausgang des Komparators 0, also "low" ist, während die Schalter S4 und S8 geschlossen und S1, S2, S3, S5, S6, S7, SR und SI offen sind, wenn der Ausgang des Komparators 1, d. h. "high" ist und anderenfalls offen bleiben. Ist nun der Ausgang des Komparators 0, d. h. die Ausgangsspannung V_OUT kleiner AGND, so werden die Schalter S2 und S6 geschlossen. Am Kondensator C1 liegt nun V_REF und V_SS an. Im Fall, indem der Ausgang des Komparators 1 ist, d. h. V_OUT größer als AGND, werden die Schalter S4 und S8 geschlossen, wodurch ebenfalls V_SS und V_REF an den beiden Polen des Kondensators C1 anliegen, aber mit umgekehrten Vorzeichen als in dem Fall, in dem der Ausgang des Komparators 0 ist. Im Schritt v sind die Schalter S1, SR und SI geöffnet. Im Schritt vi, werden die Schalter S3 und S5 geschlossen (vergleiche Schritt iii), was bewirkt, daß die Kondensatoren C1 und C2 verbunden werden. Eben falls wird an einen Pol des Kondensators C1 Spannung AGND gelegt. Es findet also wiederum ein Ladungstransfer zwi schen den Kondensatoren C1 und C2 statt, wodurch eine Spannung -(C1/C2) V_REF + AGND zu bzw. von der Ausgangs spannung des Integrators 15 addiert bzw. subtrahiert wird, je nach dem Ergebnis des Vergleichs des Komparators im Schritt iv. Erfindungsgemäß wird also in der Phase II eine um AGND verschobene Eingangsspannung verarbeitet mit einer um AGND verschobenen Referenzspannung. Ebenfalls liegt am nicht invertierenden Eingang des Integrators 15 und dem invertierenden Eingang des Komparators 20 AGND an, was bewirkt, daß die Ausgangsspannung auf AGND bezo gen ist und einen Vergleich des Komparators 20 nicht mit V_SS= 0 Volt, sondern mit AGND= 1,25 Volt bewirkt.

Im folgenden soll nun die Phase III bestehend aus den Schritten vii bis ix diskutiert werden. In dieser Phase wird eine Vorzeichenumkehr der Ausgangsspannung des Inte grators 15 mit Bezug auf AGND durchgeführt. Während der gesamten Phase III ist der Schalter S3 geschlossen. Die Schließung des Schalters S3 in der Phase III bewirkt, daß die Spannung AGND an einem Pol des Kondensators C1 anliegt, weshalb die Spannung V_OUT auch in Bezug auf AGND invertiert wird und nicht in Bezug auf V_SS = 0 Volt, wie bei dem bekannten A/D-Wandlern. Im Schritt vii wird nun der Schalter S1 geschlossen, während alle übrigen Schal ter, bis auf den Schalter S3 geöffnet sind. Dies bewirkt, daß die Spannung V_OUT in dem Kondensator C1 zwischenge speichert wird, damit im Schritt viii alle Schalter bis auf den Schalter SR geöffnet werden. Der Schalter SR wird also geschlossen, was eine Entladung des Kondensators C2 bewirkt. In dem Schritt ix wird nun der Schalter S5 zu sätzlich zu dem Schalter S3 geschlossen, während alle übrigen Schalter geöffnet sind. Dies bewirkt, daß die negative um AGND verschobene Spannung am Ausgang des Integrators 15 anliegt. Das negative Vorzeichen ergibt sich wie zuvor durch den Ladungstransfer vom Kondensator C1 zum Kondensator C2. Im Schritt x werden die Schalter S7 und S8 geschlossen, während alle übrigen Schalter geöffnet sind. Verglichen mit dem Schritt ii liegt nun die Eingangsspannung V_IN, mit umgekehrter Polarität am Kondensator C1 an. Dies bewirkt, einen Vorzeichenwechsel der Integration der Eingangsspannung, der auch gut in Fig. 4 der eingangs genannten Veröffentlichung von Jacques Robert et.al. erkennbar ist. Die Schritte xi bis xiv entsprechen den Schritten iii bis vi, d. h. es wird eine Integration der Eingangsspannung (nur auf Grund Schritt x mit umgekehrten Vorzeichen von V_IN) durchge führt, und je nach dem Ergebnis des Komparators 20 im Schritt xii nach der Integration V_REF addiert bzw. subtrahiert (im Falle C1 gleich C2). Bei einem 14-Bit A/D-Wandler wird nach Ausführung des Schritts i die Phase II [2¹⁴-2 (für die Phasen I, III)]:2= 8191-mal durchge führt ebenso wie die Phase IV. Der Ausgang des Kompara tors ist an einen (nicht gezeigten) Auf/Ab-Zähler ange schlossen, der jedesmal, je nachdem, ob V_REF addiert oder subtrahiert wurde, seinen Zählerstand um 1 erhöht bzw. erniedrigt. Das Ergebnis des Zählers ist dann eine 14 Bit Darstellung des Verhältnisses V_IN zu V_REF. Die Phasen III und IV sind nötig, da durch die Integration mit umgekehrten Vorzeichen von V_IN Offsetfehler zum Beispiel in den Operationsverstärkern gemittelt werden bzw. sich aufheben.

Die Erfindung wurde anhand bevorzugter Ausführungsbei spiele erläutert. Dem Fachmann sind jedoch zahlreiche Ab wandlungen und Ausgestaltungen möglich, ohne daß dadurch der Erfindungsgedanke verlassen wird.

Claims

1. Verfahren zum Verschieben eines Spannungswerts, der die Differenz zwischen einem ersten Potential Φ₁ und einem zweiten Potential Φ₂ ist, gekennzeichnet durch folgende Schritte:

a) Verbinden des ersten Potentials Φ₁ und des zweiten Potentials Φ₂ mit jeweils zwei Polen eines Kondensa tors (C₁) der Kapazität C;
b) Unterbrechen der Verbindung nach der Aufladung des Kondensators (C₁) auf die Ladung Q = C·(Φ₁ - Φ₂);
c) Verbinden mindestens eines Pols des Kondensators mit einem weiteren Anschluß (A3), der auf einem Po tential Φ₃ liegt; und
d) Abgreifen einer Spannung Φ₃ + (Φ₂ - Φ₁) an den beiden Polen des Kondensators (11).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Potential Φ₃ so gewählt wird, daß die Span nung Φ₃ + (Φ₂ - Φ₁) in einem vorgegebenen Spannungs bereich, insbesondere im Arbeitsbereich eines elek trischen Bauelements, beispielsweise eines Operati onsverstärkers (15, 20) liegt.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn zeichnet, daß die Potentialdifferenz Φ₁- Φ₂ eine ge messene Spannung (V_IN) ist.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Verfahren einen Teil des Phasenablaufs des A/D-Wandlers (10) ist.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Schritte a) bis d) bei der Integration der Eingangsspannung (V_IN) und der Addition bzw. der Subtraktion der Referenzspannung (V_REF) durchgeführt werden.

6. Schaltungsanordnung, insbesondere zur Verwendung bei einem Verfahren nach einem der vorhergehenden An sprüche, gekennzeichnet durch einen Kondensator (C1), an dem durch Schließen zweier Schalter (S1, S2) eine Spannung beaufschlagt wird, und einen drit ten Schalter (S3), der nach der Aufladung des Kon densators (C1) einen Pol des Kondensators (11) an eine Referenzspannung legt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekenn zeichnet, daß die Schalter in einer CMOS-Technologie realisiert sind, inbesondere CMOS transmission gates sind.

8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Kondensator (11) Teil eines A/D-Wandlers (10) ist, insbesondere der Eingangskon densator (C1) eines switched capacitor A/D-Wandlers (10).

9. Schaltungsanordnung nach Anspruch 8, dadurch ge kennzeichnet, daß ein Integrator (15) und ein Komparator (20) des A/D-Wandlers (10) auf dem Potential Φ₃ liegen.

10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die zu verschiebende Spannung eine Eingangsspannung V_IN und/oder eine Referenz spannung V_REF des A/D-Wandlers (10) sind.