DE4434338C2

DE4434338C2 - Ausleseschaltung für einen kapazitiven Sensor

Info

Publication number: DE4434338C2
Application number: DE4434338A
Authority: DE
Inventors: Manfred Dipl Ing Mauthe
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1994-09-26
Filing date: 1994-09-26
Publication date: 1996-12-19
Anticipated expiration: 2014-09-27
Also published as: DE4434338A1

Description

Kapazitive Sensoren können kostengünstig in einem Halbleiter prozeß zumindest teilweise gemeinsam mit einer nachgeschalte ten Auswerteschaltung hergestellt werden. Ihre Kapazität ist aber sehr klein und beträgt beispielsweise nur einen Bruch teil eines Picofarads. Um parasitäre Kapazitäten klein zu halten wird die Sensorkapazität und die Ausleseschaltung mo nolithisch integriert. Ein kapazitiver Sensor mit nur einer beweglichen Elektrode läßt sich ohne Zusatzaufwand in einem CMOS-Prozeß herstellen und bietet daher beispielsweise ein kostengünstiges Element zur Beschleunigungsmessung. Bei inte grierten kapazitiven Sensoren ist eine Kraftkompensation mit Hilfe einer dritten Gegenelektrode mit einer entsprechenden Auswerteschaltung nicht oder nur schwer möglich. Es kann so mit nur eine kleine Meßspannung angelegt werden, um die da durch hervorgerufene zusätzliche Auslenkung gering zu halten.

Eine Auswerteschaltung, bei der eine durch die Beschleunigung verursachte Kapazitätsänderung relativ einfach in eine Fre quenzänderung umgesetzt werden kann, ist ein sogenannter SC-Oszillator, also ein Oszillator mit geschalteten Kapazitäten (switched capacitors). Aus der Veröffentlichung IEEE, Vol. SC-16, No. 4, August 1981, Seiten 412 bis 414 von K. Martin mit dem Titel "A Voltage Controlled Switched Capacitor Re laxation Oszillator" ist ein SC-Oszillator bekannt, bei dem sich die an der die Oszillatorfrequenz bestimmenden Sensor kapazität anliegende Spannung im vollen Bereich der Förde rungsspannung ändert. Derartige Auswerteschaltungen sind für kapazitive Sensoren ohne dritte Gegenelektrode, also bei spielsweise integrierte kapazitive Sensoren, nicht geeignet, da die durch die Meßspannung hervorgerufene zusätzliche Aus lenkung im Vergleich zur zu messenden Auslenkung zu groß ist.

Ferner ist aus der Veröffentlichung von W.-H. Ki und G. H. Themes mit dem Titel "Low phase-error offset-compensated switched-capacitor integrator", Electronics Letters, Vol. 26, June 1990, pp. 957-959 die Verwendung eines Integrators mit Offsetkompensation im Zusammenhang mit kleinen Sensorkapazitäten bekannt.

Aus den IEEE Transactions on Instrumentation and Measurement, VOL. IM-36, December 198, Seiten 873 bis 881, ist ein Swit ched-Capacitor Charge-Balance A/D-Converter bekannt, der ei nen Integrator, einen Komparator und eine Steuerlogik- auf weist und bei dem eine zu messende Kapazität mit einer Refe renzspannung geladen wird, die kleiner als eine Versorgungs spannung ist. Weiter ist hieraus ein für eine Kapazitätsmes sung modifizierter Integrator bekannt.

Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, eine Auswerteschaltung für einen kapazitiven Sensor, insbe sondere einen integrierten kapazitiven Sensor, anzugeben, der die obengenannten Nachteile vermeidet.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Pa tentanspruchs 1 gelöst.

Die Gegenstände der Patentansprüche 2 bis 4 betreffen vor teilhafte Ausgestaltungen der Erfindung, wobei die Ansprüche 3 und 4 eine Ausleseschaltung betreffen, deren Integrator eine Offsetkompensation aufweist.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Dabei zeigt:

Fig. 1 eine erste erfindungsgemäße Ausleseschaltung,

Fig. 2 ein Diagramm mit Spannungsverläufen zur Erläuterung der Ausleseschaltung von Fig. 1,

Fig. 3 eine weitere erfindungsgemäße Ausleseschaltung und

Fig. 4 Spannungsdiagramme zur Erläuterung der weiteren er findungsgemäßen Ausleseschaltung nach Fig. 3.

In Fig. 1 ist eine erfindungsgemäße Ausleseschaltung für ei nen kapazitiven Sensor dargestellt, der eine als Integrator beschaltete Verstärkerschaltung AMP, eine nachgeschaltete Vergleicherschaltung COMP und zwei elektronische Schalter S11 und S12 aufweist. Darüber hinaus enthält die in Fig. 1 dar gestellte Schaltung neben der beispielsweise integrierten Sensorkapazität C_S mit dem Kapazitätswert K₂ _* C eine Integra torkapazität C_I mit dem Kapazitätswert C und eine Rückkop pelkapazität C_R mit dem Kapazitätswert K₁ _* C, wobei eine inte grierte Sensor-Kapazität zur Beschleunigungsmessung bei spielsweise aus einem Diffusionsgebiet und einer beweglichen und weich aufgehängten Cantilever-Elektrode besteht. Ferner sind in Fig. 1 elektronische Schalter S1 . . . S4 vorgesehen, wobei die Schalter S1 und S3 durch ein erstes Steuersignal e (even) und die Schalter S2 und S4 durch ein dazu inverses Steuersignal o (odd) angesteuert werden.

Eine Ausgangsspannung V_A der Verstärkerschaltung AMP wird in der nachgeschalteten Vergleicherschaltung COMP, die mit einer positiven allgemeinen Versorgungsspannung VDD, einem Bezugs potential GND und einer negativen allgemeinen Versorgungs spannung VSS versorgt ist, mit dem Bezugspotential GND ver glichen und am Ausgang Q der Vergleicherschaltung stellt sich beispielsweise etwa die maximale positive allgemeine Versor gungsspannung VDD ein, sofern die Spannung V_A größer als das Bezugspotential GND ist, und die allgemeine negative Versor gungsspannung VSS ein, sofern die Ausgangsspannung V_A kleiner als das Bezugspotential GND ist. Ferner weist die Verglei cherschaltung einen negierten Ausgang QN auf, der die ent sprechenden Spannungen am Ausgang Q, jedoch bei vertauschten Bedingungen aufweist. Sobald der Ausgang Q eine logische Eins und der negierte Ausgang QN entsprechenderweise eine logische Null aufweist wird der Schalter S12 geschlossen und der Schalter S11 geöffnet, wodurch eine Negative bezüglich der allgemeinen negativen Versorgungsspannung VSS reduzierte Spannung -V_R auf eine Leitung einer Eingangsspannung V_E durchgeschaltet und eine positive bezüglich der allgemeinen positiven Versorgungsspannung VDD reduzierte Spannung +V_R von dieser Leitung für die Eingangsspannung V_E getrennt wird. Entsprechend wird, für den Fall, daß der Ausgang QN eine lo gische Eins und der Ausgang Q eine logische Null aufweist, in entsprechender Weise die Spannung +V_R über den Schalter S11 mit der Leitung für die Eingangsspannung V_E verbunden und diese durch den Schalter S12 von der Spannung -V_R getrennt.

Die reduzierten Spannungen -V_R und +V_R können dabei frei ge wählt werden und weisen typischerweise Werte in der Größen ordnung von +/- 100 mV auf.

Die Ausgangsspannung V_A ist über die Rückkopplungskapazität C_R direkt auf den invertierenden Eingang Minus rückgekoppelt und der nicht invertierende Eingang Plus weist Bezugspotenti al GND auf. Die zwischen den Schaltern S11 und S12 abgegrif fene Eingangsspannung V_E wird über die Reihenschaltung des Schalters S1 der Sensorkapazität C_S und des Schalters S4 auf den nicht invertierenden Eingang "-" der Verstärkerschaltung AMP rückgekoppelt, der mit dem Schalter 1 verbundene Anschluß der Sensorkapazität C_S ist dabei über den Schalter S2 und der mit dem Schalter S4 verbundene Anschluß der Sensorkapazität C_S ist dabei über den Schalter S3 mit Bezugspotential verbunden. Darüber hinaus ist der negierte Ausgang QN der Vergleicherschaltung COMP über die Integratorkapazität C_R mit dem invertierenden Eingang "-" der Verstärkerschaltung AMP verbunden.

Sofern die Schalter S1 und S3 geschlossen sind, wird die Sen sorkapazität C_S mit der Eingangsspannung V_E geladen und, so fern die Schalter S2 und S4 geschlossen sind, wird diese Ka pazität zwischen dem Bezugspotential und dem invertierenden Eingang "-" der Verstärkerschaltung AMP angelegt. Dies ge schieht im Takt der Steuerspannungen e und o. Da hierbei pro Zeiteinheit eine gewisse Ladungsmenge an den invertierenden Eingang "-" übergeben wird, ist die geschaltete Sensorkapazi tät C_S ähnlich wie ein variabler Widerstand anzusehen, der zusammen mit der Integratorkapazität C_I und der Verstärker schaltung AMP einen Integrator bildet. Der Integrator wird dabei von der Spannung am Ausgang QN des Vergleichers COMP abwechselnd auf VDD bzw. VSS gesetzt, sofern die Ausgangs spannung V_A einen Vorzeichenwechsel erfährt, wodurch eine pe riodische Ausgangsspannung V_A und damit rechteckförmige Span nungen an den Ausgängen Q und QN sowie eine rechteckförmige Spannung V_E erzeugt, die zwischen den Werten -V_R und +V_R schwankt und die mit der von der Sensorkapazität C_S abhängi gen Oszillatorfrequenz f_O schwankt. Die Integratorkapazität C_I wird in der Taktperiode 1/f_C jeweils mit einer Ladungs menge CS _* V_R aufgeladen. Wechselt hierbei die Spannung V_A das Vorzeichen, so kommt noch einmal die Ladung K₁ _* C _* (VDD+|VSS|) hinzu. Hierauf wechselt die Eingangsspannung V_E dann ihren Wert von V_R auf -V_R und die Integratorkapazität C_I = C wird mit jedem Takt um die Ladungsmenge -CS _* V_R pro Takt entladen, bis die Ausgangsspannung V_A negativ wird. Für symmetrische Ver sorgungsspannungen, also VDD = -VSS, ergibt sich somit eine Ladezeit der Integratorkapazität

und somit eine Oszillatorfrequenz

Aus Fig. 2 sind die entsprechenden Spannungsverläufe der Steuerspannungen e und o, die aus treppenförmigen und aus ei ner rechteckförmigen Spannung bestehende Ausgangsspannung V_A, die Spannung am Ausgang Q und die Eingangsspannung V_E, die zwischen den Werten von beispielsweise 100 Milli-Volt und - 100 Milli-Volt rechteckförmig schwankt, dargestellt.

Die angegebene Schaltung ist für prinzipiell auch mit nur ei ner reduzierten Spannungsquelle, beispielsweise mit der Span nung +V_R, realisierbar. Dabei werden die Schalter S11 und S12 weggelassen und es sind lediglich Vorkehrungen zu treffen, daß nur im Falle Ausgangs Q = 0 die Steuerspannungen e und o an den Schaltern S1 und S2 wie beschrieben anliegen und im Falle Q = 1 vertauscht werden, wodurch im letzteren Fall eine negative Eingangsspannung für den Integrator entsteht.

Da bei Sensoren mit monolithisch integrierter Sensorkapazität und Auswerteschaltung die Sensorkapazität sehr klein ist, ist es vorteilhaft einen Integrator mit Offsetkompensation zu verwenden. Eine solche Schaltung ist in Fig. 3 angegeben. Die Schaltung von Fig. 3 unterscheidet sich dabei von der Schaltung von Fig. 1 dadurch, daß die Integratorkapazität C_I nicht direkt, sondern über einen elektronischen Schalter S8, der vom Steuersignal e angesteuert wird, auf den in vertierenden Eingang "-" der Verstärkerschaltung AMP rückge koppelt ist, daß der mit dem Schalter S3 verbundene Anschluß der Sensorkapazität C_S nicht über den Schalter S4, sondern über eine Kapazität C_a mit dem Kapazitätswert C mit dem nicht invertierenden Eingang "-" des Verstärkers AMP verbunden ist und daß der Ausgang der Verstärkerschaltung AMP nicht direkt mit einem Eingang der Vergleicherschaltung COMP, sondern über einen Schalter S13, der durch das Steuersignal o angesteuert wird, verbunden ist und zwischen diesem Eingang und Bezugs potential ein Haltekondensator Cc geschaltet ist. Die Kapazi tät C_a dient hierbei dazu, die Eingangsoffsetspannung des Verstärkers Amp zu speichern und in der Integrationsphase vom Signal wieder abzuziehen. Ferner wird die Spannung am negierten Ausgang QN der Vergleicherschaltung COMP nicht di rekt über die Rückkoppelkapazität C_R auf den invertierenden Eingang "-" geschaltet, sondern erstens über Schalter S5, S6, S7 und die Kapazität C_a sowie zweitens über die Schalter S5, S6 und S8 auf den invertierenden Eingang der Verstärker schaltung AMP geschaltet, wobei die Schalter S5 und S6 durch ein weiteres Steuersignal x1, der Schalter S7 durch das Steu ersignal o und der Schalter S8 durch das Steuersignal e an gesteuert sind. Die Rückkoppelkapazität C_R ist dabei zwischen die Schalter S5 und S6 geschaltet und die beiden Anschlüsse der Rückkoppelkapazität C_R sind über Schalter S9 und S10, die durch das Steuersignal e ansteuerbar sind, auf das Bezugspotential zu schalten.

Das zusätzliche Steuersignal x1 kann beispielsweise dadurch erzeugt werden, daß die Ausgangsspannung am Ausgang Q der Vergleicherschaltung CMP einer Verzögerungsstufe DELAY zuge führt wird, die, wie die Vergleicherschaltung, mit dem Steu ersignal e getaktet wird und an deren Ausgang Q′ eine verzö gerte Spannung anliegt die mit der unverzögerten Ausgangs spannung der Vergleicherschaltung in einer exklusiven ODER-Verknüpfung EXOR verknüpft ist, deren Ausgangssignal mit dem Steuersignal o zum Steuersignal x1 unverknüpft ist. Da hier durch die Rückkopplung über die Kapazität C_R nicht permanent am invertierenden Eingang "-" anliegt, sondern nur während eines Zeitintervalls in dem das Steuersignal o eine logische Eins aufweist, kann der Einfluß der parasitären Kapazitäten an der Sensorkapazität C_S klein gehalten werden.

In Fig. 4 sind die Spannungsverläufe der gegenphasigen rechteckförmigen Steuersignale e und o, die treppenförmige Ausgangsspannung V_A und die Spannung am Ausgang Q der Ver gleicherschaltung COMP, wie in Fig. 2, in ihrem zeitlichen Zusammenhang dargestellt. Darüber hinaus zeigt Fig. 4 die gegenüber der Spannung am Ausgang Q verzögerte Spannung am Ausgang Q′ der Verzögerungsschaltung DELAY sowie das Steuer signal x1, das eine positive Flanke zeitlich zwischen der Ausgangsspannung am Ausgang Q und der Ausgangsspannung am Ausgang Q aufweist und mit der ansteigenden Flanke der Span nung am Ausgang Q rückgesetzt wird.

Claims

1. Ausleseschaltung für einen kapazitiven Sensor,

- bei der ein SC-Oszillator vorgesehen ist, der eine als In tegrator beschaltete Verstärkerschaltung (AMP), und durch Schalter (S1 . . . S9, S13) geschaltete Kapazitäten (C_S, k1C, C_a, C_C) aufweist, bei der die variable Sensorkapazität (C_S) des kapazitiven Sensors eine der geschalteten Kapazitäten bildet und durch eine Änderung dieser variablen Kapazität eine Änderung der Oszillatorfrequenz des SC-Oszillators bewirkt ist, bei der eine Vergleicherschaltung (COMP) vorgesehen ist, die mit einem Bezugspotential (GND) und einer positiven sowie einer negativen allgemeinen Versorgungsspannung (VDD, VSS) versorgt ist und die eine an einem ersten Eingang der Vergleicherschaltung anliegende Ausgangsspannung (V_A) des SC-Oszillators mit dem an einem zweiten Eingang der Vergleicherschaltung anliegenden Bezugspotential vergleicht
- bei der weitere Schalter (S11, S12) vorgesehen sind, die der Sensorkapazität (C_S), abhängig vom Vergleichsergebnis (Q, QN), entweder eine hinsichtlich des Betrags gegenüber der negativen allgemeinen Versorgungsspannung (VSS) wesent lich reduzierte negative Ladespannung (-V_R) oder eine hin sichtlich des Betrags gegenüber der positiven allgemeinen Versorgungsspannung (VDD) wesentlich reduzierte positive La despannung (+V_R) als Eingangsspannung (V_E) über einen ersten Schalter (S1) zuführen,
- bei der die Eingangsspannung (V_E) über den ersten Schalter (S1) und die Sensorkapazität (CS) auf den invertierenden Eingang eines Verstärkers (AMP) rückgekoppelt ist, wobei ein mit dem ersten Schalter verbundener erster Anschluß der Sen sorkapazität über einen zweiten Schalter (S2) und ein weite rer Anschluß der Sensorkapazität über einen dritten Schalter (S3) mit Bezugspotential (GND) verbunden sind und wobei der erste und dritte Schalter (S1, S3) mit einem ersten Steuer signal (e) sowie der zweite Schalter (S2) mit einem dazu in versen zweiten Steuersignal (o) angesteuert sind,
- bei der der negierte Ausgang (QN) des Komparators (COMP) über eine Rückkoppelkapazität (C_R) auf den invertierenden Eingang des Verstärkers (AMP) rückgekoppelt ist und
- bei der die Ausgangsspannung (V_A) des SC-Oszillators über eine Integratorkapazität (C_I) auf den invertierenden Eingang (-) des Verstärkers (AMP) rückgekoppelt und der nicht invertierende Eingang (+) des Verstärkers mit dem Bezugspo tential (GND) verbunden ist.

2. Ausleseschaltung nach Anspruch 1, bei der der weitere Anschluß der Sensorkapazität (C_S) über einen vierten Schalter (S4) mit dem invertierenden Eingang eines Verstärkers (AMP) verbunden ist und der vierte Schalter (S4) mit dem zweiten Steuersignal (o) angesteuert ist.

3. Ausleseschaltung nach Anspruch 1,

- bei der der weitere Anschluß der Sensorkapazität (CS) über eine Zusatzkapazität (C_a) mit dem invertierenden Eingang (-) des Verstärkers (AMP) verbunden ist,
- bei der der negierte Ausgang (QN) des Komparators (COMP) sowohl über eine Reihenschaltung aus einem fünften Schalter (S5), der Integratorkapazität (C_I), einem sechsten Schalter (S6), einem siebten Schalter (S7) und der Zusatz-Kapazität (C_a) als auch über eine weitere Reihenschaltung aus dem fünften Schalter (S5), der Integratorkapazität (C_I), dem sechsten Schalter (S6) und einem achten Schalter (S8) mit dem invertierenden Eingang (-) des Verstärkers (AMP) verbunden sind, wobei ein mit dem fünften Schalter (S5) verbundener erster Anschluß der Integratorkapazität über einen neunten Schalter (S9) und ein weiterer Anschluß der Integratorkapazität über einen zehnten Schalter (S10) mit dem Bezugspotential (GND) verbunden sind und wobei der achte, der neunte und der zehnte Schalter (S8, S9, S10) mit dem ersten Steuersignal (e), der siebte Schalter (S7) mit dem zweiten Steuersignal (o) und der neunte und zehnte Schalter (S9, S10) mit einem weiteren Steuersignal (x1) an gesteuert sind,
- bei der die Ausgangsspannung (V_A) des SC-Oszillators über die erste Rückkoppel-Kapazität (C_I) und den achten Schalter (S8) auf den invertierenden Eingang (-) des Verstärkers (AMP) rückgekoppelt ist und
- bei der der Ausgang des SC-Oszillatzors über einen zusätz lichen Schalter (S13), der mit dem zweiten Steuersignal (o) angsteuert ist, mit dem ersten Eingang der Vergleicher schaltung (COMP) verbunden ist, der seinerseits über eine Haltekapazität (CC) mit dem Bezugspotential (GND) verbunden ist.

4. Ausleseschaltung nach Anspruch 3,

- bei der das nicht invertierte Ausgangssignal (Q) der Ver gleicherschaltung (COMP) einem ersten Eingang einer exclu siven Oder-Schaltung (EXOR) direkt und einem zweiten Eingang der exclusiven Oder-Schaltung (EXOR) über eine Vezögerungs stufe (DELAY) zugeführt ist und
- bei der ein Ausgangssignal der exclusiven Oder-Schaltung (EXOR) mit dem zweiten Steuersignal (o) in einer Und-Schal tung (UND) zum weiteren Steuersignal (x1) verknüpft ist.