DE4431304A1 - Aufbau eines Graphikspeichers für ein Anzeigesystem mit mehreren Betriebsarten - Google Patents

Description

Die vorliegende Erfindung betrifft die Konstruktion eines Anzeigespeichers. Genauer gesagt bezieht sich die Erfindung auf die Konstruktion eines Anzeigespeichers, mit der das Problem der Verarbeitung von Indexfarbbildpunkten mit lang­ samer Geschwindigkeit in einer Echtfarbumgebung gelöst und auf diese Weise die Verarbeitung des gesamten Graphik­ systems verbessert werden kann.

Fig. 1 zeigt die Konstruktion 10 eines Graphiksystems. Diese Konstruktion 10 umfaßt einen Wirtcomputer 12, der eine CPU 14, einen Hauptsystemspeicher 16 und einen Plat­ tenspeicher 18 aufweist, die alle über einen Systembus 20 miteinander verbunden sind. Die Konstruktion 10 umfaßt ferner ein Graphik-Untersystem 30. Das Graphik-Untersystem 30 besitzt einen Graphikprozessor 40, der mit dem Systembus 20 in Verbindung steht. Das Graphik-Untersystem 30 umfaßt ferner einen lokalen Bus 422, an den der Graphikprozessor 40 angeschlossen ist. Ein Rahmenspeicher 50 ist an den lokalen Bus 42 angeschlossen. Der Rahmenspeicher 50 speichert durch den Graphikprozessor 40 erzeugte Rahmen­ bilddaten. Ein Z-Puffer 60, der an den lokalen Bus 42 ange­ schlossen ist, speichert Daten in bezug auf die Feldtiefe zur Verwendung in Verbindung mit der Anzeige von sich über­ lappenden Fenstern. Bei dem RAMDAC 62 handelt es sich um einen D/A-Wandler, der digitale Daten vom Rahmenspeicher 50 mit Bildschirmsteuersignalen mischt, um Analogsignale zu erzeugen, die mit der Anzeige 64 kompatibel sind.

Eine herkömmliche Konstruktion des Rahmenspeichers 50 ist in Fig. 2 gezeigt. Der Rahmenspeicher 50 besteht aus einer Vielzahl von VRAMs. Die VRAMs sind in einer Vielzahl von Reihen (d. h. Reihe 0, Reihe 1, Reihe 2, Reihe 3) angeord­ net. Jede Reihe umfaßt eine Vielzahl von Puffern, d. h. Puffer 0, Puffer 1, Puffer 2. Der Rahmenspeicher 50 ist in einer Vielzahl von Bit-Ebenen organisiert, d. h. 24 Bit- Ebenen mit den Bezeichnungen 0, 1 . . . 23, wobei sich acht Bit-Ebenen in jedem Puffer befinden. Beispielsweise ist der vierte Bitpunkt einer jeden Abtastzeile der Anzeige 64 (siehe Fig. 1) in der Reihe 0, der 4n+1te Bildpunkt einer jeden Abtastzeile in der Reihe 1, der 4n+2te Bildpunkt in der Reihe 2 und der 4n+3te Bildpunkt in der Reihe 3 gespei­ chert.

Ein Echtfarbbildpunkt umfaßt 24 Bits, wobei ein Bit in jeder Bit-Ebene gespeichert ist. Beispielsweise belegt bei einem Echtfarbbildpunkt im Rahmenspeicher 50 der Fig. 22 die R (Rot) -Komponente die Bit-Ebenen 0-7, die G (Grün)- Komponente die Bit-Ebenen 8-15 und die B (Blau) -Komponente die Bit-Ebenen 16-23 (anstelle einer RGB-Darstellung können die Echtfarbbildpunkte auch durch zwei Chrominanz-Komponen­ ten und eine Luminanz-Komponente dargestellt werden). Beispielsweise besitzt der lokale Bus 42 eine Breite von 32 Bits, so daß während eines jeden Zyklus nur ein Zugriff auf einen Echtfarbbildpunkt im Rahmenspeicher 50 möglich ist (d. h. dieser ausgelesen oder eingeschrieben werden kann). Der lokale Bus 42 überträgt Daten in 32-Bit-Worten, wobei jede Bit-Position mit 0, 1 . . . 31 bezeichnet ist. Ein Wort zur Verwendung am lokalen Bus 42 ist in Fig. 3 gezeigt. Wenn, wie in Fig. 4 gezeigt, ein Echtfarbbildpunkt mit dem Bus übertragen wird, belegt die R-Komponente die Bit-Posi­ tionen 0-7, die G-Komponente die Bit-Positionen 8-15 und die B-Komponente die Bit-Positionen 16-23. Die Positionen 23-31 werden nicht benötigt. Es ist somit eine 1 : 1-Korres­ pondenz zwischen den 24 Bit-Ebenen des Rahmenspeichers 50 der Fig. 2 und den ersten 24 Bit-Positionen der Datenworte auf dem Datenbus 42 vorhanden. Der Graphikprozessor 40 ver­ arbeitet die Echtfarbbildpunkte auf der Basis der in Fig. 4 gezeigten Reihenfolge der R-, G- und B-Komponenten.

Zusätzlich zur Echtfarben-Betriebsart können Bildpunkte auch unter Anwendung der Index-Betriebsart gespeichert werden. Bei der Index-Betriebsart wird jeder Bildpunkt durch acht Bits repräsentiert. Die Bildpunkte (d. h. vier aufeinanderfolgende Bildpunkte P1, P2, P3, P4) werden in herkömmlicher Weise im Rahmenspeicher 50 in den in Fig. 5 gezeigten Positionen gespeichert, wobei aufeinanderfolgende Bildpunkte in aufeinanderfolgenden Reihen gespeichert werden. Wegen der 1 : 1-Korrespondenz zwischen den Bit-Ebenen im Rahmenspeicher und den Bit-Positionen am lokalen Daten­ bus 42 ist jedoch in einem Zyklus nur ein Zugriff auf eine Acht-Bit-Indexbetriebsart-Bildpunktstelle im Rahmenspeicher möglich. Ein Zugriff auf vier aufeinanderfolgende Index­ betriebsarten-Bildpunkte in einem einzigen Zyklus ist nicht möglich. Die Lage eines derartigen einzigen Indexbetriebs­ art-Bildpunktes (d. h. des Bildpunktes P2) in einem Daten­ wort auf dem Datenbus 42 ist in Fig. 6 gezeigt. Wie in Fig. 6 gezeigt, sind 24 Bit-Positionen im Datenwort nicht gebraucht. Trotz der geringeren Zahl von Bits pro Bildpunkt bei Verwendung der Indexfarbbetriebsart wird jedoch kein Vorteil in bezug auf die Verarbeitungsgeschwindigkeit erreicht; es befindet sich immer noch nur ein Bildpunkt in jedem Datenwort auf dem Bus 42, d. h. ein Bildpunkt pro Zyklus.

Fig. 7 zeigt eine Lösung des Standes der Technik für dieses Problem. Der Rahmenspeicher 50 ist mit einem zusätz­ lichen Rahmenspeicher 80 versehen. Der zusätzliche Rahmen­ speicher 80 umfaßt vier Puffer (Puffer 0, Puffer 1, Puffer 2, Puffer 3) und insgesamt 32 Bit-Ebenen mit der Bezeich­ nung 0, 1 . . . 31. Die aufeinanderfolgenden Indexbildpunkte P1, P2, P3, P4 belegen jeweils acht Bit-Ebenen 0-7, 8-15, 16-23, 24-31. Wegen der 1 : 1-Korrespondenz zwischen den Bit- Ebenen und Bit-Positionen in den Datenworten auf dem Bus 42 ist ein gleichzeitiger Zugriff auf die Bildpunkte P1, P2, P3, P4 und eine Positionierung in einem Datenwort auf dem Bus 42, wie in Fig. 8 gezeigt, möglich.

Hierdurch können vier Indexfarbbildpunkte in jedem Zyklus verarbeitet werden, wodurch ein wesentlicher Geschwindig­ keitsvorteil erreicht wird. Durch die zusätzliche Speicher­ kapazität werden jedoch die Kosten erhöht.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Rahmenspeicherkonstruktion zur Verfügung zu stellen, mit der die Probleme des Standes der Technik überwunden und auf wirksame Weise sowohl Echtfarb- als auch Indexfarbbild­ punkte verarbeitet werden können. Insbesondere soll durch die vorliegende Erfindung eine Speicherkonstruktion geschaffen werden, mit der auf wirksame Weise sowohl Echt­ farb- als auch Indexfarbbildpunkte in einer einzigen Umge­ bung ohne die Verwendung eines zusätzlichen Rahmenpuffers verarbeitet werden können. Auch soll erfindungsgemäß eine Speicherkonstruktion zur Verarbeitung von Echtfarb- und Indexfarbbildpunkten zur Verfügung gestellt werden, mit der die Geschwindigkeit und der Wirkungsgrad des Graphiksystems verbessert werden können.

Die vorliegende Erfindung betrifft die Konstruktion eines Anzeigespeichers, mit der auf wirksame Weise Bildpunkte für die Indexbetriebsart und die Echtfarbbetriebsart gespei­ chert und verarbeitet werden können.

Erfindungsgemäß belegen die R-, G- und B-Komponenten von Echtfarbbildpunkten unterschiedliche Gruppen von Bildebenen in unterschiedlichen Reihen. Ferner sind aufeinanderfol­ gende Indexfarbbildpunkte in unterschiedlichen und nicht unbedingt aufeinanderfolgenden, sich nicht überlappenden Gruppen von Bit-Ebenen in aufeinanderfolgenden Reihen ange­ ordnet. Mit dieser Anordnung kann der gleiche Speicher­ puffer für Echtfarb- und Indexbildpunkte verwendet werden. Bei Durchführung der Indexbetriebsart ist während eines jeden Zyklus gleichzeitig ein Zugriff auf eine Vielzahl, d. h. vier, Indexbildpunkte möglich.

Wenn ein Echtfarbbildpunkt aus dem Rahmenspeicher gelesen oder in diesen eingeschrieben wird, hängt die Reihenfolge der R-, G- und B-Komponenten von der für den Zugriff bestimmten Reihe ab und kann sich von der im Graphikprozes­ sor angewendeten Reihenfolge der R-, G- und B-Komponenten unterscheiden. Somit findet eine Bildpunkt-Swapping-Schal­ tung (Schaltung zum Hin- und Herschießen von Bildpunkten) Verwendung, um eine Anpassung zwischen der Reihenfolge der R-, G- und B-Komponenten in der speziellen Reihe, in der ein Bildpunkt angeordnet ist, und der Reihenfolge der R-, G- und B-Komponenten, die im Graphikprozessor Verwendung findet, zu erzielen. Bei Anwendung der Indexbetriebsart werden die Bildpunkt-Swapping-Schaltungen ferner dazu ver­ wendet, um ein Swappen zwischen der Reihenfolge der Bild­ punkte in den Bit-Ebenen des Speichers und der nachfolgen­ den Reihenfolge der Indexbildpunkte, die im Graphikprozes­ sor Anwendung findet, zu erreichen.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels in Verbindung mit der Zeichnung im einzelnen erläu­ tert. Es zeigen:

Fig. 1 ein Computersystem mit Graphik;

Fig. 2 die herkömmliche Organisation eines Rahmen­ speichers, der Echtfarbbildpunkte zur Ver­ wendung im System der Fig. 1 speichert;

Fig. 3 das Format eines Datenwortes auf einem loka­ len Bus im System der Fig. 1;

Fig. 4 die Lage von R-, G- und B-Komponenten eines Echtfarbbildpunktes im Datenwort der Fig. 3;

Fig. 5 die herkömmliche Organisation eines Rahmen­ speichers, der Indexfarbbetriebsartbild­ punkte speichert;

Fig. 6 die Lage eines Indexbetriebsartbildpunktes in einem Datenwort auf dem lokalen Bus des Systems der Fig. 1;

Fig. 7 die Konstruktion eines Rahmenspeichers des Standes der Technik, der sowohl Echtfarb­ als auch Index-Bildpunkte speichert;

Fig. 8 ein Datenwort, das vier Indexbildpunkte ent­ hält, auf die gleichzeitig ein Zugriff vom Rahmenspeicher 7 durchgeführt wird;

Fig. 9 die Organisation eines erfindungsgemäß aus­ gebildeten Rahmenspeichers, der sowohl Index- als auch Echtfarbbildpunkte spei­ chert;

Fig. 10a, 10b, 11a, 11b die Notwendigkeit von Bildpunkt-Swapping- Operationen, wenn die Rahmenspeicherkon­ struktion der Fig. 9 Verwendung findet;

Fig. 12 einen Graphikprozessor gemäß der vorliegen­ den Erfindung, der Bildpunkteingabe-Swap- und Bildpunktausgabe-Swapschaltungen auf­ weist;

Fig. 13a und 13b eine Zusammenfassung der Swapping-Operatio­ nen, die von der Bildpunkteingabe-Swapschal­ tung der Fig. 12 durchgeführt werden;

Fig. 14a und 14b eine Zusammenfassung der Swapping-Operatio­ nen, die von der Bildpunktausgabe-Swapschal­ tung der Fig. 12 durchgeführt werden;

Fig. 15 ein Schaltbild der Bildpunkteingabe-Swap­ schaltung und

Fig. 16 ein Schaltbild der Bildpunktausgabe-Swap­ schaltung.

Fig. 9 zeigt einen Rahmenspeicher, der erfindungsgemäß organisiert ist. Der Rahmenspeicher 50 der Fig. 9 umfaßt vier Reihen (Reihe 0, Reihe 1, Reihe 2, Reihe 3). Jede Reihe umfaßt vier Puffer (Puffer 0, Puffer 1, Puffer 2, Puffer 3). Es gibt 32 Bit-Ebenen, die mit 0, 1 . . . 31 bezeichnet sind. In der Echtfarbbetriebsart werden die R-, G- und B-Komponenten eines jeden Bildpunktes in jeder Reihe in den speziellen, in Fig. 9 gezeigten Bit-Ebenen gespei­ chert. Wenn man sich von einer Reihe zur nächsten bewegt, werden insbesondere die R-, G- und B-Komponenten im Uhrzei­ gersinn auf zyklische Weise um einen Puffer, d. h. acht Bit- Ebenen, verschoben.

Wenn ein Echtfarbbildpunkt aus der Reihe 0 im Speicher 500 der Fig. 9 gelesen wird, hat das Wort auf dem Datenbus 42 (siehe Fig. 1) das in Fig. 10a gezeigte Format. Dieses ist die vom Graphikprozessor 40 benutzte Reihenfolge, um Echtfarbbildpunkte zu verarbeiten, so daß kein Swapping erforderlich ist. Wenn jedoch ein Echtfarbbildpunkt aus der Reihe 1, 2 oder 3 gelesen wird, ist ein Bildpunkt-Swapping erforderlich. Wenn beispielsweise ein Bildpunkt aus der Reihe 3 gelesen wird, entspricht das Format des Wortes auf dem Datenbus 42 der Fig. 10b. Dies ist kein Format, das vom Graphikprozessor 40 verwendet werden kann. Somit besitzt der Graphikprozessor eine Bildpunkteingabe-Swap­ schaltung, um die Bits im Wort der Fig. 10b so zu swappen, daß das Format der Fig. 10a erhalten wird.

Der Graphikprozessor umfaßt ferner eine Bildpunktausgabe- Swapschaltung. Die vom Graphikprozessor erzeugten und einen Echtfarbbildpunkt enthaltenden Datenworte besitzen das in Fig. 10a gezeigte Format. In Abhängigkeit von der Reihe im Rahmenspeicher 500, in die der Bildpunkt eingeschrieben werden soll, muß jedoch die Reihenfolge der R-, G- und B- Komponenten im Datenwort verändert werden. Wenn beispiels­ weise der Bildpunkt in die Reihe 3 eingeschrieben werden soll, muß das Datenwort der Fig. 10a durch die Bildpunkt­ ausgabe-Swapschaltung so verändert werden, daß sich das Format der Fig. 10b ergibt. Die Bildpunkteingabe-Swap­ schaltung und die Bildpunktausgabe-Swapschaltung werden in größeren Einzelheiten in Verbindung mit den Fig. 12, 13a, 13b, 14a, 14b, 15 und 16 erläutert.

Der Rahmenspeicher 500 der Fig. 9 kann darüber hinaus zur gleichen Zeit, wie er für Echtfarbbildpunkte verwendet wird, für Indexfarbbildpunkte eingesetzt werden. Somit kön­ nen vier aufeinanderfolgende Indexfarbbildpunkte P1, P2, P3, P4 in den in Fig. 9 gezeigten Reihen und Bit-Ebenen gespeichert werden, die den Stellen der R-Komponente für die Echtfarbbildpunkte entsprechen. Vier aufeinanderfol­ gende Indexfarbbildpunkte P1′, P2′, P3′, P4′ können auch in den Reihen und Bit-Ebenen der Fig. 9 gespeichert werden, die den Stellen der G-Komponente entsprechen. Ferner können vier aufeinanderfolgende Indexfarbbildpunkte P1′′, P2′′, P3′′, P4′′ in den Reihen und Bit-Ebenen der Fig. 9 gespeichert werden, die den Stellen der B-Komponente entsprechen. Wenn er für Indexfarbbildpunkte verwendet wird, kann somit der Rahmenspeicher 500 der Fig. 9 als Dreifachpuffer angesehen werden, wobei ein Puffer den R-Stellen, ein zweiter Puffer der G-Stellen und ein dritter Puffer den B-Stellen ent­ spricht.

Die Bildpunkteingabe-Swapschaltung und die Bildpunktaus­ gabe-Swapschaltung werden auch für Indexfarbbildpunkte ver­ wendet.

Es wird nunmehr der Fall betrachtet, bei dem der B-Puffer zum Speichern von Indexfarbbildpunkten verwendet wird. In einem Zyklus können vier Bildpunkte aus dem Speicher 500 der Fig. 9 gelesen werden. Da eine 1 : 1-Korrespondenz zwischen den Bit-Ebenen im Speicher 500 und den Bit-Posi­ tionen vorhanden ist, entspricht das Wort, das in einem Zyklus aus dem Speicher gelesen wird, dem der Fig. 11a. Die Bildpunkte P1′′, P2′′, P3′′, P4′′ sind jedoch nicht aufein­ anderfolgend. Der Graphikprozessor 40 verarbeitet anderer­ seits vier aufeinanderfolgende Indexfarbbildpunkte. Somit werden die Bildpunkte im Datenwort der Fig. 11a durch die Bildpunkteingabe-Swapschaltung zur Verarbeitung durch den Graphikprozessor in die in Fig. 11b dargestellte Reihen­ folge gebracht. In entsprechender Weise erzeugt der Graphikprozessor Worte, die vier aufeinanderfolgende Indexfarbbildpunkte besitzen und das Format der Fig. 11b aufweisen. Wenn jedoch dieses Wort in den B-Puffer einge­ schrieben werden soll, muß die Bildpunktausgabe-Swapschal­ tung die Bildpunkte in das in Fig. 11a gezeigte Format bringen.

Fig. 12 zeigt den Graphikprozessor 40. Der Graphikprozes­ sor 40 umfaßt eine Wirtschnittstelle 401, die über den Systembus 20 an den Wirtcomputer 12 angeschlossen ist (siehe Fig. 1). Der Graphikprozessor 40 kann auch eine herkömmliche Bildschirmsteuereinheit 402, eine Graphikspei­ chersteuereinheit 403 und eine Zeichenmaschine 404 enthal­ ten. Die Zeichenmaschine empfängt Bildpunkte vom Rahmen­ speicher 500 über den lokalen Bus 42 und besitzt eine Bild­ punkteingabe-Swapschaltung 80. Wie vorstehend erwähnt, ändert die Bildpunkteingabe-Swapschaltung 80 für Echtfarb­ bildpunkte die Lage der R-, G- und B-Komponenten in einem aus dem Rahmenspeicher 500 (siehe Fig. 9) ausgelesenen Bildpunkt, so daß die ersten drei Bytes eines Datenwortes die R-, G- und B-Komponenten in dieser Reihenfolge enthal­ ten. Für Indexfarbbildpunkte ändert die Bildpunkteingabe- Swapschaltung 80 vier Indexfarbbildpunkte in einem vom Speicher 500 ausgelesenen Datenwort derart, daß die Indexfarbbildpunkte aufeinanderfolgen.

Die Graphikspeichersteuereinheit 403 gibt Bildpunkte ab, die auf den Rahmenspeicher 500 über den Bus 402 übertragen und in den Rahmenspeicher 500 eingeschrieben werden sollen. Die Graphikspeichersteuereinheit 403 umfaßt eine Bildpunkt­ ausgabe-Swapschaltung 90. Die Bildpunktausgabe-Swapschal­ tung 90 empfängt Echtfarbbildpunkte, deren R-, G- und B- Komponenten in den ersten drei Bytes eines Vier-Byte-Wortes angeordnet sind, und verändert die Lage der R-, G- und B- Komponenten derart, daß der Bildpunkt in eine spezielle Reihe im Speicher 500 eingeschrieben werden kann. Für Indexfarbbildpunkte empfängt die Bildpunktausgabe-Swap­ schaltung 90 vier aufeinanderfolgende Indexfarbbildpunkte in einem Vier-Byte-Wort und verändert die Lage der Indexfarbbildpunkte so, daß sie in einen der drei (R, G oder B) Indexfarbpuffer im Speicher 500 eingeschrieben werden können.

In den Fig. 13a und 13b sind die von der Bildpunktein­ gabe-Swapschaltung an den Echtfarbbildpunkten und Indexfarbbildpunkten durchgeführten Operationen zusammenge­ faßt. Das Steuersignal für eine Operation im Echtfarbbe­ trieb beträgt CMS=1, während es für eine Operation im Indexfarbbetrieb CMS=0 ist. Für den Echtfarbbetrieb (CMS=1) zeigt das Steuersignal A1A0, das aus den untersten zwei Bits der X-Koordinate der Bildpunkte geformt wird, an, aus welcher Reihe im Rahmenspeicher 500 der Bildpunkt ausgele­ sen wird. Die oberste Zeile 120 der Datenworte in Fig. 13a enthält ein von jeder Reihe 0, 1, 2, 3 des Rahmenspeichers 500 ausgelesenes Datenwort. Die Bildpunkte werden entspre­ chend einem speziellen Muster 130, das von A1A0 abhängt, so geswapt, daß Datenworte erzeugt werden, bei denen sich die R-, G- und B-Komponenten immer in den ersten drei Bytes zur Verarbeitung durch den Graphikprozessor befinden, wie in der unteren Zeile 140 der Fig. 13a gezeigt ist.

Für den Indexfarbbetrieb (CMS=0) zeigen die Signale TBS=00, 01, 1x an, welcher der drei Puffer (R, G oder B-Stellen in Fig. 9) verwendet wird. Das Swapping 230 für jeden Fall ist in Fig. 13b gezeigt, wobei die oberste Zeile 220 die aus dem Rahmenspeicher gelesenen Datenworte enthält und die unterste Zeile 240 das gewünschte Format für den Graphik­ prozessor ist.

Die Fig. 14a und 14b fassen die von der Bildpunktaus­ gabe-Swapschaltung an den Echtfarbbildpunkten und Indexbe­ triebsbildpunkten durchgeführten Operationen zusammen. Das Eingangssignal der Bildpunkteausgabeschaltung, das vom Graphikprozessor erzeugt wird, ist in der obersten Zeile 320 der Fig. 14a und 370 der Fig. 14b gezeigt. Die unter­ sten Zeilen 340 und 390 der Fig. 14a und 14b zeigen das Ergebnis des Swapvorganges, so daß die Bildpunkte eine Form besitzen, mit der sie in den Speicher 500 eingeschrieben werden können. Im Falle des Echtfarbbetriebes (CMS=1) zeigt das Steuersignal A1A0 die Reihe an, in die das Wort in der Zeile 340 einzuschreiben ist. Im Falle des Indexbetriebes (CMS=0) zeigt das Steuersignal TBS an, welcher der Drei­ fach-Puffer (R, G oder B) eingeschrieben werden soll.

Fig. 15 zeigt die Bildpunkteingabe-Swapschaltung 80. 32 Bits enthaltende, breite Datenworte, die aus dem Speicher 500 gelesen worden sind, kommen am Bus 801 an. 32 Bits ent­ haltende, breite Datenworte verlassen den Bus 802 zur Ver­ arbeitung im Graphikprozessor. Die Swapping-Operation wird durch vier Multiplexer 803-1, 803-2, 803-3, 803-4 durchge­ führt. Jeder Multiplexer 803-1, 803-2, 803-3 hat vier Acht- Bit-Eingänge 804 zum Empfang von acht Bits aus den 32-Bit- Datenworten am Bus 801. Beispielsweise empfängt der Eingang A von MUX 803-1 die Bits 0-7, der Eingang B von MUX 803-1 die Bits 8-15, der Eingang C von MUX 803-1 die Bits 16-23 und der Eingang D von MUX 803-1 die Bits 24-31. Der MUX 803-4 hat drei Eingänge, d. h. den Eingang A, der die Bits 24-31 empfängt, den Eingang B, der die Bits 0-7 empfängt und den Eingang C, der die Bits 8-15 empfängt. Jeder MUX 803 besitzt einen Ausgang 805. Jeder MUX 803 überträgt auf seinen Ausgang 805 die acht Bits, die an einem seiner Ein­ gänge (A, B, C, D) anstehen. Der Ausgang von MUX 803-1 formt die Bits 0-7 des Ausgangsdatenwortes auf dem Bus 802, der Ausgang von MUX-2 formt die Bits 8-15 des Wortes auf dem Bus 802, der Ausgang von MUX 803-3 formt die Bits 16-23 des Wortes auf dem Bus 802 und der Ausgang von MUX 803-4 formt die Bits 23-31 des Wortes auf dem Bus 802.

Jeder MUX 803 empfängt zwei Steuerbits S0, S1, die steuern, welcher Eingang A, B, C oder D auf den Ausgang übertragen wird. Die Steuerbits S0, S1 werden von der Steuerlogik 810 erzeugt. Die Steuerlogik 810 umfaßt sechs NAND-Glieder 811 und einen Inverter 812. Die Eingangssignale für die Steuer­ logik sind CMS, das die Echtfarb- oder Indexbetriebsart auswählt, A1A0, das die Reihe im Echtfarbbetrieb (siehe Fig. 13a) auswählt, und TBS [0, 1], das den Puffer (R, G oder B) im Indexbetrieb auswählt.

Die in Fig. 16 gezeigte Bildpunktausgabe-Swapschaltung 90 besitzt eine entsprechende Konstruktion. Ein Wort vom Graphikprozessor kommt am 32-Bit-Bus 901 an. Ein 32-Bit- Wort in einem zum Einschreiben in den Rahmenspeicher 500 geeigneten Format (siehe Fig. 9) wird auf den Bus 902 abgegeben. Die Bildpunktausgabe-Swapschaltung umfaßt vier Multiplexer 903-1, 903-1, 903-3, 903-4. Jeder MUX 903 besitzt vier Acht-Bit-Eingänge 804 zur Aufnahme von acht Bits vom 32-Bit-Datenwort am Bus 901. Beispielsweise empfängt der Eingang A des MUX 903-1 die Bits 0-7, der Ein­ gang B von MUX 903-1 die Bits 8-15, der Eingang C die Bits 16-23 und der Eingang D die Bits 24-31. Jeder MUX 903 besitzt einen Ausgang 905. Jeder MUX 903 überträgt die acht Bits, die an einem seiner Eingänge (A, B, C, D) anstehen, auf seinen Ausgang 905. Der Ausgang des MUX 903-1 formt die Bits 0-7 des Ausgangswortes am Bus 902, der Ausgang des MUX 903-2 formt die Bits 8-15 des Wortes am Bus 902, der Aus­ gang des MUX 903-3 formt die Bits 16-23 des Wortes am Bus 902 und der Ausgang des MUX 903-4 formt die Bits 23-31 des Wortes am Bus 902.

Jeder MUX 903 empfängt zwei Steuerbits S0, S1, um zu bestimmen, welcher Eingang A, B, C oder D auf den Ausgang übertragen wird. Die Steuerbits S0, S1 werden durch eine Steuerlogik 910 erzeugt. Die Steuerlogik 910 umfaßt sechs NAND-Glieder 911 und einen Inverter 912. Die Eingangs­ signale zur Steuerlogik 910 sind CMS, das den Echtfarb- oder Indexbetrieb auswählt, A1A0, das die Reihe im Echt­ farbbetrieb auswählt (siehe Fig. 14a), und TBS [0, 1], das den Puffer (R, G oder B) im Indexbetrieb auswählt.

Es wird somit eine Anzeigespeicherkonstruktion vorgeschla­ gen, die Indexbildpunkte in einer Echtfarbumgebung mit einer hohen Geschwindigkeit und einem hohen Wirkungsgrad verarbeitet. Es versteht sich, daß die vorstehend beschrie­ benen Ausführungsformen der Erfindung lediglich beispiel­ haft sind. Zahlreiche alternative Ausführungsformen können vom Fachmann konzipiert werden, ohne den Inhalt und Umfang der nachfolgenden Patenansprüche zu verlassen.

Claims (11)

1. Anzeigespeicherkonstruktion, gekennzeichnet durch
einen Graphikprozessor (40),
einen Rahmenspeicher (50), der eine Vielzahl von Reihen umfaßt, die jeweils in einer Vielzahl von Bit- Ebenen organisiert sind, der in der Lage ist, eine Vielzahl von Komponenten von Echtfarbbildpunkten in unterschiedlichen Gruppen von Bit-Ebenen in unter­ schiedlichen Reihen zu speichern, und der aufeinander­ folgende Indexbetriebsbildpunkte in unterschiedlichen Gruppen von Bit-Ebenen in unterschiedlichen Reihen derart speichern kann, daß ein gleichzeitiger Zugriff zum Einschreiben und Auslesen auf eine Vielzahl von Indexbetriebsbildpunkten möglich ist, und
eine Bildpunktaustauschschaltung, die dem Graphik­ prozessor (40) zugeordnet ist, um die Reihenfolge der Komponenten der Echtfarbbildpunkte und die Reihenfolge einer Vielzahl von Indexbetriebsbildpunkten zu vertau­ schen, wenn die Reihenfolge der Echtfarbbildpunkt­ komponenten und die Reihenfolge der Indexbetriebsbild­ punkte im Speicher (50) sich von der Reihenfolge unterscheidet, in der die Komponenten der Echtfarb­ bildpunkte und der Indexbetriebsbildpunkte vom Graphikprozessor (40) verarbeitet werden.

2. Speicherkonstruktion nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Rahmenspeicher (50) eine Vielzahl von Puffern für Indexbetriebsbildpunkte aufweist, die jeweils Stellen im Speicher (50) umfassen, die zum Speichern von einer der Komponenten der Echtfarbbild­ punkte verwendet werden.

3. Speicherkonstruktion nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Komponenten der Echtfarbbildpunkte R, G und B sind und daß drei Puffer für Indexbetriebs­ bildpunkte vorgesehen sind.

4. Speicherkonstruktion nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Bild­ punktaustauschschaltung eine Bildpunkteingabe-Aus­ tauschschaltung (80) zum Empfangen von Datenworten, die die Komponenten von aus speziellen Reihen des Speichers (50) ausgelesenen Echtfarbbildpunkten ent­ halten, und von Datenworten, die eine Vielzahl von Indexbetriebsbildpunkten enthalten, die gleichzeitig aus dem Speicher (50) ausgelesen wurden, und zum Neuanordnen der Komponenten und der Indexbetriebsbild­ punkte in den Datenworten in einem Format, das zur Verarbeitung durch den Graphikprozessor (40) geeignet ist, aufweist.

5. Speicherkonstruktion nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Bildpunkteingabe-Austauschschaltung (80) umfaßt:
einen Eingangsbus (801) zum Empfangen der Datenworte, die die aus dem Speicher (50) ausgelesenen Komponenten und Indexbetriebsbildpunkte enthalten,
einen Ausgangsbus (802) zur Übertragung der Datenworte im neuangeordneten Format, das zur Verarbeitung durch den Graphikprozessor (40) geeignet ist,
Multiplexereinrichtungen (803-1 bis 803-4), die zwischen dem Eingangs- und Ausgangsbus (801, 802) angeordnet sind, und
eine Steuerlogik (810) zum Steuern der Multiplexerein­ richtungen.

6. Speicherkonstruktion nach Anspruch 5, dadurch gekenn­ zeichnet, daß die Steuerlogik (810) empfängt:
ein erstes Steuersignal zum Unterscheiden zwischen Echtfarb- und Indexbetriebsbildpunkten,
ein zweites Steuersignal zum Identifizieren einer speziellen Reihe für einen Echtfarbbildpunkt und
ein drittes Steuersignal zum Identifizieren eines speziellen Puffers für eine Gruppe von Indexbetriebs­ bildpunkten.

7. Speicherkonstruktion nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Bildpunktaustausch­ schaltung des weiteren umfaßt:
eine Bildpunktausgabe-Austauschschaltung (90) zum Empfangen von Datenworten, die die Komponenten der Echtfarbbildpunkte in einer vorgegebenen Reihenfolge enthalten, und von Datenworten, die eine Vielzahl von Indexbetriebsbildpunkten in einer vorgegebenen Reihen­ folge enthalten, und zum Neuanordnen der empfangenen Datenworte in ein Format, das zum Einschreiben der Echtfarbbildpunkte in spezielle Reihen im Speicher (50) und zum Einschreiben der Indexbetriebsbildpunkte in spezielle Puffer im Speicher (50) geeignet ist.

8. Speicherkonstruktion nach Anspruch 7, dadurch gekenn­ zeichnet, daß die Bildpunktausgabe-Austauschschaltung (90) umfaßt:
einen Eingangsbus (901) zum Empfangen der Datenworte,
einen Ausgangsbus (902) zum Übertragen der Datenworte im neuangeordneten Format, das zum Einschreiben in den Speicher (50) geeignet ist,
Multiplexereinrichtungen (903-1 bis 903-4), die zwischen dem Eingangs- und Ausgangsbus (901, 902) angeordnet sind, und
eine Steuerlogik (910) zum Steuern der Multiplexerein­ richtungen.

9. Speicherkonstruktion nach Anspruch 8, dadurch gekenn­ zeichnet, daß die Steuerlogik (910) empfängt:
ein erstes Steuersignal zum Unterscheiden zwischen Echtfarb- und Indexbetriebsbildpunkten,
ein zweites Steuersignal zum Identifizieren einer speziellen Reihe für einen Echtfarbbildpunkt und
ein drittes Steuersignal zum Identifizieren eines speziellen Puffers für eine Gruppe von Indexbetriebs­ bildpunkten.

10. Speicherkonstruktion nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Graphik­ prozessor (40) umfaßt:
eine Wirtschnittstelle (401) in Verbindung mit einem Wirtcomputer (12),
eine Bildschirmsteuereinheit (402), die an die Wirt­ schnittstelle (401) angeschlossen ist,
eine Graphikspeichersteuereinheit (403) zum Übertragen von Bildpunkten auf den Rahmenspeicher (50) und eine Zeichenmaschine (404) zum Empfangen von Bildpunk­ ten vom Rahmenspeicher (50),
wobei die Bildpunktausgabe-Austauschschaltung (90) an die Graphikspeichersteuereinheit (403) angeschlossen ist und
die Bildpunkteingabe-Austauschschaltung (80) an die Zeichenmaschine (404) angeschlossen ist.

11. Speicherkonstruktion nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Rahmen­ speicher (50) eine Vielzahl von VRAMs umfaßt.