DE4417115C1 - Schaltungsanordnung zur Messung des Jitters in einem System, das serielle Daten hoher Bitrate, insbesondere digitale Fernsehsignale über ein Koaxialkabel überträgt - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Für die serielle Übertragung digitaler Fernsehsignale, die entweder in Komponenten­ codierung entsprechend der CCIR-Empfehlung 601 oder in geschlossener Codierung, beispielsweise als digitalisiertes PAL-Signal, vorliegen können, wurde mit der CCIR-Empfehlung 656 neben einer parallelen Digitalschnittstelle mit der Taktfrequenz 27 MHz auch eine serielle Schnittstelle definiert, die bei 8-Bit-Auflösung (10-Bit in Vorbereitung) eines CCIR-601-Signales mit einer Taktfrequenz von 270 Mbit/s arbeitet. Als noch höhere Datenrate sind auch 360 Mbit/s vorgesehen, z. B. für die Übertragung von Signalen mit 18 MHz Abtastrate (16 zu 9 Breitbildformat).

Neben dem digitalen Videosignal kann dieses System auch mehrere digitale Tonsignale und diverse Hilfsdatensignale über ein Koaxialkabel übertragen. Chipsätze mehrerer Hersteller sind verfügbar und im Einsatz, welche die sendeseitige Serialisierung und die Anpassung an das Kabel vornehmen bzw. empfangsseitig die Regenerierung des durch das Kabel gedämpften, sehr hochfrequenten Signals sowie eine Taktrückgewinnung und die Parallelisierung gewährleisten. Die vorliegende Erfindung bezieht sich auf die Jittermessung an einem seriellen Datensignal dieser Art und an der Taktrückgewin­ nungsschaltung einer zugehörigen Empfangseinrichtung.

Einer der am meisten kritischen Parameter eines solchen Übertragungssystems ist der Jitter. Die zuvor zitierte CCIR-Empfehlung toleriert als Jitter 10% der Taktperiode, bei einem 270 MHz-Takt sind dies ±0.37 ns.

Eine Schaltungsanordnung zur Jittermessung an einem solchen System ist bekannt und zwar aus einer Druckschrift der französischen Firma AAVS "How is serial jitter measured by the S 310", worin auf eine noch nicht veröffentlichte französi­ sche Patentanmeldung N 94-01931, 22 Fevrier 1994, Bezug genommen ist.

Bei dem dort beschriebenen Jittermeßverfahren wird einem handelsüblichen Parallelisierer-Baustein das 27 MHz-Paralleltaktsignal und das kabelentzerrte serielle 270 Mbit/s-Datensignal entnommen, mit einer Logikschaltung wird etwa jede 180te Taktperiode des Datensignals ausgefenstert und ein breitenmodulierter Impuls gewonnen, dessen Breite dem Jitter entspricht. Hieraus wird über A/D-Wandlung in einem Mikroprozessor ein numerischer Meßwert abgeleitet.

Bezug bei der Jittermessung des seriellen Signals ist bei diesem Verfahren stets der parallele 27 MHz-Takt und auch hiervon nicht jede Taktperiode, sondern nur etwa jede 18te. Insbesondere bei kohärentem, also nicht zufallsverteiltem Jitter können bei diesem Verfahren Jitterkomponenten unerfaßt bleiben. Desweiteren führt das Verfahren zu einem einzigen Meßwert, dessen Zustandekommen hinsichtlich der ggf. unterschiedlichen spektralen Jitterkomponenten sich nicht weiter analysieren läßt, was eine Erforschung der jeweiligen Ursachen unmöglich macht.

Es ist ferner aus der EP 0 575 058 A1 eine Schaltungsanordnung zur Korrektur des Jitters in einem digitalen System bekannt.

Aufgabe der vorliegenden Erfindung ist es demgegenüber, diese Nachteile zu vermeiden und ein Meßverfahren zu ermöglichen, das je nach Größe des vor­ liegenden Jitters eine Wiederholfrequenz der Messung bis hinauf zur seriellen Taktrate (270 MHz) gestattet und dabei ein Signal erzeugt, das den realzeitigen Verlauf des Jitters abbildet und somit für verschiedene Darstellungsvarianten bis hin zur Spektralanalyse tauglich ist. Bei alledem soll die Verfälschung der Meß­ ergebnisse durch Eigenjitter der Meßeinrichtung minimiert werden, indem ein hochstabiler, hochfrequenter Referenztakt aus dem seriellen Eingangssignal erzeugt wird.

Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patent­ anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Schal­ tungsanordung ergeben sich aus den Unteransprüchen 2 bis 4.

Die Erfindung wird anhand der Zeichnungen näher erläutert.

Es zeigt:

Fig. 1 das Blockschaltbild einer Ausführungsform der erfindungsgemäßen Schaltungsanordung,

Fig. 2 deren Erweiterung für die oszilloskopische Augendiagrammdarstellung des Jitters,

Fig. 3 ein von Fig. 2 ausgehendes Anwendungsbeispiel.

Entsprechend Fig. 1 wird das hinsichtlich seines Jitters zu analysierende serielle Eingangssignal von dem automatischen Kabelentzerrer 1 entzerrt und der Taktent­ nahme-PLL-Schaltung 2 zugeführt. Diese breitbandige, in ECL-Technologie arbeitende Taktentnahme-PLL-Schaltung 2 extrahiert aus dem seriellen Datensignal des Entzerrers 1 einen korrespondierenden hochfrequenten Takt, der einem Teiler 3 mit einstellbaren Teilungsverhältnis zugeführt wird, wobei auch das Teilungsverhältnis 1 : 1 möglich ist. Die Teiler 3 und 44 sind über ihre Stelleingänge 441 und 31 hinsichtlich ihres Teilungsverhältnisses verkoppelt. Die Ausgangssignale des Teilers 3 und des Teilers 44 gelangen auf einen Phasendemodulator 41. Der Phasendemodulator 41 (wie übrigens auch der später beschriebene Phasendemodulator 5) arbeitet bei einer bevorzugten Ausführungsform in 800 MHz-ECL-Technologie, weist phasen- und frequenzsensitives Verhalten auf und deckt den Bereich von +Pi bis -Pi ab.

Das Ausgangssignaal 413 des Phasendemodulators gelangt über ein mit Ultra-low-Noise Operationsverstärker aufgebautes und auf unterschiedliche Bandbreiten einstellbares 421 Loop-Filter 42 zum Steuerspannungseingang 431 eines hochpräzisen, spannungsge­ steuerten 270 MHz Quarzoszillators (VCXO). Für andere Bitraten von z. B. 360 Mbit/s wird ein 360 MHz VCXO eingesetzt. Dieses Loop Filter 42 erlaubt die Einstellung extrem tieffrequenter Grenzfrequenzen wie z. B. 2 Hz.

Das 270-MHz-Ausgangstaktsignal 432 des VCXO 43 gelangt auf den Teiler 44 und "schließt" über dessen Ausgang 442, der auf den Phasendemodulator 41 zurückgeführt wird, die PLL-Schaltung 4.

Das von dem automatischen Kabelentzerrer 1 entzerrte ECL-Datensignal wird einem zweiten Phasendemodulator 5 zugeführt. Auch ihm wird der hochstabile Referenztakt des VCXO 43 über einen Zweierteiler 6 am Eingang 52 zugeführt. Der Zweierteiler 6 ist notwendig, um zwei frequenzmäßig gleichwertige Signale (ein 270 Mbit/s Datensig­ nal hat Flankenabstände von 7,4 ns, das mit einem 135 MHz Takt korrespondiert) zur Demodulation an den Eingängen 51 und 52 des Phasendemodulators 5 bereitzustellen. Das Ausgangssignal 53 des Phasendemodulators 5 beinhaltet alle demodulierten Jitter­ frequenzen des seriellen Datensignales 12 im Verhältnis zu dem Referenztakt 432 des VCXO 43 und dessen Loop-Filter-Einstellung.

Je nach vorhandenem Jitter kann bei Jitterfrequenzen, die innerhalb einer Taktperiode liegen, das Teilungsverhältnis 31 und 441 der Teiler 3 als "eins" gewählt werden. Bei Jitter, der eine oder mehrere Taktperioden überschreitet, werden entsprechende Teilungsverhältnisse gewählt, bis der Demodulationsbereich von +Pi bis -Pi wieder erreicht ist.

Das Ausgangssignal 53 kann dann auf einem Spektrumanalysator dargestellt werden, wobei sich alle Jitterfrequenzen als dominante Spektrallinien realzeitig bestimmen lassen. Ebenso kann dieses Signal 53 von einem Oszilloskop oder einem einfachen Spitze-Spitze-Voltmeter ausgewertet werden.

Wenn es darum geht, Jitterursachen zu ergründen, kann unter Umständen auch die Spektralanalyse nicht ausreichen. Möchte man z. B. bei einer Jitterkomponente von 50 Hz feststellen, ob Netzbrumm oder ob die Vertikale-TV-Frequenz ihre Ursache sind, so kann man das Ausgangssignal 53 auch zur Helligkeitssteuerung eines Bildschirms verwenden, dessen Raster mit den Sychroninformationen aus dem gemessenen seriellen Signal synchronisiert wird. Hier stellt sich der Jitter als eine Art Relief dar. Im wesentlichen phasenstarre Jitterkomponenten entsprechen den TV-Ablenkfrequen­ zen, ein netzspannungsbedingtes Jittern würde sich "durchlaufend" darstellen.

Fig. 2 zeigt den Einsatz der Schaltungsanordung zur oszilloskopischen Augendiagram­ messung des Jitters. Hierbei wird in einer Art aktiven Loop-Schleife das von dem automatischen Kabelentzerrer 1 entzerrte Datensignal auf den Y-Eingang 82 eines breitbandigen Oszilloskops 8 gegeben. Als Triggereingang 81 wird der hochstabile Referenztakt des VCXO 43 über den folgenden Teiler 44 und dessen Ausgang 442 ver­ wendet. Je nach verwendeten Loop-Filter 42 stellen sich verschiedene Jitterfrequenz­ bänder in den Kreuzungspunkten der Flanken in der Augendiagrammdarstellung auf dem Oszilloskop dar. Mittels verschiedener Loop-Filter-Bandbreiten (TP 2 Hz, 1 kHz oder BP 2 Hz bis 1 kHz etc.) lassen sich diverse Jitterfrequenzen als "Band" in dem seriellen Datensignal messen. Durch die Möglichkeit der Frequenzteilung mit den Teilern 3 und 44 und des damit verbundenen heruntergeteilten Triggersignals ist auch der Einsatz von Oszilloskopen niedrigerer Bandbreite möglich.

Fig. 3 zeigt einen Anwendungsfall von Fig. 2, bei dem über einen Verteilverstärker 9 ein möglichst Jitterarmes serielles Datensignal einmal auf die Schaltungsanordung zur Erzeugung des hochstabilen Triggertaktes gegeben wird und zum anderen auf ein Meß­ objekt, z. B. auf einen Datenempfänger, bestehend aus Equalizer 10 und Reclocker 11 gelangt. Als Trigger 81 für ein Oszilloskop wird wieder der Referenztakt 442 verwendet, wobei als Y-Eingang für das Oszilloskop jedoch nun ein Tastkopf oder z. B. koaxiale Abgriffe verwendet werden. In der zu messenden seriellen Datenempfänger­ schaltung läßt sich nun an verschiedenen Stellen das Augendiagramm bzw. der Jitter messen und somit eine Beurteilung über die Empfängerschaltung hinsichtlich Jitterunterdrückung oder Jittergenerierung abgeben.

Claims (4)

1. Schaltungsanordung zur Messung des Jitters in einem System, das serielle Daten hoher Bitrate, insbesondere digitale Fernsehsignale, über ein Koaxialkabel überträgt, wobei das übertragene Datensignal nach dem Durchlaufen eines automatischen Kabelentzerrers (1) einer Taktentnahme-PLL-Schaltung (2) zugeführt wird, gekennzeichnet durch folgende Merkmale:

• - das Taktausgangssignal (22) der Taktentnahme-PLL-Schaltung (2) wird über einen Teiler (3) mit einstellbaren Teilungsverhältnis (31) einer Taktnachbearbeitungs-PLL-Schaltung (4) zugeführt,
• - die Taktnachbearbeitungs-PLL-Schaltung (4) enthält in ihrer Rückführungs­ schleife zwischen Phasendemodulatorausgang (413) und Steuereingang (431) eines spannungsgesteuerten Oszillators (43) einen Satz wahlweise einstellbarer (421) Bandbegrenzungs-Vierpole (42) und zwischen dem Taktausgang (432) des spannungsgesteuerten Oszillators (43) und einem Rückführungseingang (412) des Phasendemodulators (41) einen zweiten Teiler (44) mit einstellbarem Teilungsverhältnis (441),
• - der erste (3) und der zweite Teiler (44) sind über ihre Stelleingänge (31) und (441) so verkoppelt, daß sie gleiche Teilungsverhältnisse aufweisen, wobei auch die Einstellung eines Teilungsverhältnisses 1 : 1 anwählbar ist,
• - als spannungsgesteuerter Oszillator (43) wird ein VCXO verwendet,
• - dem einen Eingang (52) eines Phasendemodulators (5) wird über einen Zweierteiler (6) der Taktausgang (432) des Oszillators (43) zugeführt, der andere Eingang (51) ist mit dem Ausgang (12) des automatischen Kabelentzerrers (1) verbunden,
• - der Ausgang (53) des Phasendemodulators (5) liefert ein Signal, das den realzeitigen Verlauf des Jitters abbildet und wahlweise einem Spektrumanalysator oder einem Spitze-Spitze-Spannungsmesser oder einem Oszilloskop zugeführt wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für eine Augendiagrammdarstellung mit einem Oszilloskop (8) diesem als Triggersignal (81) das Ausgangssignal (442) des Teilers (44) und als Datensignal (82) das Signal des Ausgangs (12) des automatischen Kabelentzerrers (1) zugeführt wird.

3. Schaltungsanordung nach Anspruch 1, dadurch gekennzeichnet, daß für eine Darstellung am Oszilloskop (8) diesem als Triggersignal (81) das Ausgangssignal (442) des Teilers (44), sowie über einen Tastkopfeingang (82) verschiedene Signale eines Meßobjektes, beispielsweise der Ausgang eines automatischen Kabelentzerrers (10) oder der Takt- oder Datenausgang eines Reclockers (11) zugeführt werden.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal (53) des Phasendemodulators (5) dem Helligkeitssteuereingang eines Fernsehbildschirmes zugeführt wird, dessen Raster mit den im Eingangssignal des automatischen Kabelentzerrers (1) enthaltenen Sychronisationsinformationen synchronisiert ist.