DE4322183A1 - Komparator - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem Komparator nach der Gattung des Hauptanspruchs. Es ist schon ein Komparator aus der DE-A-41 08 709 bekannt. Die daraus bekannte Komparatorschaltung ist für den Differenzempfang von seriell über einen Zweidrahtbus gesendeten digitalen Signalen vorgesehen. Sie ist in Bipolar-Technik aufgebaut. Eine Integration dieser Komparatorschaltung auf einem CMOS-Schnitt­ stellenbaustein, wie z. B. einem CAN-Baustein, ist damit jedoch nur schwer möglich.

Vorteile der Erfindung

Der Komparator mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß er leicht auf einem CMOS-Schnitt­ stellenbaustein integriert werden kann. Weiterhin vorteilhaft ist, daß er nur einen sehr geringen Platzbedarf auf einem CMOS-Chip be­ nötigt. Ebenfalls vorteilhaft ist, daß er statisch querstromfrei ist, so daß der Komparator nur einen sehr geringen aktiven Stromver­ brauch aufweist. Darüber hinaus ist es vorteilhaft, daß mit dem er­ findungsgemäßen Komparator hohe Schaltgeschwindigkeiten zu erzielen sind. Für den Einsatz des erfindungsgemäßen Komparators als Empfangskomparator eines CAN-Schnittstellenbausteins ist der Kom­ parator so ausgelegt, daß er eine Verzögerungszeit von maximal 35 Nanosekunden aufweist. Damit sind dann Abtastraten von bis zu 10 Megabit pro Sekunde möglich. Weiterhin vorteilhaft ist, daß der Kom­ parator universell einsetzbar ist, d. h. daß bei gegebener Eingangs­ spannungsdifferenz die Schaltgeschwindigkeit über den gesamten Gleichtakt-Spannungsbereich (common mode range) konstant ist. Weiterhin vorteilhaft ist, daß der Komparator einen hohen Gleich­ takt-Spannungsbereich von V_SS bis V_CC (V_SS = Massepotential; V_CC = Versorgungspotential) aufweist.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vor­ teilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Komparators möglich. So ist es vorteilhaft, daß der Kom­ parationsvorgang in zwei Phasen abläuft. In der ersten Phase (Schreibphase) werden die komplementären Ausgänge der bistabilen Schaltung mit den Komparatoreingängen verbunden und die bistabile Schaltung des Komparators von der Versorgungsspannung abgetrennt. Dadurch wird erreicht, daß die Potentiale auf den komplementären Ausgängen der bistabilen Schaltung schweben und somit die Kom­ paratoreingänge (CAN-Bus) nicht durch die Ausgänge der bistabilen Schaltung gegengetrieben und somit belastet werden. Außerdem wird dadurch erreicht, daß die Logikbausteine der bistabilen Schaltung keinen Querstrom fließen lassen können. In der zweiten Phase (Lese­ phase) wird die bistabile Schaltung wieder an die Versorgungs­ spannung angekoppelt und die komplementären Ausgänge der bistabilen Schaltung von den Eingängen getrennt. Durch die Anschaltung der Stromversorgung wird erreicht, daß die bistabile Schaltung einen seiner beiden Zustände annimmt. Dabei wird sie denjenigen Zustand annehmen, den ihr die Ladungsdifferenz auf den Parasitär-Kapazitäten der bistabilen Schaltung vorgibt. Nach­ trägliche Signaländerungen an den Eingängen des Komparators können sich nicht mehr auswirken, weil die Komparatoreingänge von den komplementären Ausgängen der bistabilen Schaltung in dieser Phase getrennt sind.

Weiterhin vorteilhaft ist, daß die komplementären Ausgänge der bi­ stabilen Schaltung in der ersten Phase von dem Komparatorausgang getrennt sind und in der zweiten Phase mit dem Komparatorausgang verbunden werden. Dadurch ist sichergestellt, daß die Information an dem Komparatorausgang erst dann zur Verfügung steht, wenn die bi­ stabile Schaltung ihren stabilen Zustand eingenommen hat.

Weiterhin vorteilhaft ist, daß der Komparator elektronische Schal­ ter, insbesondere Transmissionsgatter enthält, die von einer an­ steigenden oder abfallenden Flanke eines Zwei-Phasen-Taktsignals ein- oder ausgeschaltet werden. Die elektronischen Schalter be­ nötigen nur wenig Platz auf dem Chip, lassen sich leicht integrieren und können sehr schnell geschaltet werden.

Ebenfalls vorteilhaft ist, daß der Komparator zwei Auffangspeicher enthält, von denen jeweils einer einen der beiden komplementären Ausgänge der bistabilen Schaltung zugeordnet ist. Das Vorsehen eines Auffangspeichers pro komplementärem Ausgang der bistabilen Schaltung ist aus Symmetriegründen für die Schaltung vorteilhaft. Eine Vor­ zugslage der bistabilen Schaltung kann dadurch weitgehend verhindert werden.

Weiterhin vorteilhaft ist, daß die bistabile Schaltung aus zwei ent­ gegengesetzt parallelgeschalteten Invertern besteht. Der Aufbau der bistabilen Schaltung mit Hilfe von nur zwei Invertern bietet den Vorteil der einfachen Integrierbarkeit und des geringen Flächen­ bedarfs der deutlich kleiner ist als der eines konventionellen ana­ logen CMOS-Komparators.

Zeichnung

Es zeigen

Fig. 1 eine schematische Darstellung der Anschaltung einer Teilnehmerstation an einen seriellen Bus; Fig. 2 die an den Eingängen des Komparators anliegenden Potentiale für die beiden ver­ schiedenen Bitzustände, die über den seriellen Bus übertragen werden; Fig. 3a den prinzipiellen Aufbau einer bistabilen Schal­ tung; Fig. 3b eine grafische Darstellung des Transferverhaltens der bistabilen Schaltung; Fig. 3c eine grafische Darstellung des Schaltverhaltens des erfindungsgemäßen Empfangskomparators für drei verschiedene Arbeitspunkte und Fig. 4 eine schematische Darstellung des Aufbaus des erfindungsgemäßen Empfangskomparators.

Beschreibung

In Fig. 1 bezeichnet die Bezugszahl 17 einen Schnittstellenbau­ stein, der zur Verbindung einer Teilnehmerstation 18 mit einem speziellen seriellen Bus (CAN-Bus) vorgesehen ist. Der serielle Bus ist als Zwei-Draht-Bus mit den beiden Busleitungen 10 und 11 darge­ stellt. An den seriellen Bus sind weitere Teilnehmerstationen ange­ schlossen. Die Teilnehmerstation 18 ist über die Verbindungs­ leitungen 9 und 8 an die beiden Übertragungsleitungen 10, 11 des seriellen Busses angeschlossen. Die Verbindungsleitungen 9 führen zu einem ersten Widerstandsnetzwerk 12, durch das eine Signalanpassung zwischen Teilnehmerstation 18 und dem seriellen Bus bewirkt wird. Zwischen Widerstandsnetzwerk 12 und den TX0-/TX1-Ausgängen des Schnittstellenbausteins 17 bestehen ebenfalls Verbindungsleitungen. In dem Schnittstellenbaustein 17 sind zwei Treiber 14, 15 vorge­ sehen.

Die Treiber 14, 15 sind invers verschaltet. Sie geben komplementäre Signale auf die Busleitungen 10, 11 aus. Von dem Widerstandsnetzwerk 13 gehen zwei Verbindungsleitungen aus. Sie führen auf den RX0 bzw. RX1-Eingang des Schnittstellenbausteins 17. Der Schnittstellenbau­ stein 11 enthält einen Empfangskomparator 16. Von dem RX0-Eingang führt eine Verbindungsleitung zu einem ersten Eingang IN0 des Empfangskomparators 16. Von dem RX1-Eingang führt eine Verbindungs­ leitung zu einem zweiten Eingang IN1 des Empfangskomparators 16. Der Empfangskomparator 16 setzt die über den seriellen Bus ankommenden Signale um. Dies wird nachfolgend näher erläutert.

In Fig. 2 sind die an den Klemmen RX0, RX1 bzw. an den Eingängen IN0, IN1 anliegenden Potentiale V0 und V1 für die beiden ver­ schiedenen Bitzustände, die über den seriellen Bus übertragen werden, dargestellt. Außerdem ist die Potentialdifferenz V1-V0 ein­ gezeichnet. Die Potentialdifferenz V1-V0 beträgt im ersten darge­ stellten Bitzustand +0,3 V im zweiten dargestellten Bitzustand be­ trägt sie -0,3 V. Der Empfangskomparator 16 schaltet bei dem Übergang vom ersten Bitzustand zum zweiten Bitzustand von +5 V auf 0 V und beim Übergang vom zweiten dargestellten Bitzustand auf den dritten darge­ stellten Bitzustand entsprechend von +0 V auf +5 V. Diese Schalt­ signale stehen am Ausgang OUT0 des Empfangskomparators 16 zur Verfügung. Eine nicht näher dargestellte Auswerteschaltung in dem Schnittstellenbaustein 17 erfaßt diese Schaltsignale und repro­ duziert daraus das Bitmuster, das von einer Teilnehmerstation auf den Bus übertragen wurde. Das Bitmuster steht schließlich in einem Empfangsregister des Schnittstellenbausteins 17 zur weiteren Aus­ wertung zur Verfügung.

Im folgenden wird der konkrete Aufbau des Empfangskomparators 16 anhand der Fig. 4 genauer beschrieben. Das wesentliche Element des Empfangskomparators 16 stellt eine bistabile Schaltung bestehend aus zwei entgegengesetzt parallelgeschalteten Invertern 20, 21 dar. Beide Inverter 20, 21 sind einerseits über einen elektronischen Schalter 22 mit der Versorgungsspannung V_CC und andererseits über einen elektronischen Schalter 23 mit der Masse V_SS verbunden. Ein Knoten Q′ der bistabilen Schaltung ist einerseits über einen elektronischen Schalter 24 mit dem Eingang IN0 des Komparators 16 verbunden. Der Knoten Q′ ist andererseits über einen elektronischen Schalter 26 und einen ersten Auffangspeicher 27 (Latch) mit dem Aus­ gang OUT0 des Empfangskomparators 16 verbunden. Ein Knoten Q der bistabilen Schaltung ist einerseits über einen elektronischen Schalter 25 mit dem Eingang IN1 des Empfangskomparators 16 ver­ bunden. Der Knoten Q ist andererseits über einen elektronischen Schalter 28 und einen zweiten Auffangspeicher 29 (Latch) mit dem Ausgang OUT1 des Empfangskomparators 16 verbunden. Die elektroni­ schen Schalter 22, 23, 24, 25 sind als Transmissions-Gatter ausge­ führt. Die Schalter 26 und 28 zu den Auffangspeichern 27, 29 sind unidirektional und somit rückwirkungsfrei (clocked Buffer).

Das hier vorgestellte Komparator-Konzept basiert auf dem Transfer­ verhalten der bistabilen Schaltung, die durch die beiden Inverter 20, 21 dargestellt ist. Dieses Verhalten soll im folgenden anhand der Fig. 3a bis 3c erläutert werden. In Fig. 3a ist die bi­ stabile Schaltung gesondert dargestellt. Sie wird durch die beiden entgegengesetzt parallelgeschalteten Inverter 20, 21 gebildet. In Fig. 3b be­ zeichnet die Bezugszahl 30 die Transferkurve des Inverters 20 und die Bezugszahl 31 die Transferkurve des Inverters 21. Die Punkte P1 und P1′ bezeichnen die beiden stabilen Lagen der bistabilen Schal­ tung. Der Punkt P0 bezeichnet den labilen Punkt der bistabilen Schaltung. Mit der Bezugszahl 32 ist eine Gerade bezeichnet, die vom Ursprung durch den labilen Punkt P0 führt und die beiden stabilen Bereiche voneinander trennt. Diese Gerade wird auch als Separatix bezeichnet. Für die Transferkurve 30 des Inverters 20 ist auf der Abszisse die Eingangsspannung in Volt angegeben und auf der Ordinate die Ausgangsspannung des Inverters 20 aufgetragen. Für die Trans­ ferkurve 31 ist die Eingangsspannung des Inverters 21 auf der Ordinate und die Ausgangsspannung auf der Abszisse dargestellt. Zur Erläuterung des Grundprinzips sei angenommen, daß zwischen dem Knoten Q′ und Q der bistabilen Schaltung während einer Phase (Schreibphase), in der die bistabile Schaltung von der Versorgungs­ spannung getrennt ist eine Spannung von +1 V anliegt. Wird die Schal­ tung dann nach Einschaltung der Versorgungsspannung (Lesephase) sich selbst überlassen, wird der Knoten Q′ in den stabilen Punkt P1 und der Knoten Q in den stabilen Punkt P1′ gelangen. Liegt statt dessen zwischen den Knoten Q′ und Q eine Spannung von -1 V an, so wird der Knoten Q′ in den stabilen Punkt P1′ und der Knoten Q in den stabilen Punkt P1 gelangen. Dieses Transferverhalten wird bei dem hier vorge­ stellten Komparator ausgenutzt. Dabei ist zu beachten, daß sich eine Gleichtaktstörung auf den Komparatoreingängen IN0 und IN1 nicht auf den Zustand auswirkt, der letztlich von der bistabilen Schaltung eingenommen wird. Es kommt nur auf die Potentialdifferenz an.

Zur genaueren Erläuterung dieses Transferverhaltens ist in der Fig. 3c das Schaltverhalten des erfindungsgemäßen Empfangskomparators für drei verschiedene Arbeitspunkte dargestellt. Für alle drei Arbeits­ punkte ist eine Spannungsdifferenz von +50 mV zwischen den Knoten Q und Q′ angenommen. Die Gleichtaktspannung ist im Fall A ca. +5 V, im Fall B ca. +2,5 V und im Fall C ca. +0 V. Wird den Invertern die Spannungsversorgung genommen, so sind die Potentiale der Q- und Q′-Knoten nicht mehr an die Transferkurven gebunden und können in der Schreibphase jede beliebige Spannung annehmen.

Wird die Spannungsversorgung in der Lesephase wieder eingeschaltet, so werden die Potentiale von Q und Q′ auf die Transferkurven zurück­ gezwungen, wobei die Spannungsdifferenz zunächst erhalten bleibt, bis eine Position um P0 erreicht wird. Danach kippen die Potentiale von Q und Q′ nach P1 oder P1′. Die Übergänge sind dabei fließend. Q und Q′ bewegen sich schon von Anfang an nicht nur auf den Punkt P0 sondern auch auf ihren Endpunkt P1 oder P1′ zu. Im Fall B ist schon von Anfang an eine Position um P0 erreicht, so daß die Potentiale der Q- und Q′-Knoten sofort beide ihren stabilen Zuständen P1 und P1′ zustreben.

Die Arbeitsweise des Empfangskomparators 16 wird im folgenden anhand der Fig. 4 näher erläutert. Der Empfangskomparator 16 arbeitet mit einem Zwei-Phasen-Takt. Die Taktsignale Phi1 und Phi2 sind in Fig. 2 dargestellt. Mit der ansteigenden Flanke des Taktsignals Phi1 werden die elektronischen Schalter 22, 23 geöffnet und die Schalter 24, 25 geschlossen. Während der "high"-Phase des Taktsignals Phi1 (Schreibphase) ist damit die bistabile Schaltung von der Stromver­ sorgung abgekoppelt. Die Spannungsversorgung wird abgeschaltet, um die Bindung an die Transferkurven aufzuheben. Zusätzlicher Effekt ist, daß dadurch auch die Belastung der Datenleitungen IN1 und IN0 verkleinert wird. Außerdem ist dadurch erreicht, daß durch die Inverter 20, 21 kein Querstrom fließen kann. Die Analog-Spannung an den Eingängen IN0, IN1 bewirkt eine Aufladung der parasitären Schaltungskapazitäten der bistabilen Schaltung, die durch die beiden Inverter 20, 21 und den zugehörigen Anschluß­ leitungen gebildet wird. Die RC-Konstante dieser bistabilen Schal­ tung ist dabei durch das Schaltungsdesign so gewählt, daß sich die Aufladung in dem zugehörigen Arbeitsbereich innerhalb der Schreib­ phase genau einstellt.

In der zweiten Phase (Lesephase) findet dann folgendes statt: Mit der fallenden Flanke des Taktsignals Phi1 werden die Schalter 22, 23 geschlossen und somit die Stromversorgung für die bistabile Schal­ tung wieder eingeschaltet. Ebenfalls werden die Schalter 24, 25 ge­ öffnet. Somit ist die bistabile Schaltung in dieser Phase von den Eingängen IN1, IN0 abgekoppelt. Die bistabile Schaltung kippt dann nach einigen Ausgleichsvorgängen in den Zustand, der ihm durch die zuvor zugeflossene Ladung und der damit aufgebauten Spannungs­ differenz vorgegeben ist. Damit erreicht sie umso schneller ihren stabilen Zustand, je größer die Eingangsspannungsdifferenz ist. Mit der ansteigenden Flanke des Taktsignals Phi2 werden die Schalter 26, 28 geschlossen. Der stabile Zustand wird dann in die beiden Auf­ fangspeicher 27, 29 übernommen und steht dort zur weiteren Aus­ wertung zur Verfügung. Mit der fallenden Flanke des Taktsignals Phi2 werden die Schalter 26, 28 wieder geöffnet. Ein neuer Abtastvorgang (Komparationsvorgang) kann beginnen. Das Auswerte-Signal steht an beiden Ausgängen OUT0 und OUT1 zur Verfügung. Da beide Ausgänge äquivalente Informationen liefern, wird letztlich nur der Ausgang OUT0 tatsächlich ausgewertet. Das Vorsehen beider Auffangspeicher 27, 29 ist jedoch aus Symmetriegründen für die Schaltung vorteilhaft.

Bei realen bistabilen Schaltungen ergibt sich immer eine gewisse Unsymmetrie durch Parameterstreuung und Fehlanpassungen im Layout. Dadurch besitzt jede bitstabile Schaltung eine Vorzugslage, in die es beim Einschalten der Versorgungsspannung auch ohne Eingangs­ spannungsdifferenz kippt. Diese Unsymmetrie der bistabilen Schaltung wirkt sich in diesem Fall als Komparator-Offset aus, den es zu minimieren gilt. Für die konkrete Anwendung des Komparators als Empfangskomparator für den CAN-Schnittstellenbaustein ist die Schaltung so ausgelegt, daß bei einer Eingangsspannungs­ differenz von 50 mV der Offset nicht größer als 10 mV beträgt. Die Komparatoreigenschaften sind aber noch besser als für diesen An­ wendungsfall erforderlich.

Der erfindungsgemäße Komparator ist vielfach einsetzbar und ab­ wandelbar. Die Schaltung kann überall dort eingesetzt werden, wo eine zeitdiskrete Komparation möglich oder nötig ist. Einsatzgebiete liegen auch dort, wo nur ein Eingangssignal gegen eine feste Schwelle verglichen werden muß. Es können insbesondere andere als die hier vorgestellte bistabile Schaltung verwendet werden. Zum Beispiel indem eine bistabile Schaltung mit anderen logischen Gattern als Invertern aufgebaut wird.

Claims (8)

1. Komparator, insbesondere für den Differenzempfang von über einen seriellen Datenbus gesendeten Daten, mit mindestens zwei Eingängen, wobei der Komparator in Abhängigkeit von der an den mindestens zwei Eingängen anliegenden Spannungsdifferenz mindestens zwei ver­ schiedene Ausgangsspannungen erzeugt, die über mindestens einen Aus­ gang abgreifbar sind, dadurch gekennzeichnet, daß der Komparator eine bistabile Schaltung enthält, daß der Schaltzustand der bi­ stabilen Schaltung von der Spannungsdifferenz an den mindestens zwei Eingängen (IN0, IN1) bestimmt ist, daß der Schaltzustand der bi­ stabilen Schaltung das Komparationsergebnis angibt und daß der Schaltzustand der bistabilen Schaltung über den mindestens einen Ausgang abgreifbar ist.

2. Komparator nach Anspruch 1, dadurch gekennzeichnet, daß der Kom­ parationsvorgang in zwei Phasen abläuft, daß der Komparator (16) Mittel (23, 22) enthält, die die bistabile Schaltung in der ersten Phase von der Versorgungsspannung abtrennen, daß er Mittel (24, 25) enthält, die die komplementären Ausgänge der bistabilen Schaltung in der ersten Phase mit den mindestens zwei Eingängen (IN0, IN1) ver­ binden, daß er Mittel (22, 23) enthält, die die bistabile Schaltung in der zweiten Phase mit der Versorgungsspannung verbinden und daß er Mittel (24, 25) enthält, die die komplementären Ausgänge (Q, Q′) der bistabilen Schaltung in der zweiten Phase von den Eingängen (IN0, IN1) trennen.

3. Komparator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er Mittel (26, 28) enthält, die die komplementären Ausgänge (Q, Q′) der bistabilen Schaltung in der ersten Phase von dem mindestens einen Ausgang (OUT0, OUT1) trennen und daß er Mittel (26, 28) enthält, die die komplementären Ausgänge (Q, Q′) der bistabilen Schaltung in der zweiten Phase mit dem mindestens einen Ausgang (OUT0, OUT1) ver­ binden.

4. Komparator nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Mittel (22, 23, 24, 25, 26, 28) elektronische Schalter, insbe­ sondere Transmissions-Gatter sind, die von einer ansteigenden oder abfallenden Flanke eines Zwei-Phasen-Taktsignals (Phi1, Phi2), welches dem Komparator zugeführt ist, ein- oder ausgeschaltet werden.

5. Komparator nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß er zwei Auffangspeicher (27, 29) enthält, von denen jeweils einer einem der beiden komplementären Ausgänge (Q, Q′) der bistabilen Schaltung zugeordnet ist.

6. Komparator nach Anspruch 5, dadurch gekennzeichnet, daß die elektronischen Schalter (26, 28) unidirektional ausgelegt sind, so daß eine Rückwirkung von den Auffangspeichern (27, 29) zu der bi­ stabilen Schaltung ausgeschlossen ist.

7. Komparator nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Auffangspeicher (27, 29) auf den Arbeitspunkt der bistabilen Schaltung optimiert sind.

8. Komparator nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die bistabile Schaltung aus zwei entgegengesetzt parallel geschalteten Invertern (20, 21) besteht.