DE4316086A1 - Verfahren zur Herstellung eines ISFET mit Rückseitenmembran - Google Patents
Verfahren zur Herstellung eines ISFET mit RückseitenmembranInfo
- Publication number
- DE4316086A1 DE4316086A1 DE19934316086 DE4316086A DE4316086A1 DE 4316086 A1 DE4316086 A1 DE 4316086A1 DE 19934316086 DE19934316086 DE 19934316086 DE 4316086 A DE4316086 A DE 4316086A DE 4316086 A1 DE4316086 A1 DE 4316086A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulator
- isfet
- membrane
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
- G01N27/403—Cells and electrode assemblies
- G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
Description
Grundsätzlich wurde erstmals durch H.H. Vlekkert e.a. [A pH-ISFET and an Integrated pH-Pressure
Sensor With Back-Side Contacts; Sensors & Actuators; 14 (1988) pp. 165-ff.] die strukturelle
Trennung der Ebene für die chemisch empfindliche Membran und der Ebene zur Drain- Sourcekon
taktierung erreicht. Es wurde ein Vorderseitenmembran-ISFET mit Drain-Source-Rückseitenkontakten
entwickelt, die er durch Einsatz der anisotropen Siliciumätztechnik, der konventionellen Diffusions-
und Beschichtungstechnik hergestellt wurden.
A. Griesel entwickelte etwa zeitgleich ein mit v.d. Vlekkert vergleichbares Konzept für die Trennung
von Sensorelektronik- und Membranebene, auch er präparierte Drain- und Sourcekontakte unter
Nutzung der anisotropen Siliciumstrukturierung von der Chiprückseite und separierte so die Vorder
seitenmembran [Sensors and Actuators, 17 (1989) 285-295].
H. Yagi entwickelte 1991 einen Rückseitenmembran (RSM)-ISFET mit Hilfe einer 30 µm dicken p-
Silicium Epitaxieschicht, welche auf einem oxydierten p-Silicium Wafer aufgebaut wurde [H. Yagi
e.a.; Rear-Gate ISFET with a Membrane Locking Structure Using an Ultra High Concentration
Selective Boron Diffuision Technique; Tech. Digest of the 4th. Int. Meet. Chemical Sensors; Tokyo;
13.-17. Sept. 1992; pp. 252-255]. In diese Schichtfolge wird durch konventionelle Technologien
eine konzentrische ISFET-Struktur realisiert, die die Oxidschicht des oxydierten p-Silicium-Wafer zur
Basis der Rückseitenmembran benutzt. Zur Einstellung der gewünschten RSM-Eigenschaften, wird
diese durch KOH-Ätzen freigelegte Oxidschicht mittels Siliciumnitrid-Beschichtung modifiziert.
Kunath u. a. präparieren ISFETs in SIMOX-Silicium-Wafern, die innerhalb einer sogenannten
SIMOX-Implantation eine 500-800 nm tief vergrabene SiO₂ -Isolatorschicht haben [ Kunath, C.; u.
a.; Patent der PhG-IMS-2, eingereicht 1992 in Deutschland]. Der Ausgangszustand des SIMOX-
Siliciums besteht demnach aus einer 500-800 nm dicken einkristallinen Siliciumschicht, die durch
eine etwa 500 nm dicke SiO₂ -Isolatorschicht elektrisch isoliert vom Siliciumeinkristall-Basissubstrat
vorliegt. Der SiO₂-Isolator wird von der Basissubstratseite durch anisotropes Ätzen freigelegt und
bildet nach einer zusätzlichen Beschichtung die ionensensitive Rückseitenmembran, deren Drain-,
Source-und Kanalgebiete in die Vorderseite diffundiert werden.
Sämtliche vorgeschlagenen Verfahren haben den Nachteil, daß die nach dem anisotropen Ätzen
entstehenden sehr dünnen Flächenstrukturen der freitragenden Drain-Source- bzw. Gate-Gebiete durch
anschließende Sputtertechniken oder LPCVD mit dem chemisch empfindlichen Gateisolator beschich
tet werden müssen. Dieser Folgeschritt führt zu hohen Hersteilungsrisiken, die aus der extrem ver
minderten mechanischen Stabilität resultieren.
Aufgabe der Erfindung ist es, durch Verwendung der Implantationstechnik vergrabene und chemisch
empfindliche Membranen, die gleichzeitig Isolatorschicht der ISFET-Struktur sind, ohne zusätzliche
Schichtabscheidungsprozeduren zu erzeugen.
Erfindungsgemäß wird dies dadurch gelöst, daß ein (100)-p-Siliciumeinkristall im Energiebereich von
300 keV bis zu einigen MeV gestaffelt mit N+- und O+-Ionen beschossen und nachfolgend definierten
Temper- und Diffusionsprozessen ausgesetzt wird. Dadurch wird eine Lagedefinition des Stapelisola
tors im Siliciumsubstrat, eine Lage- und Strukturdefinition innerhalb des Isolatorstapels SiO₂-Si
xOxN-Si₂N₃ und die ideale Ausbildung des elektronischen Interfaces zwischen der einkristallinen
(100)-p-Si-Deckschicht und dem Isolatorstapel erreicht. Nach dieser Isolatorvergrabung erfolgt in der
einkristallinen Si-Deckschicht die vollständige ISFET-Präparation. Das Freilegen der chemisch
empfindlichen Membran erfolgt im letzten Schritt durch simultanes anisotropes Ätzen im Full-Wafer-
Prozeß, hierbei wirkt die Si₃N₄-Membranschicht als ideale Ätzstoppschicht, das Bauelement ist sofort
einsetzbar.
Nachfolgend wird die Erfindung an einem Ausführungsbeispiel weiter erläutert. Die Zeichnung zeigt
die Struktur eines erfindungsgemäß hergestellten und in eine Si-Glas-Mikrokapillare integrierten
Rückseitenmembran-ISFETs.
Zu dessen Herstellung wird ein p-Silicium-Wafer der Orientierung (100) in der Reihenfolge
- 1. ¹⁴N⁺-310 keV - 1,2×10¹⁸ At/cm²; Targettemperatur 500°C
- 2. ¹⁶O⁺-250 keV - 1,0×10¹⁸ At/cm²; Targettemperatur 500 °C implantiert.
Im Anschluß an die Implantation erfolgt der Prozeß der Annealtemperung über mindestens zwei
Stunden bei 1300. . .1360°C in Stickstoffatmosphäre. Hierbei wird das ca. 300 nm dicke Decksilici
um (4) ausgeheilt, der 330 nm dicke Stapelisolator SiO₂-SixOyNz-Si₃N₄ (5) synthetisiert und die Inter
faceankopplung an den Einkristall (4) organisiert. Der Prozeß der Isolatorvergrabung erfolgt über das
gesamte Siliciumtarget, sein Abschluß ist Voraussetzung für den Beginn der sich anschließenden
ISFET-Präparation in der Chipvorderseite. Diese Präparation beginnt mit der Verstärkung der
Si-Deckschicht (4) auf 2. . .5 µm durch Si-Epitaxie (3). Die Einbringung der n+-Si-Drain-Source-Gebie
te (2) , der Kanalimplantation im Decksilicium (4) und die Aufbringung der Bondmetallisierungen (1)
erfolgen in konventionellen Technologieschritten. Nach vollständig prozessierter Vorderseite wird
mittels Dispensertechnik ein Epoxidharztropfen (9) zwecks mechanischer Stabilisierung des späteren
Rückseitenmembrangebietes abgesetzt. Am so vorbereiteten Si-Wafer werden dann alle Rückseiten
membrangebiete (5 und 8) mittels anisotropen Ätzens in 30% KOH bei 80°C freigelegt. Daran schließt
sich das Vereinzeln und die Integration des Rückseitenmembran-ISFETs in eine Silicium (6)- Glas (7)-
Mikrokapillare an.
Claims (1)
- Verfahren zur Herstellung eines ISFETs mit Rückseitenmembran, dessen chemisch empfindliche Membranoberfläche von der Chiprückseite, d. h. der den Drain- und Sourcekontakten der ISFET- Struktur gegenüberliegenden Chipseite, freigelegt werden, dadurch gekennzeichnet, daß die Rück seitenmembran als vergrabener Membranstapelisolator durch eine O+- N+- Hochenergiemischimplanta tion mehrere 100 nm tief im p-(100)-Silicium vergraben und danach mehrstündig bei 1300°C in N2-Atmosphäre getempert wird, woran sich ein Strukturierungsvorgang von der Rückseite zur Freilegung der dann sofort chemisch empfindlichen Membran anschließt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934316086 DE4316086A1 (de) | 1993-05-13 | 1993-05-13 | Verfahren zur Herstellung eines ISFET mit Rückseitenmembran |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934316086 DE4316086A1 (de) | 1993-05-13 | 1993-05-13 | Verfahren zur Herstellung eines ISFET mit Rückseitenmembran |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4316086A1 true DE4316086A1 (de) | 1994-11-17 |
Family
ID=6488042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934316086 Withdrawn DE4316086A1 (de) | 1993-05-13 | 1993-05-13 | Verfahren zur Herstellung eines ISFET mit Rückseitenmembran |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4316086A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1348951A1 (de) * | 2002-03-29 | 2003-10-01 | Interuniversitair Micro-Elektronica Centrum | Sensor in Form eines durch Moleküle gesteuerter Feldeffekttransistors mit zwei Gates |
EP1353170A3 (de) * | 2002-03-28 | 2004-02-04 | Interuniversitair Micro-Elektronica Centrum (IMEC) | Sensor in Form eines Feldeffekttransistors |
WO2008068692A1 (en) * | 2006-12-08 | 2008-06-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor sensor device and semiconductor sensor device obtained with such method |
WO2008068719A1 (en) * | 2006-12-08 | 2008-06-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor sensor device and semiconductor sensor device obtained with such method |
-
1993
- 1993-05-13 DE DE19934316086 patent/DE4316086A1/de not_active Withdrawn
Non-Patent Citations (12)
Title |
---|
AHN,J. * |
AHN,W.Ting * |
CHENG,Y.C.: Oxice-Trap- Induced Instability in GIDL of Thermally Nitrided-Oxide N-MOSFET's Under Stress. In: IEEE Electron Device Letters, Vol.13,No.2, Feb.1992, S.77-79 * |
CROSS,Y. * |
et.al.: Study of PECVD Silicon Oxynitri-de Thin Layers as ISFET Sensitive Insulator Sur- face for pH Detection. In: J.Electrochem.Soc., * |
et.al.:Furnace Nitridation of thermal SiO¶2in Pure N¶2¶O Ambient for ULSI MOS Applications. In: IEEE Electron Device Letters,Vol.13,No.2,Feb. 1992, S.117-119 * |
JOSHI, Aniruddha * |
KWON,Dim-Lee. P-Channel MOSFET's with Ultrathin N¶2¶O Gate Oxides. In: IEEE Electron Device Letters, Vol.13,No.2,Feb. 1992, S.111-113 * |
KWONG,Dim-Lee: Excellent Immunity of GIDL to Hot-Electron Stress in Reoxidized Nitrided Gate Oxide MOSFET's. In: IEEE Electron Device Letters, vol.13,No.1,Jan.1992,S.47-49 * |
LAI,Pui T. * |
LO,G.Q * |
MA,Z.J. * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1353170A3 (de) * | 2002-03-28 | 2004-02-04 | Interuniversitair Micro-Elektronica Centrum (IMEC) | Sensor in Form eines Feldeffekttransistors |
EP1348951A1 (de) * | 2002-03-29 | 2003-10-01 | Interuniversitair Micro-Elektronica Centrum | Sensor in Form eines durch Moleküle gesteuerter Feldeffekttransistors mit zwei Gates |
WO2008068692A1 (en) * | 2006-12-08 | 2008-06-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor sensor device and semiconductor sensor device obtained with such method |
WO2008068719A1 (en) * | 2006-12-08 | 2008-06-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor sensor device and semiconductor sensor device obtained with such method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5286671A (en) | Fusion bonding technique for use in fabricating semiconductor devices | |
EP0192488B1 (de) | Halbleitersensor und Verfahren zu seiner Herstellung | |
DE19718370B4 (de) | Verfahren zum Herstellen einer Membran eines Drucksensors oder akustischen Wandlers und akustischer Wandler oder Drucksensor | |
US4505799A (en) | ISFET sensor and method of manufacture | |
DE69627645T2 (de) | Integrierter piezoresistiver Druckwandler und Herstellungsverfahren dazu | |
DE3129558C2 (de) | ||
WO1997019462A2 (de) | Vertikal integriertes halbleiterbauelement und herstellungsverfahren dafür | |
JPS62500414A (ja) | 3−v及び2−6族化合物半導体の被覆 | |
EP0638934A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE3918769C2 (de) | Halbleiterdrucksensor und Verfahren zu seiner Herstellung | |
US4468857A (en) | Method of manufacturing an integrated circuit device | |
WO2000036385A1 (de) | Verfahren zum erzeugen einer mikromechanischen struktur für ein mikro-elektromechanisches element | |
DE4316086A1 (de) | Verfahren zur Herstellung eines ISFET mit Rückseitenmembran | |
WO2002093122A2 (de) | Sensoranordnung, insbesondere mikromechanische sensoranordnung | |
DE19603829A1 (de) | Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium | |
US4088516A (en) | Method of manufacturing a semiconductor device | |
DE10350038A1 (de) | Verfahren zum anodischen Bonden von Wafern und Vorrichtung | |
US4318759A (en) | Retro-etch process for integrated circuits | |
WO1994022006A1 (de) | Halbleiterbauelement insbesondere zur ionendetektion | |
EP0149330A1 (de) | ISFET-Sensor und Verfahren zur Herstellung | |
DE19851055C2 (de) | Verfahren zur Herstellung von monolithisch integrierten Sensoren | |
DE4017265A1 (de) | Mikromechanisches bauelement und verfahren zur herstellung desselben | |
US4040877A (en) | Method of making a transistor device | |
DE19816245A1 (de) | Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement | |
DE102007021991B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |