DE4240851C1 - Demodulator - Google Patents
DemodulatorInfo
- Publication number
- DE4240851C1 DE4240851C1 DE19924240851 DE4240851A DE4240851C1 DE 4240851 C1 DE4240851 C1 DE 4240851C1 DE 19924240851 DE19924240851 DE 19924240851 DE 4240851 A DE4240851 A DE 4240851A DE 4240851 C1 DE4240851 C1 DE 4240851C1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- signals
- comparator
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft einen Demodulator für frequenz
modulierte Signale mit einer Phasenregelschleife.
Bekanntlich werden in Empfängerschaltungen für frequenz
modulierte Signale Phasenregelschleifen (PLL) eingesetzt, um
das empfangene Signal zu demodulieren. Bei der Demodulation
mittels einer PLL wird ein von einer Spannung steuerbarer
Lokal-Oszillator (VCO) über eine entsprechend zu schließende
Phasenregelschleife so nachgestimmt, daß am Ausgang des
Demodulators das entsprechende Demodulations-NF-Signal
anliegt. Derartige PLL-Demodulatoren sind beispielsweise aus
den Fachbüchern "Phaselock Techniqes" von F.M. Gardner,
Verlag Wiley & Sons, 2. Edition, New York, 1979, Seiten 167
bis 176, und "Analoge Modulationsverfahren" von R. Mäusl,
Hüthig-Verlag, Heidelberg, 1988, Seiten 127 bis 130,
bekannt.
Zusätzlich zu den bekannten analogen Modulationsverfahren
ist es ferner bekannt, auch in den Rundfunkempfangsbändern
- insbesondere über Satelliten - digitalmodulierte Signale
zu verteilen und mittels geeigneter Empfänger zu empfangen.
Dazu gehört beispielsweise das quartärphasen-getastete
DQPSK-Signal, das bei der Übertragung von DSR-Signalen zur
Anwendung kommt. Zum Empfang dieser Signalart werden heute
nach dem bekannten Stand der Technik gesonderte Schnitt
stellen zur Verfügung gestellt, mit denen die digital
modulierten Signale aus den Empfangseinheiten separat
herausgeführt werden. Der für die analogen FM-Signale
verwendete Demodulator kommt beim Empfang dieser Signale
nicht zum Einsatz. Für die anschließende Demodulation der
digitalmodulierten Signale werden üblicherweise
Costas-Schleifen, differentielle Demodulatoren oder
Remodulatoren eingesetzt. Aus der GB 2 240 674 A ist ein
Demodulator für 4-phasen-getastete DQPSK-Signale unter
Verwendung einer Costas-Schleife bekannt.
Aus dem Fachbuch "Meinke, Gundlach: Taschenbuch der
Hochfrequenztechnik", vierte Auflage, erschienen im
Springer-Verlag, 1986, Seiten Q42 und Q43, ist ein PLL-FSK-
Demodulator bekannt, bei dem zur Demodulation ein PLL-
Demodulator eingesetzt ist, dem ein Schwellenwert-Komparator
nachgeschaltet ist, der die Nachstimmspannung abtastet und
eine logische "1" oder eine logische "0" erzeugt, je
nachdem, ob die Nachstimmspannung eine obere oder untere
Schwellenwertspannung überschreitet. Die Signale werden in
einem Bitstrom ausgegeben.
Ausgehend von dem bekannten Stand der Technik liegt der
Erfindung die Aufgabe zugrunde, unter Vermeidung von
Redundanzen Demodulatoren für FM- und DQPSK-Signale in einer
Empfängerschaltung vorzusehen, die für die Demodulierung von
FM-Signalen und vier phasengetasteten DQPSK-Signalen
geeignet sind.
Die Aufgabe löst die Erfindung durch die im Anspruch 1
angegebene technische Lehre.
Die Erfindung gibt erstmals an, einen für frequenzmodulierte
Signale bekannten Demodulator mit einer Phasenregelschleife
auch für die Demodulation von zusätzlich empfangbaren
differenzcodierten 4-Phasen-getasteten DQPSK-Signalen zu
verwenden, zu welchem Zweck der Phasenregelschleife eine
Interpretationsschaltungsanordnung zur Interpretation der
DQPSK-Signale nachgeschaltet ist. Für die Demodulation der
zusätzlich empfangbaren differenzcodierten 4-Phasen-
getasteten Signale wird die Eigenschaft der PLL ausgenutzt,
Phasensprünge in Abhängigkeit von dem Eingangssignal im dazu
proportionalen Ausgangssignal zu erzeugen, wobei mittels
nachgeschalteter Interpretationsschaltungsanordnung die
DQPSK-Signale anhand der Absolutwerte der Ausgangsimpulse
der Phasenregelschleife interpretiert werden, in der Weise,
daß eine Auswertung der vierwertigen Ausgangsspannung sowie
der Zuordnung der Phasendifferenz entsprechend dem Gray-Code
vorgenommen wird. Es sind am Ausgang des Demodulators, also
am Ausgang der Interpretationsschaltungsanordnung, über zwei
Ausgänge die rückgewonnenen Bitströme der zwei Kanäle
entsprechend den gesendeten abgreifbar. Die Signale können
sodann den Verarbeitungsstufen zugeführt werden. Im Falle
der Anwendung in Verbindung mit einem DSR-System werden die
digitalen Bitströme an die Signalverarbeitungsstufen für den
Ton angelegt oder im Falle der Datenübertragung den
Datendecodern zur Auswertung und/oder Anzeige zugeführt.
Ein besonderer Vorteil dieses Demodulators liegt darin, daß
keine schaltungstechnischen Redundanzen gegeben sind und der
Demodulator zugleich auch für die Demodulation für
frequenzmodulierte Signale einsetzbar ist. In diesem Fall
werden die FM-demodulierten Signale (NF-Signale) vor der
Interpretationsschaltung abgegriffen. Die
Schaltungsanordnung ist deshalb besonders preisgünstig mit
herkömmlichen Mitteln zu realisieren und stellt eine
wesentlich ökonomischere Lösung dar als Konzeptionen mit
getrennten Demodulatorschaltungen für FM- und DQPSK-Signale.
Außerdem ist kein zusätzlicher Schaltungsaufwand für eine
Differenzdecodierlogik notwendig. Die Decodierung erfolgt
quasi durch den Demodulator selbst.
Vorteilhafte Weiterbildungen, insbesondere bezüglich der
Auslegung der Interpretationsschaltungsanordnung, sind in
den Unteransprüchen im einzelnen angegeben.
Im folgenden erfolgt die Erläuterung der Erfindung anhand
von zwei Blockschaltbildern unter Zugrundelegung
aufgezeichneter Spannungsverläufe an wesentlichen Punkten
der Schaltung. Die Zuordnung der Signale in Fig. 2, [1] bis
[5], findet sich in den Blockschaltbildern an den
entsprechenden Signalausgängen wieder.
Es zeigen:
Fig. 1 Blockschaltung des kombinierten Demodulators,
Fig. 2 Spannungsverläufe und Gray-Code, wie sie mit
Klammerausdrücken markiert sind,
Fig. 3 Schaltung der Komparatorlogik.
Die Darlegungen beziehen sich auf den Fall der DQPSK-
Demodulation. Bei FM arbeitet das System - dargestellt in
Fig. 1 - als herkömmlicher FM-PLL Demodulator, bestehend aus
Amplitudenbegrenzer 1, Phasendiskriminator 2,
spannungsgesteuertem Oszillator (VCO) 3,
Schleifenfilter 4 und einer Auskoppelstufe (AK) 5. Am
Ausgang der Auskoppelstufe 5 kann das Modulationssignal zur
weiteren Video- und/oder Tonsignalverarbeitung abgegriffen
werden.
Die in Fig. 2 gezeigte Kurvenform [1] repräsentiert ein
DQPSK-Signal im Zeitbereich mit allen vier möglichen
Differenzphasenzuständen. Bei DQPSK liegt während der Dauer
einer Dibitzeit Tdibit ein stabiler Zustand der Trägerphase
vor. Entsprechend dem Modulationsinhalt erfolgt nach jedem
Zeitintervall der Länge Tdibit eine Phasenumtastung, d. h.
die Phasenlage des Trägers ändert sich in bezug auf den
vorhergehenden Phasenzustand um 0°, +90°, 180° oder
90°.
Die beim Senden vorgenommene Phasendifferenz-Codierung
ermöglicht, daß beim Demodulieren nur die Auswertung der
relativen Trägerphasenlagen zu erfolgen braucht, um ein
entsprechendes decodiertes Ausgangssignal zu erhalten.
Naturgemäß reagiert eine PLL innerhalb bestimmter, durch
äußere Einflüsse, wie z. B. Rauschen, und inhärente
Kenngrößen wie z. B. Phasendetektorkennlinie, Eigenfrequenz
und Dämpfung bedingte Grenzen, auf Phasensprünge des
Eingangssignals mit proportionalen Impulsen am Ausgang des
Schleifenfilters 4, welche zur Nachregelung des VCO 3
dienen. Der Amplitudenbegrenzer 1 bewirkt aufgrund seiner
nichtlinearen Übertragungsfunktion, daß eine eindeutige
Zuordnung der PLL-Ausgangsimpulse zu den 180°-Phasensprüngen
möglich ist. Ohne den Amplitudenbegrenzer 1 können 180°-
Phasensprünge entweder zu positiven oder negativen
Ausgangsimpulsen mit gleicher Wahrscheinlichkeits
verteilung führen. Außerdem ist der Amplitudenbegrenzer 1
zur Realisierung konstanter Schleifenparameter - auch für
reine FM-PLL-Demodulation - erwünscht. Lediglich die Lage
der VCO-Freilauffrequenz fVCO,Fr im Verhältnis zur
Trägerfrequenz FTr bestimmt, ob die 180°-Phasensprünge
positive oder negative Impulse am PLL-Ausgang hervorrufen.
Es gilt hierbei:
fTr < fVCO,Fr =< negative Impulse,
fTr < fVCO,Fr =< positive Impulse.
fTr < fVCO,Fr =< positive Impulse.
Die Kurvenform [2] in Fig. 2 zeigt die entsprechenden PLL-
Antworten bei einem Eingangssignal gemäß [1] mit der Wahl:
fTr<fVCO,Fr. Die Auswertung der quaternären Signalverläufe
[2] erfolgt mit Hilfe dreier nach Fig. 3 verdrahteter
Analog-Komparatoren. Durch die Wahl der Referenzspannungen
U1. .U3 (vgl. auch Fig. 2) wird die Abhängigkeit der
Ausgangszustände an den Ausgängen A und B (Signale [3] und
[5] und [4]) von den Eingangsvariablen (Signalverläufe [2])
festgelegt. Bei der nach Fig. 3 vorgenommenen Beschaltung
der Komparatoren erfolgt die Zuordnung der bei DQPSK
möglichen Phasendifferenzen ΔΦ; entsprechend des Gray-Codes
(Fig. 2), wenn der Komparator 7 die +90°-, der Komparator 8
die -90°- und 180°- und der Komparator 9 die 180°-
Phasendifferenzen auswertet. Die an den Ausgängen A und B
vorliegenden Bitfolgen entsprechen den beiden sogenannten
Hauptrahmen, welche in einer nachfolgenden Schaltung weiter
verarbeitet werden können (Taktableitung, Fehlerverdeckung
und -korrektur usw.). Eine Differenzdecodierung braucht
- im Gegensatz zur Verwendung einer Costas-Schleife oder
eines Remodulators - nicht vorgenommen zu werden, da bereits
in der PLL die Differenz aufeinanderfolgender
Trägerphasenzustände gebildet wird. Es handelt sich hierbei
also um eine Art des differentiellen Demodulators.
Durch die im allgemeinen unbestimmte Anzahl von Mischstufen
innerhalb des gesamten Übertragungssystems und die zwei
Möglichkeiten: Kehrlage- oder Regellagemischung kann es
infolge von Spektrumsinvertierungen zum Vertauschen der
+90°- und -90°-Phasensprünge kommen. Wird die Möglichkeit
des Vertauschens von A und B vorgesehen, so kann diese
Unbestimmtheit (z. B. durch Auswertung eines Synchronwortes)
eliminiert werden.
Claims (4)
1. Demodulator für frequenzmodulierte (FM) Signale mit einer
Phasenregelschleife (PLL), dadurch gekennzeichnet,
daß die Phasenregelschleife (2, 4, 3) zur kombinierten Demodulation von frequenzmodulierten FM-Signalen und differenzcodierten 4-Phasen-getasteten Signalen (DQPSK- Signale) eingesetzt ist,
daß im Falle des Empfangs von frequenzmodulierten (FM-) Signalen das demodulierte Signal vom Ausgang der Phasenregelschleife (PLL) oder einer nachgeschalteten Auskoppelschaltung (6) abgegriffen ist und
daß im Falle des Empfangs von DQPSK-Signalen das demodulierte Signal einer der PLL nachgeschalteten Interpretationsschaltung (6) zugeführt ist, die eine Komparatorlogik aufweist, die durch Schwellenwertvergleich der den Phasensprüngen des empfangenen DQPSK-Signals proportionalen PLL-Ausgangs spannungen mit Schwellwertspannungen die demodulierten Signale in zwei Bitströme umsetzt.
daß die Phasenregelschleife (2, 4, 3) zur kombinierten Demodulation von frequenzmodulierten FM-Signalen und differenzcodierten 4-Phasen-getasteten Signalen (DQPSK- Signale) eingesetzt ist,
daß im Falle des Empfangs von frequenzmodulierten (FM-) Signalen das demodulierte Signal vom Ausgang der Phasenregelschleife (PLL) oder einer nachgeschalteten Auskoppelschaltung (6) abgegriffen ist und
daß im Falle des Empfangs von DQPSK-Signalen das demodulierte Signal einer der PLL nachgeschalteten Interpretationsschaltung (6) zugeführt ist, die eine Komparatorlogik aufweist, die durch Schwellenwertvergleich der den Phasensprüngen des empfangenen DQPSK-Signals proportionalen PLL-Ausgangs spannungen mit Schwellwertspannungen die demodulierten Signale in zwei Bitströme umsetzt.
2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß
eine erste Komparatorschaltung (7) vorgesehen ist, die
überprüft, ob das Eingangssignal ([2]) einen ersten
Schwellenwert (U1) positiven Potential überschreitet und
in Abhängigkeit hiervon ein Signal abgibt, daß eine
zweite Schwellenwertschaltung (8) vorgesehen ist, die in
Abhängigkeit von zwei Schwellenwerten (U2, U3) negativen
Potentials ermittelt, ob das anliegende Signal innerhalb
des Differenzbereiches der beiden Schwellenwerte (U3 -
U2) liegt und in Abhängigkeit hiervon ein Signal ([4])
abgibt, und daß eine dritte Komparatorschaltung (9)
vorgesehen ist, die in Abhängigkeit von dem zweiten
wertmäßig höheren negativen Schwellenwert (U3) beim
Überschreiten dieses Wertes durch das Eingangssignal
([2]) ein Signal abgibt, und daß die Ausgänge der
ersten und der dritten Komparatoren (7, 9) mit einer
logischen Schaltung, wie UND oder ODER-Schaltung,
verbunden sind, und daß an dem Ausgang der logischen
Schaltung (A) ein erster Bitstrom der demodulierten
Differenzdaten des DQPSK-Signals und vom Ausgang des
zweiten Komparators (8) der zweite Bitstrom (B)
abgreifbar sind.
3. Demodulator nach Anspruch 2, dadurch gekennzeichnet, daß
die Komparatoren Operationsverstärker sind, daß an dem
ersten Komparator das Eingangssignal am positiven Eingang
des Operationsverstärkers und die Referenzspannung am
invertierenden Eingang anliegen, daß beim zweiten
Komparator an dem invertierenden Eingang des
Operationsverstärkers das Eingangssignal und an dessen
positivem Eingang die Referenzspannung anliegen, und daß
am Operationsverstärker des dritten Komparators am
invertierenden Eingang das Eingangssignal und an dessen
positivem Eingang das Referenzsignal anliegen.
4. Demodulator nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß vor dessen Phasenregel
schleife (2, 4, 3) ein Amplitudenbegrenzer (1) in der
Empfängerschaltung vorgesehen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924240851 DE4240851C1 (de) | 1992-12-04 | 1992-12-04 | Demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924240851 DE4240851C1 (de) | 1992-12-04 | 1992-12-04 | Demodulator |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4240851C1 true DE4240851C1 (de) | 1994-01-27 |
Family
ID=6474411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924240851 Expired - Fee Related DE4240851C1 (de) | 1992-12-04 | 1992-12-04 | Demodulator |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4240851C1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0180153A2 (de) * | 1984-10-31 | 1986-05-07 | Siemens Aktiengesellschaft | Digitaler quarzstabiler FM-Diskriminator |
GB2240674A (en) * | 1990-01-26 | 1991-08-07 | Mitsubishi Electric Corp | Demodulator for PI/4 shifted QPSK signal |
-
1992
- 1992-12-04 DE DE19924240851 patent/DE4240851C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0180153A2 (de) * | 1984-10-31 | 1986-05-07 | Siemens Aktiengesellschaft | Digitaler quarzstabiler FM-Diskriminator |
GB2240674A (en) * | 1990-01-26 | 1991-08-07 | Mitsubishi Electric Corp | Demodulator for PI/4 shifted QPSK signal |
Non-Patent Citations (1)
Title |
---|
DE-B.: MEINKE-GUNDLACH: Taschenbuch der Hochfrequenztechnik, 4.Aufl., Springer- Verlag 1986, S.Q38-Q44 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68918857T2 (de) | Digitaler Empfänger mit Unter-Nyquistabtastrate. | |
DE3853782T2 (de) | Vorrichtung und verfahren zur modulierung in quadratur. | |
EP0486554B1 (de) | Verfahren und vorrichtung zum umsetzen digital modulierter empfangssignale aus dem hochfrequenzbereich | |
EP0795982A2 (de) | Struktur eines quadraturmodulierten Signals | |
DE2945563C2 (de) | ||
DE69008498T2 (de) | Amplitudenmodulation-Übertragungssystem mit unterdrücktem Träger, das die Polarität des übertragenen Signals erhält. | |
DE2628581B2 (de) | Schaltung zur wiedergewinnung von taktsignalen mit veraenderlicher frequenz fuer einen digitaldatenempfaenger | |
DE2944235C2 (de) | ||
DE2354718C3 (de) | Demodulationsverfahren für phasenumgetastete Schwingungen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE1298120B (de) | Verfahren und Schaltungsanordnung zur kohaerenten Demodulation synchroner, frequenzmodulierter Duobinaersignale | |
DE4240851C1 (de) | Demodulator | |
DE2715741C2 (de) | Schaltungsanordnung zur Übertragung von stereophonen Signalen | |
DE1270594B (de) | Restseitenband-UEbertragungssystem zum UEbertragen von Datensignalen ueber Fernsprechleitungen | |
EP0499827B1 (de) | Autoradio mit einer Schaltungsanordnung zur Analog/Digital-Wandlung eines Zwischenfrequenzsignals | |
DE3716025A1 (de) | Digitaler demodulator | |
EP0795983A1 (de) | Modulator für OQPSK | |
EP0196722B1 (de) | Fernsehempfänger mit einer Schaltungsanordnung zur Demodulation eines NTSC-codierten Farbsignals | |
DE2532287C2 (de) | Übertragungssystem für unipolare Signale | |
DE2161077C3 (de) | Verfahren zur Übertragung eines breitbandigen Informationssignals | |
DE69209890T2 (de) | MSK-Modulator | |
DE2946701A1 (de) | Schaltungsanordnung zur bitsynchronisation | |
DE1199803B (de) | Empfaenger fuer binaere Datensignale, die als Phasenumkehrungen eines unterdruecktenTraegers erscheinen | |
EP0474710B1 (de) | Verfahren zur analogen übertragung bzw. speicherung einer digitalen information | |
DE1190495B (de) | Schaltungsanordnung zur Demodulation frequenzumgetasteter Telegraphienachrichten | |
DE3424623C2 (de) | PSK-Demodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |