DE4234910A1 - Schaltungsanordnung zur Überwachung eines Prozessors - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Über­ wachung eines Prozessors, welcher zyklische Signale an ein Eingangsregister abgibt, wodurch ein erster Zeitgeber ge­ setzt und in Abhängigkeit davon ein Ausgangssignal erzeugt wird.

Zur Überwachung von Recheneinheiten, insbesondere Mikro­ prozessoren, werden üblicherweise rücksetzbare Zeitgeber, sogenannte Watchdog-Schaltungen eingesetzt. Der Watchdog ist wie ein klassisches retriggerbares Monoflop aufgebaut.

Wird die Monoflop-Zeit groß genug gegenüber dem Zyklustakt des Prozessors gewählt, setzt bei ungestörter Programm­ abarbeitung der Prozessor den Monoflop vor Ablauf der in diesem eingestellten Zeit ständig zurück und die einge­ stellte Zeit beginnt erneut abzulaufen. Am Ausgang erscheint ein statisches Signal.

Ist der Programmablauf des Prozessors gestört, wird der Zeitgeber nicht zurückgesetzt und die eingestellte Zeit läuft ab. Beim Ausbleiben des Taktes wechselt das Ausgangssignal und bleibt in diesem Zustand irreversibel. Das Ausgangssignal kann zum Abschalten der nachgeschal­ teten Endstufen benutzt werden.

Nachteilig bei dieser Schaltungsanordnung ist, daß der für den Abschaltfall entscheidende Watchdog während des Betrie­ bes selbst nicht überprüfbar ist. Somit ist es möglich, daß nach Einschalten des Watchdog dieser ausfällt und damit auch im Fehlerfall ständig den i.O.-Zustand meldet. Um die­ sen Nachteil zu kompensieren, war es bisher notwendig, meh­ rere Sicherheitsebenen in den Elektroniken einzubinden. Dies verringerte zwar die Ausfallwahrscheinlichkeit, loste aber nicht das Kernproblem.

Der Erfindung liegt somit die Aufgabe zugrunde, eine Schal­ tungsanordnung zur Überwachung eines Prozessors zu schaf­ fen, die gleichzeitig die eigene Funktionstüchtigkeit kon­ trolliert.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß Mittel vorhanden sind, die das Ausgangssignal der Schaltungsanord­ nung zur Überwachung des Prozessors auf den Eingang des Zeitgebers eigendynamisch rückkoppeln.

Der Vorteil der Erfindung besteht darin, daß während des normalen Betriebs die gesamte Watchdog-Schaltung sich selbst überwacht und somit ein Ausfall der Überwachungs­ schaltung selbst sofort signalisiert wird.

Vorteilhafterweise steuern der Ausgang des ersten Zeitge­ bers und der negierende Ausgang eines zusätzlichen zweiten Zeitgebers ein Schieberegister an, das die vom Prozessor gelieferten Daten aus dem Eingangsregister entnimmt, dessen Ausgang gemeinsam mit dem Ausgang des ersten Zeitgebers an eine EX-OR-Schaltung führt, durch deren Ausgangssignal die Eingänge des ersten und zweiten Zeitgebers getriggert wer­ den.

Dadurch können zusätzliche Sicherheitsmaßnahmen entfallen, was auf der einen Seite Hardware einspart und auf der ande­ ren Seite die Software vereinfacht.

Der Prozessor selbst hat nur noch die Aufgabe, das Trigger­ wort zyklisch zu senden und darüber hinaus das Wechseln des Ausgangssignals zu überprüfen. Er muß nicht erkennen, ob ein Low- oder High-Zustand vorliegt. Es müssen auch keine Pulsbreiten beobachtet bzw. geprüft werden.

Um die Eigendynamik der Überwachungsschaltung zu gewährlei­ sten, ist die Pulsdauer des ersten Zeitgebers geringfügig größer als die des zweiten Zeitgebers.

Ihre Ausgänge werden dabei vorteilhaft über einen Trigger auf das Schieberegister geführt.

In einer Ausführungsform sind die Zeitgeber als Monoflops ausgebildet. Diese ermöglichen eine schaltungstechnisch besonders einfache Variante der dynamischen Rückkopplung.

Aber auch eine Ausgestaltung der Zeitgeber als digitale Zähler gewährleistet die Funktionsweise der Überwachungs­ schaltung.

Das vom Prozessor an den Watchdog zyklisch gelieferte Trig­ gerwort kann in einem Mixer, welcher zwischen Eingangs- und Schieberegister geschaltet ist, mit einem inversen Datum gemischt werden.

In einer weiteren Ausgestaltung wird das Eingangsregister über eine Zeitfensterschaltung gesteuert, was das Eintragen des Datums durch den Prozessor nur in einem vorgegebenen Zeitraum erlaubt, wodurch Fehlimpulse eleminiert werden.

Durch den Ausgang der EX-OR-Schaltung können Signale an die extern angeschlossenen Baugruppen geliefert werden und diese gegebenenfalls abgeschaltet werden.

Die Erfindung läßt zahlreiche Ausführungsformen zu. Zu ihrer weiteren Verdeutlichung ist eine davon in der Zeich­ nung dargestellt und wird nachfolgend beschrieben.

Die Zeichnung zeigt in

Fig. 1 die erfindungsgemäße Schaltungsanordnung,

Fig. 2 Signalverlauf an den Schaltungselementen.

Wie aus Fig. 1 ersichtlich, liefert der Adress-Datenbus des Prozessors dem Watchdog-Register 1, welcher mit der Watch­ dog-Steuerung 8 verbunden ist, Daten.

Das Watchdog-Register 1 ist über einen Mixer 2 mit einem Schieberegister 3 verbunden, dessen Ausgang B wiederum auf eine EX-OR-Schaltung 4 führt. Der Ausgang A dieser EX-OR- Schaltung 4, der gleichzeitig den Ausgang der Überwachungs­ schaltung darstellt, führt auf die Eingänge der beiden Monoflops 6 und 7, deren Ausgänge C und D über einen Trig­ ger 5 am Schieberegister 3 anliegen. Der Ausgang C des Monoflops 6 ist außerdem mit dem Eingang der EX-OR-Schal­ tung 4 verbunden.

Das dynamische Verhalten der erfindungsgemäßen Schaltungs­ anordnung wird mit Hilfe Fig. 2 beschrieben.

Dabei bedeuten,
A - Ausgang der EX-OR-Schaltung,
B - Ausgang des Schieberegisters,
C - Ausgang des ersten Monoflops,
D - Ausgang des zweiten Monoflops.

Während eines bestimmten vordefinierten Zeitraumes muß ein bestimmtes Triggerwort, z. B. "1111", vom Prozessor in das Watchdog-Register 1 geschrieben werden. Das nur in einem bestimmten Zeitfenster erlaubte Eintragen eines Datums in das Watchdog-Register 1 wird dabei durch die Watchdog- Steuerung 8 überwacht.

Dieses Datum wild in einem Mixer 2 mit einem inversen Datum "0000" so gemischt, daß ein neues Datum "01010101" ent­ steht. Dieses neue Datum wird in das Schieberegister 3 geladen.

In dem hier aufgezeigten Beispiel muß zum Zeitpunkt 0, d. h. zu Beginn des Ablaufes eine "1" am Schieberegister-Aus­ gang B anliegen.

Mit dem Ende des System-Resets erfolgt zum Zeitpunkt 1 eine Low-High-Flanke als Triggerimpuls an den Eingängen der Monoflops 6 und 7. Der Ausgang C des ersten Monoflops 6 schaltet von Low nach High, während der negierende Ausgang D des zweiten Monoflops 7 von High nach Low schaltet. Der Trigger 5 schaltet immer dann, wenn eine positive Flanke entweder vom ersten Monoflop 6 oder vom zweiten Monoflop 7 erfolgt. Mit dem Schalten des Triggers 5 durch die Low- High-Flanke des Monoflops 6 wird das Schieberegister 3 um eine Zelle verschoben und eine "0" erscheint zum Zeitpunkt 2 am Eingang der EX-OR-Schaltung 4. Das High-Signal des Monoflops 6 am Ausgang C und die "0" am Ausgang B erzwingt eine "1" am Ausgang A der EX-OR-Schaltung 4.

Sobald zum Zeitpunkt 3 der Puls des zweiten Monoflops 7 abgelaufen ist, wird das Schieberegister 3 um eine weitere Zelle verschoben. Damit liegt an beiden Eingängen der EX- OR-Schaltung 4 eine "1" an und der Ausgang A wechselt von "1" auf "0".

Zum Zeitpunkt 4 ist das erste Monoflop 6 abgelaufen. Der Ausgang A der EX-OR-Schaltung 4 wechselt und erzeugt somit das Triggersignal für die beiden Monoflops 6 und 7 zum Zeitpunkt 5. Der eben beschriebene Vorgang beginnt von neuem.

Für die am Ausgang A der EX-OR-Schaltung 4 angeschlossenen Schaltungen ergibt sich ein kurzer Low-Impuls in den Zeiträumen 3 . . .5 bzw. 6 . . . 8. Dieser muß so bemessen sein, daß einerseits der Prozessor in der Lage ist diesen Puls zu erkennen und andererseits die angeschlossene Schaltung noch nicht in ihrer Funktion beeinträchtigt wird.

Die Dauer des Low-Impulses ergibt sich aus der Differenz der beiden Monoflop-Zeiten. Zum besseren Verständnis der logischen Zusammenhänge ist der Low-Puls am Ausgang C des ersten Monoflops 6 (Zeitspanne 4 . . . 5 bzw. 7 . . . 8) in Fig. 2 nicht maßstäblich dargestellt. In der Praxis ergibt sich dieser Puls allein aus der Gatterdurchlaufzeit der EX-OR- Schaltung 4 und des ersten Monoflops 6 und beträgt weniger als 50 ns.

Bei dem erläuterten Beispiel muß die Pulsdauer des ersten Monoflops 6 größer gewählt werden als die Pulslänge des zweiten Monoflops 7. Der Zeitunterschied liegt zwischen 100 bis 150 ns.

Claims (9)

1. Schaltungsanordnung zur Überwachung eines Prozessors, welcher zyklische Signale an ein Eingangsregister abgibt, wodurch ein Zeitgeber gesetzt und in Abhängigkeit davon ein Ausgangssignal erzeugt wird, dadurch gekennzeichnet, daß Mittel (3, 4, 5, 7) vorhanden sind, die das Ausgangssignal (A) auf den Eingang des Zeitgebers (6) eigendynamisch rück­ koppeln und somit einen Ausfall der Überwachungsschaltung sofort signalisieren.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Ausgang des ersten Zeitgebers (6) und der negierende Ausgang eines zweiten Zeitgebers (7) ein Schieberegister (3) steuern, das die Daten aus dem Eingangsregister (1) entnimmt und dessen Ausgang gemeinsam mit dem Ausgang des ersten Zeitgebers (6) an eine EX-OR- Schaltung (4) führen, durch dessen Ausgangssignal die Ein­ gänge des ersten (6) und des zweiten (7) Zeitgebers getrig­ gert werden.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Pulsdauer des ersten Zeitgebers (6) geringfügig größer ist als die des zweiten Zeitgebers (7).

4. Schaltungsanordnung nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Ausgänge des ersten und des zweiten Zeit­ gebers (6, 7) über einen Trigger (5) auf das Schieberegi­ ster (3) führen.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Zeitgeber (6, 7) Monoflops sind.

6. Schaltungsanordnung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Zeitgeber (6, 7) digitale Zähler sind.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen Eingangs- (1) und Schieberegister (3) ein Mixer (2) geschaltet ist.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Eingangsregister (1) über eine Zeitfensterschaltung (8) gesteuert wird.

9. Schaltungsanordnung nach Anspruch 2, dadurch gekenn­ zeichnet, daß der Ausgang (A) der EX-OR-Schaltung (4) das Signal für die extern angeschlossenen Baugruppen liefert.