DE4234777A1 - Verfahren zur naßchemischen Strukturierung von Gate-Elektroden - Google Patents

Verfahren zur naßchemischen Strukturierung von Gate-Elektroden

Info

Publication number
DE4234777A1
DE4234777A1 DE19924234777 DE4234777A DE4234777A1 DE 4234777 A1 DE4234777 A1 DE 4234777A1 DE 19924234777 DE19924234777 DE 19924234777 DE 4234777 A DE4234777 A DE 4234777A DE 4234777 A1 DE4234777 A1 DE 4234777A1
Authority
DE
Germany
Prior art keywords
gate
gate electrode
metal layer
layer
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924234777
Other languages
English (en)
Inventor
Ulf Dr Ing Koenig
Friedrich Dr Rer Na Schaeffler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE19924234777 priority Critical patent/DE4234777A1/de
Publication of DE4234777A1 publication Critical patent/DE4234777A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Gate-Elektroden- Herstellung, das Verwendung findet bei der Herstellung von Schottky-Gate und MIS (Metall Insulator Semiconductor)- Gate-Elektroden für entsprechende Feldeffekttransistoren.
Aus den Veröffentlichungen von P.C. Chao et al. in IEEE, EDL-3, Nr. 1 (1982), S. 24 sowie EDL-4, Nr. 4 (1983), S. 112 sind photolithographische Verfahren zur Herstellung von Schottky-Gate-Feldeffekttransistoren bekannt. Die T- förmigen Gate-Elektroden bestehen aus Aluminium. Die Gate- Elektroden werden durch Winkelbedampfung mit Metall herge­ stellt.
Des weiteren ist es bekannt Gate-Elektroden mit Hilfe der Elektronenstrahllithographie herzustellen (Lit.: ?).
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von sub-µm Gate-Elektroden anzugeben, mit denen Feldeffekttransistoren mit einer großen Steilheit technisch einfach und kostengünstig herstellbar sind.
Die Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteran­ sprüchen zu entnehmen.
Die Erfindung hat den Vorteil, daß photolithographische Verfahren zur Gate-Herstellung verwendet werden können und eine Reduzierung der Gate-Länge nachträglich durch ent­ sprechende Ätzverfahren durchgeführt wird. Durch die ge­ ringe Gate-Länge wird die Steilheit des Transistors er­ höht.
Die Erfindung wird nachfolgend anhand eines Ausführungs­ beispiels näher erläutert unter Bezugnahme auf eine sche­ matische Zeichnung.
Mit photolithographischen Verfahren wird auf der Transi­ storoberfläche 1 z. B. ein Schottky-Gate hergestellt. Gemäß Fig. 1 besteht das Gate z. B. aus zwei Metallschichten 2, 3, z. B. aus Ti und Au. Die erste Metallschicht 2 aus Ti besitzt eine Schichtdicke von ca. 50 bis 150 nm, die zweite Metallschicht 3 aus Au weist eine Schichtdicke von ca. 100 bis 200 nm auf. Die Gate-Länge beträgt ca. 1,4 µm. Durch eine anschließende naßchemische Behandlung mit einer Lösung, die lediglich die erste Metallschicht 2 angreift, wird die zweite Metallschicht 3 derart unterätzt, daß die Gate-Länge auf etwa 0,5 bis 0,8 µm reduziert wird. Ge­ eignete Ätzlösungen sind z. B. HF-haltige Lösungen, etwa eine gepufferte HF-Lösung oder eine 5% HF-Lösung, aber auch stärker konzentrierte HF-Lösungen. Die Lösung muß so gewählt werden, daß sowohl die zweite Metallschicht als auch das Halbleitermaterial des Transistors nicht oder nur sehr gering angegriffen wird.
Durch die naßchemische Behandlung erhält man ein T-förmi­ ges Gate, das auch als Maske für die Herstellung von Implantationszonen 4 in der Halbleiterschichtenfolge des Transistors und zur Herstellung der Source- und Drain-Kon­ takte 5 verwendet werden kann (Fig. 1).
Der Überhang der zweiten Metallschicht kann jedoch auch entfernt werden, z. B. durch mechanische Behandlung (z. B. Ultraschall). Es kann aber auch eine nichtmetallische, ätzresistente Schicht, z. B. Si3N4, als zweite Schicht 3 verwendet werden. Si3N4 hat den Vorteil, daß HF-haltige Lösungen dieses Material kaum angreifen. Die amorphe Si3N4-Schicht kann nach dem seitlichen Ätzen der Metall­ schicht 2 wieder entfernt werden.
Die Erfindung ist jedoch nicht auf die Herstellung von Schottky-Gate beschränkt, sondern kann auch bei der Her­ stellung von MIS-Gate angewendet werden. Zur Herstellung eines MIS-Gate wird zwischen erster Metallschicht 2 und der Bauelementschichtenfolge 1 eine isolierende Schicht 6 z. B. eine etwa 10 nm bis 30 nm dünne Si3N4-Schicht, auf der Transistoroberfläche 1 aufgebracht (Fig. 1). Anschließend wird mit dem erfindungsgemäßen Verfahren eine T-förmige Gate-Elektrode hergestellt. Die Gate-Elektrode wird als Maske verwendet, um im Source- und Drainbereich die Si3N4- Schicht zu entfernen, vorzugsweise mit Trockenätzverfah­ ren, z. B. RIE, und dann durch geeignete Metallisierungsver­ fahren die Kontakte 5 für den Transistor herzustellen.

Claims (5)

1. Verfahren zur Herstellung von Gate-Elektroden, dadurch gekennzeichnet, daß mit photolithographischen Verfahren eine Gate-Elektrode eines Feldeffekttransistors bestehend aus einer erstem Metallschicht und einer zweiten ätzresi­ stenten Schicht hergestellt wird, und daß die erste Me­ tallschicht anschließend derart geätzt wird, daß eine T- förmige Gate-Elektrode mit geringer Gate-Länge gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Schottky-Gate hergestellt wird bestehend aus einer er­ sten Metallschicht aus Ti und einer zweiten Schicht aus Au mit einer Gate-Länge von mehr als 1 µm, und daß die erste Metallschicht mit einer HF-haltigen Lösung geätzt wird, derart, daß die zweite Metallschicht unterätzt wird und die Gate-Länge auf weniger als 1 µm reduziert wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die zweite Schicht aus Si3N4 herge­ stellt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß ein MIS-Gate hergestellt wird, bei dem zwischen der ersten Metallschicht und der Halblei­ terschichtenfolge des Transistors eine dünne isolierende Schicht eingebracht wird, und daß anschließend die erste Metallschicht derart geätzt wird, daß ein T-förmiges MIS- Gate gebildet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß das T-förmige Gate als Maske für die Herstellung der Source- und Drain-Kontakte verwendet wird.
DE19924234777 1992-10-15 1992-10-15 Verfahren zur naßchemischen Strukturierung von Gate-Elektroden Withdrawn DE4234777A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924234777 DE4234777A1 (de) 1992-10-15 1992-10-15 Verfahren zur naßchemischen Strukturierung von Gate-Elektroden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924234777 DE4234777A1 (de) 1992-10-15 1992-10-15 Verfahren zur naßchemischen Strukturierung von Gate-Elektroden

Publications (1)

Publication Number Publication Date
DE4234777A1 true DE4234777A1 (de) 1994-04-21

Family

ID=6470535

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924234777 Withdrawn DE4234777A1 (de) 1992-10-15 1992-10-15 Verfahren zur naßchemischen Strukturierung von Gate-Elektroden

Country Status (1)

Country Link
DE (1) DE4234777A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058A1 (de) * 1995-12-21 1997-06-26 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
DE10114778A1 (de) * 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
et.al.: InGaAs/InP Junction Field-EffectTransistors with High Transconductance Made Using Metal Organic Vapor Phase Expitexy. In: IEEE Elec-tronDevice Letters, Vol. EDL-6, No.12,Dec.1983, S.626-627 *
et.al.: Narrow Recess HEMT Technology. In: J.Electrochem.Soc.SOLID-STATESCIENCE AND TECHNOLOGY, Oct.1987, S.2613-2616 *
et.al.: Very high transconductance InGaAs/InP junction field-effect transistor with submicrometer gate. In: Appl.Phys.Lett.50 (9), 2. March 1987, S.515-536 *
RAULIN,J.Y. *
WAKE, D. *
WU, C.J. *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058A1 (de) * 1995-12-21 1997-06-26 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US6171937B1 (en) 1995-12-21 2001-01-09 Siemens Aktiengesellschaft Process for producing an MOS transistor
DE10114778A1 (de) * 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge
US6835612B2 (en) 2001-03-26 2004-12-28 Infineon Technologies Ag Method for fabricating a MOSFET having a very small channel length

Similar Documents

Publication Publication Date Title
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE69108938T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einer LDD-Struktur.
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE19935825A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung
DE1961634A1 (de) Verfahren zur Herstellung eines Misfet
DE69729346T2 (de) Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE4234777A1 (de) Verfahren zur naßchemischen Strukturierung von Gate-Elektroden
DE68918433T2 (de) Halbleiteranordnung unter Verwendung asymmetrischer Seitewände und Verfahren zu ihrer Herstellung.
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
DE2826376A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2453528C2 (de) Maskierungsverfahren
DE19723330B4 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
DE68916412T2 (de) Halbleiteranordnung mit einem eingefügten Gate und Verfahren zur Herstellung.
DE4446852A1 (de) Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung
EP0480313B1 (de) Verfahren zur Herstellung von T-Gate-Elektroden
DE19846691C1 (de) Verfahren zur Mikrostrukturierung von Gläsern
EP0250611B1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE3839770A1 (de) Verfahren zur herstellung von gate-elektroden
EP0096096A1 (de) Verfahren zur Einstellung des Kantenwinkels in Polysilicium
EP0064745A2 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE1564849C3 (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper
DE1948923C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0358042A2 (de) Selbstjustierendes Verfahren zur Herstellung einer Steuerelektrode

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee