DE4202524C2 - Mehrlagige Rückwand-Busplatine - Google Patents

Mehrlagige Rückwand-Busplatine

Info

Publication number
DE4202524C2
DE4202524C2 DE19924202524 DE4202524A DE4202524C2 DE 4202524 C2 DE4202524 C2 DE 4202524C2 DE 19924202524 DE19924202524 DE 19924202524 DE 4202524 A DE4202524 A DE 4202524A DE 4202524 C2 DE4202524 C2 DE 4202524C2
Authority
DE
Germany
Prior art keywords
terminating resistors
connections
backplane
interference suppression
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19924202524
Other languages
English (en)
Other versions
DE4202524A1 (de
Inventor
Holger Heidenblut
Manfred Dipl Ing Roehrich
Olaf Dipl Ing Sprengel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schroff GmbH
Original Assignee
Schroff GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schroff GmbH filed Critical Schroff GmbH
Priority to DE19924202524 priority Critical patent/DE4202524C2/de
Publication of DE4202524A1 publication Critical patent/DE4202524A1/de
Application granted granted Critical
Publication of DE4202524C2 publication Critical patent/DE4202524C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0246Termination of transmission lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • G06F13/4077Precharging or discharging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1438Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1458Active back panels; Back panels with filtering means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/044Details of backplane or midplane for mounting orthogonal PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09363Conductive planes wherein only contours around conductors are removed for insulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Description

Die Erfindung betrifft eine mehrlagige Rückwand-Busplatine zur Verdrahtung von Mikroprozessor-Baugruppen nach dem Oberbegriff des ersten Patentanspruchs.
Ein Bus stellt die systematische Verdrahtung elektronischer Bau­ gruppen dar. Dabei sind die in den Baugruppen enthaltenen Teil­ nehmer des Kommunikationsnetzes in der Regel über elektronische Schalter mit den Leitungen des Busses verbunden. Eine Anzahl von in ihren Abmessungen genormten Baugruppen sind mittels Steckver­ binder auf die Busplatine montiert, die ihrerseits an der Rück­ seite eines Baugruppenträgers befestigt ist. Die Kombination ei­ ner Anzahl von Mikroprozessor-Baugruppen mit der Busplatine er­ gibt das fertige elektronische Gerät, wobei der Zusammenhang al­ ler Komponenten durch die Systemarchitektur des Busses festge­ legt wird. Eine Übersicht verschiedener Bussysteme vermitteln Hesse, Kipke und Lott in Kapitel 7 "Parallele Bussysteme für Mi­ kroprozessoren und ihr mechanischer Aufbau" im Handbuch des 19- Aufbausystems, Verlag Markt und Technik 1986, Seite 363.
Infolge sehr kurzer Signalschaltzeiten und hoher Signalübertra­ gungsraten bilden die Signalbahnen auf einer Busplatine HF-Über­ tragungsstrecken zwischen den kommunizierenden Baugruppen. Um Störeinflüsse, wie Signalübersprechen zwischen zwei Busleitun­ gen, Signalreflexionen und Signalverzerrungen bei kurzzeitigen Spannungseinbrüchen infolge von Schaltvorgängen zu vermeiden, muß eine Busplatine nach hochfrequenztechnischen Gesichtspunkten ausgelegt werden. Die Signalleitungen, welche die Signalspan­ nungs-Anschlüsse für die Baugruppen untereinander verbinden, sind zur Vermeidung von Reflexion mit Wellenwiderstand abzu­ schließen. Hierzu wird jeder Signalspannungs-Anschluß über einen zugeordneten Leitungsabschlußwiderstand an ein Terminierungs- Gleichspannungspotential gelegt.
Ebenso wichtig ist eine möglichst gleichmäßige Versorgung der Treiberbausteine in den angeschlossenen Mikroprozessor-Baugrup­ pen mit den erforderlichen Versorgungsspannungen unabhängig von ihrer geometrischen Lage in bezug auf die Rückwand-Busplatine. Bei fortschrittlichen Hochleistungs-Bussystemen sind deshalb zwischen den Signalspannungs-Anschlüssen in einem regelmäßigen Muster Kontakt-Pins angeordnet, die mit der Bezugspotential-Ebe­ ne verbunden sind. Beispielsweise ist in "Futurebus+Physical Layer and Profile Specifications", Seiten 16-24 vom 2. Juli 1991, herausge­ geben vom Institut of Electrical and Electronic Engineers, New York, USA, eine Bus-Architektur beschrieben, bei welcher ein Drittel der Anschlußpunkte für die Mikroprozessor-Baugruppen mit Masse verbunden sind, um eine gleichmäßige Stromverteilung si­ cherzustellen.
Die in modernen Mikroprozessor-Systemen enthaltenen elektroni­ schen Schalter haben sehr kurze Schaltzeiten. Infolge der hier­ durch bedingten, sehr schnellen Anstiegszeiten enthalten die über die Signalleitungen der Busplatine übertragenen Signale signifikante Hochfrequenzanteile, die zu unerwünschten Wellig­ keiten der Versorgungsspannung und damit zu Signalverzerrungen führen. Man versucht, diese störenden hochfrequenten Signalan­ teile von den Signalspannungs-Anschlüssen über Entstörkondensa­ toren auf die Bezugspotential-Ebene abzuleiten. Der Aufsatz von Hahn "Durch Laufzeiten bedingte Verzerrungen minimieren" in der Zeitschrift VMEbus vom Juni 1991 Seiten 84-86 setzen sich mit den Problemen der Signalverzerrungen bei Backplanes auseinander.
Für ein wirksames und schnelles Ableiten von Hochfrequenzstörun­ gen sind die Entstörkondensatoren möglichst nahe an den Signal­ spannungs-Anschlüssen anzuordnen. Gleichzeitig müssen aber auch die Leitungsabschlußwiderstände so nahe wie irgend möglich an den Signalspannungs-Anschlüssen sitzen, um die Leitungsenden zur Vermeidung von Reflexionen wirksam mit Wellenwiderstand abzu­ schließen.
In der DE-Z "Elektronik", Heft 20 vom 28.9.1990, Seiten 50-56, sind schaltungstechnische Maßnahmen zur Erzielung einer stabilen Impedanz bei einer mehrlagigen Rückwand-Busplatine durch Vor­ sehen von Entkopplungskondensatoren offenbart. Gemäß dem Be­ gleittext unter Bild 6 auf Seite 54 dieser Druckschrift sind diese Entkopplungskondensatoren elektrisch zwischen der Signal­ fläche und der Null-Volt-Fläche kontaktiert.
Das 1970 von der Siemens Aktiengesellschaft, Berlin/München her­ ausgegebene DE-Buch "Integrierte Digitalbausteine" lehrt, zur Verbesserung der Störsicherheit auf Informationsleitungen diese mit einem angepaßten Leitungsabschluß gegen eine Hilfsspannungs­ quelle zu versehen. Bild 8.4 und der zugehörige Begleittext auf den Seiten 195-197 offenbaren allerdings lediglich Ohm′sche Widerstände als Leitungsabschlüsse; Entstörkondensatoren zur Ab­ leitung störender hochfrequenter Signalanteile von den Signal­ spannungs-Anschlüssen auf die Bezugspotential-Ebene sind dort nicht erwähnt.
Aufgabe der vorliegenden Erfindung ist somit die Schaffung einer verbesserten Architektur für eine mehrlagige Rückwand-Busplati­ ne, bei der die Abschlußwiderstände und Entstörkondensatoren möglichst platzsparend so angeordnet sind, daß Signalverzer­ rungen wirksam vermieden werden.
Bei der Lösung dieses technischen Problems wird ausgegangen von einer mehrlagigen Rückwand-Busplatine der eingangs erwähnten Art. Gelöst wird die Aufgabe gemäß dem kennzeichnenden Teil des ersten Patentanspruchs dadurch, daß die Abschlußwiderstände und die Entstörkondensatoren gemeinsam in Reihen entlang den Blöcken von Signalspannungs-Anschlüssen und Bezugspotential-Anschlüssen angeordnet sind, daß die Abschlußwiderstände und Entstörkonden­ satoren einer Reihe in Terminator-Gruppen zu je einem Entstör­ kondensator und mindestens zwei Abschlußwiderständen angeordnet sind, wobei innerhalb einer solchen Terminator-Gruppe die Ab­ schlußwiderstände symmetrisch zu beiden Seiten des zugehörigen Entstörkondensators liegen, und dadurch, daß der Entstörkonden­ sator und die benachbarten Abschlußwiderstände einer Terminator- Gruppe über einen gemeinsamen Terminierungsspannungs-Zuführpunkt mit der Terminierungsspannungs-Ebene verbunden sind, wobei die­ ser Terminierungsspannungs-Zuführpunkt unmittelbar an dem in der Mitte angeordneten Entstörkondensator liegt.
Bei dem erfindungsgemäßen Busplatinen-Layout sind jeweils zwei oder mehrere Abschlußwiderstände symmetrisch um einen Entstör­ kondensator gruppiert. Dabei sind die den Signalspan­ nungs-Anschlüssen bzw. Bezugspotential-Anschlüssen abgewand­ ten Seiten der Abschlußwiderstände und Entstörkondensatoren jeweils einer Terminator-Gruppe mit einem gemeinsamen, in der Mitte und unmittelbar neben dem Entstörkondensator angeord­ neten Terminierungsspannungs-Zuführpunkt verbunden. Hochfre­ quente Störungen, die von den Signalspannungs-Anschlüssen auf die Signalleitungen der Busplatine gelangen, werden auf kürze­ stem Wege über die Abschlußwiderstände und den zur gleichen Gruppe gehörenden Entstörkondensator abgeleitet. Aufgrund der gewählten symmetrischen Anordnung sind dabei nicht nur die Laufzeiten an sich, sondern insbesondere auch die möglichen Laufzeitunterschiede minimiert.
Die erfindungsgemäß ausgebildete Busplatine zeichnet sich durch minimale Signalverzerrungen, geringen Platzbedarf und verminderten Bauteile-Aufwand auf.
In Weiterbildung des Erfindungsgegenstandes umfaßt jede Termi­ nator-Gruppe eine Terminierungsspannungs-Schiene, welche die Abschlußwiderstände und den Entstörkondensator dieser Gruppe miteinander verbindet; ferner ist der Terminierungsspannungs- Zuführpunkt als in der Mitte dieser Terminierungsspannungs- Schiene angeordnete Durchkontaktierung zur Terminierungsspan­ nungs-Ebene ausgebildet. Die Terminierungsspannungs-Schiene kann als gedruckte Leiterbahn auf der Vorder- bzw. Rückseite der Busplatine genügend breit ausgeführt werden, um hochfre­ quente Störsignale rasch von den Abschlußwiderständen abzulei­ ten.
Der Zielkonflikt, einerseits Signalverzerrungen weitestgehend zu unterdrücken, andererseits auf der Oberfläche der Platine kaum Platz für die dazu erforderlichen diskreten Abschluß­ widerstände und Entstörkondensatoren zu finden, ist besonders eklatant bei einer Hochleistungs-Busarchitektur der jüngsten Generation mit vierspaltigen Feldern von Anschlußpunkten für Mikroprozessor-Baugruppen. In Weiterbildung der Erfindung wird dieser Konflikt dadurch gelöst, daß sowohl auf der Vor­ derseite als auch auf der Rückseite jeweils zu beiden Seiten der Felder von Anschlußpunkten Reihen von Abschlußwiderstän­ den und Entstörkondensatoren vorgesehen sind, daß die Ab­ schlußwiderstände und Entstörkondensatoren einer Reihe in Terminator-Gruppen zu je einem Entstörkondensator und vier Abschlußwiderständen so angeordnet sind, daß auf der einen Seite des Entstörkondensators die ersten beiden Abschlußwider­ stände und auf der gegenüberliegenden anderen Seite des Ent­ störkondensators die übrigen beiden Abschlußwiderstände lie­ gen, und daß die Abschlußwiderstände der Terminator-Gruppen auf der Vorderseite mit den Signalspannungs-Anschlüssen in den beiden mittleren Spalten der entsprechenden Felder von An­ schlußpunkten verbunden sind, während die Abschlußwiderstände der Terminator-Gruppen auf der Rückseite mit den Signalspan­ nungs-Anschlüssen in den beiden äußeren Spalten der entspre­ chenden Felder von Anschlußpunkten verbunden sind.
Erfindungsgemäß sind die Entstörkondensatoren mit ihrer einen Elektrode mit der Terminierungsspannungs-Ebene verbunden, vorzugsweise über eine Terminierungsspannungs-Schiene mit Durchkontaktierung. Der Anschluß der jeweils anderen Elektro­ den der Entstörkondensatoren an die Bezugspotential-Ebene kann vorteilhaft über eine Verbindung zum nächstgelegenen Bezugspotential-Anschluß erfolgen.
Bevorzugt wird ferner eine Ausführung, bei der die Abschluß­ widerstände und die Entstörkondensatoren als SMD-Bauelemente (Surface Mounted Device) ausgebildet und die Anschlußstellen für die Abschlußwiderstände und Entstörkondensatoren entspre­ chend als ebene Kontaktflächen ausgebildet sind, welche über gedruckte Leiterbahnen mit den Signalspannungs-Anschlüssen bzw. Bezugspotential-Anschlüssen und den Terminierungsspan­ nungs-Schienen verbunden sind. Die Abschlußwiderstände und Entstörkondensatoren können aber auch auf kleinen Leiterplat­ ten angeordnet sein, welche senkrecht auf die Busplatine auf­ gesteckt werden. Dabei dürfte es zweckmäßig sein, für jede Terminator-Gruppe eine separate Platine vorzusehen.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der beigefügten Zeichnungen näher erläutert. Es zeigt
Fig. 1a die Vorderseite einer mehrlagigen Rückwand- Busplatine;
Fig. 1b die Rückseite der Busplatine von Fig. 1a;
Fig. 2a einen Ausschnitt der Vorderseite der Buspla­ tine gemäß Fig. 1a, in stark vergrößertem Maßstab;
Fig. 2b einen Ausschnitt der Rückseite der Busplatine gemäß Fig. 1b, in stark vergrößertem Maß­ stab;
Fig. 3 das Ersatzschaltbild einer Terminator-Gruppe der Busplatine gemäß den Fig. 2a, 2b.
In Fig. 1a ist die Vorderseite 1 und in Fig. 1b die Rück­ seite 2 einer Rückwand-Busplatine dargestellt, bei welcher die Anschlußpunkte für die Mikroprozessor-Baugruppen in drei Feldern F1, F2 und F3 mit jeweils vier parallelen Spalten a, b, c, d angeordnet sind. Die Felder F1, F2 und F3 umfassen jeweils Blöcke B1, B2 bzw. B3 mit Signalspannungs-Anschlüssen 3 und Bezugspotential-Anschlüssen 4.
Zwischen der sichtbaren Vorderseite 1 und der Rückseite 2 sind weitere Ebenen mit aufgedruckten Leiterbahnen angeord­ net, welche allerdings von außen nicht sichtbar sind. Diese umfassen eine Bezugspotential-Ebene, die mit Masse verbunden ist, sowie eine Terminierungsspannungs-Ebene, die beispiels­ weise an eine Versorgungsspannung von 2,1 Volt angeschlossen ist. Auf weiteren Ebenen ist eine Vielzahl von dünnen Signal­ leitungen aufgedruckt, welche die Signalspannungs-Anschlüsse der einzelnen Felder F1 , F2 und F3 miteinander verbinden. Alle Bezugspotential-Anschlüsse 4 sind mit der (nicht darge­ stellten) Bezugspotential-Ebene verbunden. Hierzu sind sowohl die Signalspannungs-Anschlüsse 3 als auch die Bezugspoten­ tial-Anschlüsse 4 als Durchkontaktierungen ausgebildet. Diese durchkontaktierten Anschlußpunkte durchsetzen die mehrlagige Busplatine vollständig, so daß jeder Signalspannungs-An­ schluß 3 und jeder Bezugspotential-Anschluß 4 sowohl von der Vorderseite 1 als auch von der Rückseite 2 zugänglich ist. Die Mikroprozessor-Baugruppen werden üblicherweise auf die Vorderseite 1 mittels Steckverbinder montiert, während die Rückseite 2 zumindest im Bereich der Blöcke B1, B2 und B3 in der Regel freibleibt.
Die Ausschnittsvergrößerung von Fig. 2a zeigt einen Teil der Vorderseite 1 im Bereich des Blockes B3. In Fig. 2b ist der entsprechende Teil der Rückseite 2 dargestellt.
Im Bereich des dargestellten Ausschnittes sind die Anschluß­ punkte in einem regelmäßig sich wiederholenden Muster so an­ geordnet, daß in jeder Spalte a, b, c und d auf einen Bezugs­ potential-Anschluß 4 zwei Signalspannungs-Anschlüsse 3 fol­ gen. Etwa ein Drittel der Anschlußpunkte sind somit Bezugspo­ tential-Anschlüsse 4, die über Durchkontaktierungen mit Masse verbunden sind und damit eine gleichmäßige Stromversorgung der Mikroprozessor-Baugruppen sicherstellen. Bei den übrigen Anschlußpunkten handelt es sich um Signalspannungs-Anschlüs­ se 3, die der Übertragung von Signalen zwischen den Mikropro­ zessor-Baugruppen dienen.
Sowohl auf der Vorderseite 1 als auch auf der Rückseite 3 sind jeweils zu beiden Seiten der Felder F1, F2 und F3 Reihen von Abschlußwiderständen R1, R2, R3, R4 und Entstörkondensa­ toren C vorgesehen. Dabei sind die Abschlußwiderstände R1, R2, R3 und R4 und Entstörkondensatoren C einer Reihe in Termi­ nator-Gruppen TG zu insgesamt fünf Bauelementen so angeord­ net, daß auf der einen Seite des Entstörkondensators C die ersten beiden Abschlußwiderstände R1 und R2 und gegenüber auf der anderen Seite des Entstörkondensators C die übrigen bei­ den Abschlußwiderstände R3 und R4 liegen. Dabei ist jedem Signalspannungs-Anschluß 3 genau ein Abschlußwiderstand R1-R4 zugeordnet. Der Anschluß der Entstörkondensatoren C an das Bezugspotential (Masse) erfolgt hier dadurch, daß deren ent­ sprechende Elektroden einfach mit dem jeweils nächstgelegenen Bezugspotential-Anschluß 3 verbunden sind.
Aus Fig. 2a ergibt sich, daß die Abschlußwiderstände R1-R4 und Entstörkondensatoren C auf der Vorderseite 1 mit den Signalspannungs-Anschlüssen 3 bzw. Bezugspotential-Anschlüs­ sen 4 in den beiden mittleren Spalten b, c der entsprechenden Felder F1, F2, F3 verbunden sind. Hingegen sind die Abschluß­ widerstände R1-R4 und Entstörkondensatoren C auf der Rück­ seite 3 mit den Signalspannungs-Anschlüssen 3 bzw. Bezugspo­ tential-Anschlüssen 4 in den beiden äußeren Spalten a und d der entsprechenden Felder F1, F2, F3 verbunden, wie aus Fi­ gur 2b hervorgeht. Ein Vergleich der Fig. 1a und 1b zeigt, daß die Abschlußwiderstände R1-R4 und Entstörkondensatoren c also jeweils zur Hälfte auf der Vorderseite 1 und Rückseite 2 angeordnet sind.
Jede Terminator-Gruppe TG umfaßt eine Terminierungsspannungs- Schiene, welche als gedruckte Leiterbahn auf der Vorder­ seite 1 bzw. Rückseite 2 ausgebildet ist und die Abschluß­ widerstände R1-R4 sowie den Entstörkondensator C dieser Grup­ pe miteinander verbindet. In der Mitte dieser Terminierungs­ spannungs-Schiene 5 ist ein Terminierungsspannungs-Zuführ­ punkt 6 angeordnet, welcher als Durchkontaktierung den elek­ trischen Anschluß der Terminierungsspannungs-Schiene 5 an die Terminierungsspannungs-Ebene bewirkt. Gedruckte Leiterbah­ nen 8 verbinden die Signalspannungs-Anschlüsse 3 mit den Abschlußwiderständen R1-R4. In gleicher Weise sind die Bezugs­ potential-Anschlüsse 4 über gedruckte Leiterbahnen 9 unterein­ ander sowie mit dem Entstörkondensator c verbunden. Die Ab­ schlußwiderstände R1-R4 und die Entstörkondensatoren C sind hier als SMD-Bauelemente ausgebildet und auf ebene Kontakt flächen 10 aufgelötet.
Gemäß dem elektrischen Ersatzschaltbild von Fig. 3, das eine Terminator-Gruppe TG zeigt, sind die Abschlußwiderstände R1 bis R4 jeweils mit ihrer einen Seite an den zugeordneten Signalspannungs-Anschluß 3 angeschlossen und mit ihrer ande­ ren Seite mit der Terminierungs-Spannungsschiene 5 und dem Terminierungsspannungs-Zuführpunkt 6 verbunden. Der in der Mitte der Terminator-Gruppe TG angeordnete Entstörkondensa­ tor C liegt mit seiner einen Elektrode unmittelbar an dem Terminierungsspannungs-Zuführpunkt 6 und ist mit seiner ande­ ren Elektrode an den zugeordneten Bezugspotential-Anschluß 4 - und damit an Masse - angeschlossen.
Die Abschlußwiderstände R1 bis R4 dienen als Leitungsabschluß- Widerstände (Terminatoren) für die an den Signalspannungs- Anschlüssen 3 endenden Signalleitungen. Der Entstörkonden­ sator C stellt selektiv für hochfrequente Signalanteile einen Kurzschluß zwischen der Terminierungsspannungs-Schiene 5 und Masse dar. Hochfrequente Störsignale werden von dem Entstör­ kondensator C also auf kürzestem Wege abgeleitet. Der Entstör­ kondensator C wirkt als Ladungspuffer und stabilisiert damit die Terminierungsspannung auf der Terminierungsspannungs- Schiene 5 gegen kurzfristige Spannungsüberhöhungen bzw. Span­ nungsabfälle. Die symmetrische Anordnung der Bauelemente innerhalb der Terminator-Gruppe TG gewährleistet dabei kür­ zestmögliche Laufzeiten und unterdrückt Laufzeitdifferenzen. Hierdurch ergeben sich minimierte Signalverzerrungen an den Signalspannungs-Anschlüssen 3.
Bezugszeichenliste
1 Vorderseite
2 Rückseite
3 Signalspannungs-Anschlüsse
4 Bezugspotential-Anschlüsse
5 Terminierungsspannungs-Schiene
6 Terminierungsspannungs-Zuführpunkt
7 Kontaktflächen (für R1-R4, C)
8 Leiterbahnen (zu 3)
9 Leiterbahnen (zu 4) 10 Kontaktflächen F1, F2, F3 Felder von Anschlußpunkten B1, B2, B3 Blöcke (in F1, F2, F3) a, b, c, d Spalten (von F1, F2, F3) R1, R2, R3, R4 Abschlußwiderstände
C Entstörkondensatoren
TG Terminator-Gruppe

Claims (6)

1. Mehrlagige Rückwand-Busplatine zur Verdrahtung von Mikropro­ zessor-Baugruppen, mit
  • - einer Vorderseite (1) und einer Rückseite (2) sowie mehreren Potentialebenen, die zumindest eine Bezugspotential-Ebene und eine Terminierungsspannungs-Ebene umfassen;
  • - Feldern (F1, F2, F3) von durchkontaktierten Anschlußpunkten für die Mikroprozessor-Baugruppen, wobei diese Felder jeweils Blöcke (B1, B2, B3) von Signalspannungs-Anschlüssen (3) und Bezugspotential-Anschlüssen (4), die mit der Bezugspotential- Ebene verbunden sind, umfassen;
  • - jeweils einem der Signalspannungs-Anschlüsse (3) zugeordneten Abschlußwiderständen (R1-R4), die jeweils mit ihrer einen Sei­ te an den entsprechenden Signalspannungs-Anschluß (3) ange­ schlossen und mit ihrer anderen Seite mit der Terminierungs­ spannungs-Ebene verbunden sind;
  • - in zu den Blöcken (B1, B2, B3) parallelen Reihen angeordnete Entstörkondensatoren (C), die jeweils mit ihrer einen Elektro­ de an die Bezugspotential-Ebene und mit ihrer anderen Elektro­ de an die Terminierungsspannungs-Ebene angeschlossen sind;
dadurch gekennzeichnet, daß
  • - die Abschlußwiderstände (R1-R4) und die Entstörkondensatoren (C) gemeinsam in Reihen entlang den Blöcken (B1, B2, B3) von Signalspannungs-Anschlüssen (3) und Bezugspotential-Anschlüs­ sen (4) angeordnet sind;
  • - die Abschlußwiderstände (R1-R4) und Entstörkondensatoren (C) einer Reihe in Terminator-Gruppen (TG) zu je einem Entstörkon­ densator (C) und mindestens zwei Abschlußwiderständen (R2-R3) angeordnet sind, wobei innerhalb einer solchen Terminator- Gruppe (TG) die Abschlußwiderstände (R2, R3; R1, R4) symme­ trisch zu beiden Seiten des zugehörigen Entstörkondensators (C) liegen;
  • - der Entstörkondensator (C) und die benachbarten Abschlußwider­ stände (R1-R4) einer Terminator-Gruppe (TG) über einen gemein­ samen Terminierungsspannungs-Zuführpunkt (6) mit der Terminie­ rungsspannungs-Ebene verbunden sind, wobei dieser Terminie­ rungsspannungs-Zuführpunkt (6) unmittelbar an dem in der Mitte angeordneten Entstörkondensator (C) liegt.
2. Rückwand-Busplatine nach Anspruch 1 , dadurch gekenn­ zeichnet, daß
  • - jede Terminator-Gruppe (TG) eine Terminierungsspannungs- Schiene (5) umfaßt, welche die Abschlußwiderstände (R1-R4) und den Entstörkondensator (C) dieser Gruppe miteinander verbindet;
  • - der Terminierungsspannungs-Zuführpunkt (6) als in der Mitte dieser Terminierungsspannungs-Schiene (5) angeordnete Durch­ kontaktierung zur Terminierungsspannungs-Ebene ausgebildet ist.
3. Rückwand-Busplatine nach Anspruch 1 oder 2, bei welcher die Signalspannungs-Anschlüsse (3) und die Bezugspotential- Anschlüsse (4) für die Mikroprozessor-Baugruppen in Feldern (F1, F2, F3) mit jeweils vier parallelen Spalten (a, b, c, d) in einem sich regelmäßig wiederholenden Muster angeordnet sind; dadurch gekennzeichnet, daß
  • - sowohl auf der Vorderseite (1) als auch auf der Rück­ seite (3) jeweils zu beiden Seiten der Felder (F1, F2, F3) Reihen von Abschlußwiderständen (R1-R4) und Entstörkonden­ satoren (C) vorgesehen sind;
  • - die Abschlußwiderstände (R1-R4) und Entstörkondensato­ ren (C) einer Reihe in Terminator-Gruppen (TG) zu je einem Entstörkondensator (C) und vier Abschlußwiderständen (R1-R4) so angeordnet sind, daß auf der einen Seite des Entstör­ kondensators (C) die ersten beiden Abschlußwiderstände (R1, R2) und auf der gegenüberliegenden anderen Seite des Ent­ störkondensators (C) die übrigen beiden Abschlußwider­ stände (R3, R4) liegen;
  • - die Abschlußwiderstände (R1-R4) auf der Vorderseite (1) mit den Signalspannungs-Anschlüssen (3) in den beiden mittleren Spalten (b, c) der entsprechenden Felder (F1, F2, F3) ver­ bunden sind;
  • - die Abschlußwiderstände (R1-R4) auf der Rückseite (3) mit den Signalspannungs-Anschlüssen (3) in den beiden äußeren Spalten (a, d) der entsprechenden Felder (F1, F2, F3) verbunden sind.
4. Rückwand-Busplatine nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die Entstörkon­ densatoren (C) jeweils mit ihrer einen Elektrode an einen Bezugspotential-Anschluß (4) angeschlossen sind.
5. Rückwand-Busplatine nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß
  • - die Abschlußwiderstände (R1-R4) und die Entstörkonden­ satoren (C) SMD-Bauelemente sind;
  • - die Anschlußstellen für die Abschlußwiderstände (R1-R4) und Entstörkondensatoren (C) als ebene Kontaktflächen (7) ausge­ bildet sind, die über gedruckte Leiterbahnen (8, 9, 10) mit den Signalspannungs-Anschlüssen (3) bzw. Bezugspotential- Anschlüssen (4) und den Terminierungsspannungs-Schienen (5) verbunden sind.
DE19924202524 1992-01-30 1992-01-30 Mehrlagige Rückwand-Busplatine Expired - Fee Related DE4202524C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924202524 DE4202524C2 (de) 1992-01-30 1992-01-30 Mehrlagige Rückwand-Busplatine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924202524 DE4202524C2 (de) 1992-01-30 1992-01-30 Mehrlagige Rückwand-Busplatine

Publications (2)

Publication Number Publication Date
DE4202524A1 DE4202524A1 (de) 1993-08-05
DE4202524C2 true DE4202524C2 (de) 1994-12-08

Family

ID=6450543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924202524 Expired - Fee Related DE4202524C2 (de) 1992-01-30 1992-01-30 Mehrlagige Rückwand-Busplatine

Country Status (1)

Country Link
DE (1) DE4202524C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19950798A1 (de) * 1999-10-21 2001-03-29 Siemens Ag Life insertion einer Baugruppe auf redundante Busse

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10064969B4 (de) 2000-01-20 2007-11-15 Heidelberger Druckmaschinen Ag Filtervorrichtung für mindestens eine von außen an ein Gehäuse anzuschließende elektrische Leitung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19950798A1 (de) * 1999-10-21 2001-03-29 Siemens Ag Life insertion einer Baugruppe auf redundante Busse

Also Published As

Publication number Publication date
DE4202524A1 (de) 1993-08-05

Similar Documents

Publication Publication Date Title
EP2569827B1 (de) Tragschienenbussystem
DE3447556A1 (de) Multilayer-leiterverbindung
DE2339757A1 (de) Verbindungseinrichtung fuer mikrowellenleitungen
EP0712267A2 (de) Modulare Steuerungsanlage mit integriertem Feldbusanschluss
DE19729162C2 (de) Verbinder zwischen einer Tochterplatine und einer Mutterplatine
DE69730174T2 (de) Montagestruktur zur Befestigung eines elektrischen Modules auf einer Platte
DE19536848A1 (de) Baugruppenträger für ein elektronisches Steuergerät mit signalverarbeitenden Bauelementen und schnell arbeitenden digitalen Bauelementen
DE10229119B4 (de) Steckfassung für eine Mehrzahl von Schaltbaugruppen mit kompatiblen Schnittstellen
DE4202524C2 (de) Mehrlagige Rückwand-Busplatine
EP2207244A2 (de) Steckverbinder und Multilayerplatine
DE2320255A1 (de) Einschubsystem fuer elektronikbaugruppen
DE1262340C2 (de) Signalabtastschaltung mit zwei in sperrichtung vorgespannten dioden
EP0412284A1 (de) Mindenstens zwei verschiedene elektronische Baugruppen aufweisende Leiterplatte
DE2616975C3 (de) Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern
DE3248694A1 (de) Pruefadapter fuer flache elektrische baugruppen
EP0387749A2 (de) Einschubeinheitenträger
EP0691041B1 (de) Asymmetrischer wellenleiter
DE10229170A1 (de) Steckfassung mit im unbestückten Zustand kurzgeschlossenen Kontaktelementen
DE3539040C2 (de)
DE2523913B2 (de) Stromversorgungsnetzwerk zur speisung einer vielzahl integrierter schaltkreise
EP0475179B1 (de) Steckverbinder für Rückwand-Verdrahtungen
DE202011003115U1 (de) Prüfanschlussvorrichtung für eine Datenbuchse
DE2742135A1 (de) Leiterplatine fuer die montage von integrierten schaltkreisen und/oder anderen bauelementen
DE19834381C2 (de) Leiterplatte
DE4232268A1 (de) Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SCHROFF GMBH, 75334 STRAUBENHARDT, DE

8339 Ceased/non-payment of the annual fee