DE4140555C2 - - Google Patents
Info
- Publication number
- DE4140555C2 DE4140555C2 DE4140555A DE4140555A DE4140555C2 DE 4140555 C2 DE4140555 C2 DE 4140555C2 DE 4140555 A DE4140555 A DE 4140555A DE 4140555 A DE4140555 A DE 4140555A DE 4140555 C2 DE4140555 C2 DE 4140555C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- semiconductor device
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 235
- 230000008018 melting Effects 0.000 claims description 49
- 238000002844 melting Methods 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- WCUXLLCKKVVCTQ-UHFFFAOYSA-M Potassium chloride Chemical compound [Cl-].[K+] WCUXLLCKKVVCTQ-UHFFFAOYSA-M 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical group N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- UXVMQQNJUSDDNG-UHFFFAOYSA-L Calcium chloride Chemical compound [Cl-].[Cl-].[Ca+2] UXVMQQNJUSDDNG-UHFFFAOYSA-L 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000000181 anti-adherent effect Effects 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 239000001110 calcium chloride Substances 0.000 claims description 2
- 229910001628 calcium chloride Inorganic materials 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 239000001103 potassium chloride Substances 0.000 claims description 2
- 235000011164 potassium chloride Nutrition 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 239000000155 melt Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 238000005538 encapsulation Methods 0.000 description 15
- 238000001953 recrystallisation Methods 0.000 description 15
- 229910052775 Thulium Inorganic materials 0.000 description 11
- 238000009835 boiling Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 11
- 239000007788 liquid Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000007711 solidification Methods 0.000 description 6
- 230000008023 solidification Effects 0.000 description 6
- 230000035882 stress Effects 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 241000287181 Sturnus vulgaris Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02425—Conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Her
stellung einer Einrichtung, die eine Halbleiterschicht aufweist,
und im besonderen auf ein Verfahren zur Herstellung einer Halblei
tereinrichtung, welches die Rekristallisation der Halbleiter
schicht ausnutzt.
Fig. 3 ist eine schematische Querschnittsdarstellung, die ein Bei
spiel für ein herkömmliches Verfahren zur Herstellung einer Halb
leitereinrichtung unter Verwendung einer Halbleiterschicht zeigt.
In Fig. 3 bezeichnet das Bezugszeichen 1 eine Halbleiterschicht,
das Bezugszeichen 3 ein Substrat, das Bezugszeichen 10 eine Trenn-
bzw. Isolierschicht und das Bezugszeichen 11 eine Einkapselungs
schicht. Die Halbleiterschicht 1 besteht beispielsweise aus poly
kristallinem Silizium oder amorphem Silizium, das durch ein Ver
fahren wie die thermische Zersetzung oder Plasmazersetzung von Si
lizium enthaltenden Halbleitermaterialgasen, wie etwa Silan oder
Dichlorsilan, gebildet wurde. Das Substrat 3 ist aus demselben
Material wie dem der Halbleiterschicht 1 oder einem Material, des
sen Schmelzpunkt oder Erweichungtemperatur höher als der Schmelz
punkt der Halbleiterschicht 1 ist, gebildet. Beispielsweise werden
als Material für das Substrat 3 ein kristalliner Siliziumwafer,
Saphir, Quarz, Keramik oder ähnliches verwendet. Wenn die Halblei
terschicht 1 aus Silizium und das Substrat 3 ebenfalls aus Sili
zium gebildet ist, wird die Trenn- bzw. Isolierschicht 10 zwischen
die Halbleiterschicht 1 und das Substrat 3 eingefügt, um die Halb
leiterschicht 1 vom Substrat 3 elektrisch zu isolieren und struk
turell und thermisch zu trennen. In den meisten Fällen wird eine
Siliziumdioxidschicht als Isolierschicht 10 verwendet. Auch wenn
das Substrat 3 aus einem von der Halbleiterschicht unterschiedli
chen Material gebildet ist, wenn etwa ein Material mit hoher ther
mischer Leitfähigkeit, wie Keramik, verwendet wird, wird die
Trenn- bzw. Isolierschicht 10 mit niedriger thermischer Leitfähig
keit, wie eine Siliziumdioxidschicht, zur thermischen Isolierung
der Halbleiterschicht 1 gegenüber dem Substrat 3 im allgemeinen
zwischen diese eingefügt. Außerdem verhindert die Isolierschicht
10, daß Bestandteile des Substrates 3 oder im Substrat 3 enthal
tene Verunreinigungen in die Halbleiterschicht eindiffundieren und
die Eigenschaften der Halbleitereinrichtung verschlechtern. Ebenso
wie als Trenn- bzw. Isolierschicht 10 wird als Einkapselungs
schicht 11 allgemein eine Siliziumdioxidschicht verwendet. Die
Einkapselungsschicht 11 schützt die Oberfläche der Halbleiter
schicht 1 gegenüber der Atmosphäre und erhält mechanisch die Mor
phologie der Halbleiterschicht 1 aufrecht.
Im folgenden wird das Verfahren beschrieben. Die gesamte Probe mit
dem oben beschriebenen Aufbau wird auf eine Temperatur nahe dem
Schmelzpunkt der Halbleiterschicht 1, die bei einer aus Silizium
gebildeten Halbleiterschicht 1 - da der Schmelzpunkt des Siliziums
1414°C ist - etwa 1200-1300°C beträgt, aufgeheizt. Die Heizein
richtung ist in Fig. 3 nicht gezeigt; in den meisten Fällen wird
ein Aufheizen durch eine Infrarotlampe oder einen Graphit- bzw.
Kohlenstoffheizer oder aber eine HF-Induktionsheizung durchge
führt. In diesem Zustand wird ein Teil der Probe weiter aufge
heizt, um einen Teil der Halbleiterschicht 1 aufzuschmelzen. Als
Teil-Heizeinrichtung wird im allgemeinen ebenfalls eine Infrarot
lampe, ein Graphit- bzw. Kohlenstoffheizer o. ä. verwendet. Dann
wird das aufgeheizte (aufgeschmolzene) Teilgebiet bewegt, um nach
einander die Halbleiterschicht 1 von einem Ende der Probe aus auf
zuschmelzen, und dann erstarrt, d. h. vom hinteren Ende des aufge
heizten (aufgeschmolzenen) Teilgebiets wieder rekristallisiert.
Wenn die Halbleiterschicht 1 erstarrt, besteht die rekri
stallisierte Halbleiterschicht 1, da das Erstarren so vor sich
geht, daß es der Kristallorientierung des hinteren Teils, der be
reits rekristallisiert wurde, folgt, aus großen Körnern, deren
Kristallorientierung unabhängig vom Grad der Kristallinität der
Halbleiterschicht 1 vor dem Aufschmelzen einheitlich ist, auch
dann, wenn die Halbleiterschicht 1 vor dem Aufschmelzen nicht kri
stallin ist. Zudem kann eine einkristalline Halbleiterschicht 1
durch In-Kontakt-Bringen eines Teils der Halbleiterschicht 1 mit
einem aus dem gleichen Material gebildeten Halbleiter-Einkristall
und anschließendes Erstarren, so daß die Halbleiterschicht 1 bei
der Rekristallisation der Kristallorientierung des Halbleiter-Ein
kristalls folgt, erhalten werden.
Da die Halbleiterschicht 1 zwischen die Trenn- bzw. Isolierschicht
10 und die Einkapselungsschicht 11 eingeschlossen ist, wird die
durch die Teil-Heizeinrichtung in die Halbleiterschicht 1 einge
brachte Wärmeenergie in der Halbleiterschicht 1 eingeschlossen.
Daher kann die in die Halbleiterschicht 1 eingebrachte Wärmeener
gie effektiv genutzt werden, um diese aufzuschmelzen, und damit
wird eine Überhitzung des Substrats 1 verhindert. Außerdem wird,
da die Einkapselungsschicht 11 die Halbleiterschicht 1 bedeckt,
wenn die Halbleiterschicht 1 aufgeschmolzen wird und flüssig wird,
durch die Oberflächenspannung verhindert, daß die Halbleiter
schicht 1 Agglomerate wie Tröpfchen bildet, und dadurch wird eine
Veränderung der Konfiguration der Schicht 1 während der Rekristal
lisation verhindert. Wenn die Halbleiterschicht 1 aus Silizium ge
bildet wird, wird im allgemeinen eine Siliziumdioxidschicht als
Einkapselungsschicht 11 verwendet. Da jedoch die Grenzflächenener
gie zwischen dem geschmolzenen Silizium und der Siliziumdioxid
schicht groß ist, und die Siliziumdioxidschicht bei der Schmelz
temperatur des Siliziums erweicht, kann allein durch die Silizium
dioxidschicht in einigen Fällen nicht effektiv verhindert werden,
daß sich die Konfiguration der Halbleiterschicht 1 ändert. In die
sem Falle wird eine Einkapselungsschicht 11, in der eine Silizium
nitridschicht auf die Siliziumdioxidschicht auflaminiert ist, ver
wendet. Durch Anwendung der Siliziumnitridschicht wird die Be
netzung zwischen dem geschmolzenen Silizium und der Einkapselungs
schicht 11 verbessert, und die Agglomerationen verursachenden
Kräfte werden verringert. Zusätzlich wird die mechanische Stabili
tät der Einkapselungsschicht 11 vergrößert, wodurch durch die An
wendung einer Siliziumnitridschicht die Fähigkeit zum Verhindern
einer Änderung der Konfiguration der Halbleiterschicht 1 verbes
sert wird.
Beim herkömmlichen Verfahren zur Herstellung der Halbleiterein
richtung ist jedoch, da als Substrat 3 ein Material verwendet
wird, dessen Schmelzpunkt oder Erweichungstemperatur dieselbe oder
höher als der Schmelzpunkt der Halbleiterschicht 1 ist, das Sub
strat 1 im festen Zustand, wenn die Halbleiterschicht 1
aufgeschmolzen und rekristallisiert wird. Daher verbleiben die in
der Halbleiterschicht 1 gespeicherten thermischen Spannungen im
kristallinen Zustand der Halbleiterschicht 1 bei einer Temperatur,
bei der die Halbleiterschicht 1 wieder erstarrt, was die Charakte
ristiken der unter Verwendung der Halbleiterschicht 1 hergestell
ten Halbleitereinrichtung beeinflußt. Genauer gesagt, verbleibt in
der Halbleiterschicht 1, wenn das Material des Substrates 3 sich
von dem der Halbleiterschicht 1 unterscheidet, wegen des Unter
schiedes der thermischen Ausdehnungskoeffizienten zwischen der
Halbleiterschicht 1 und dem Substrat 3 eine einer Verwindung von
(αs-αb)×(Tm, s-Tr) entsprechende Spannung, worin Tm, s die
Temperatur, bei der die Halbleiterschicht 1 geschmolzen und
rekristallisiert, αs der mittlere thermische Ausdehnungskoeffi
zient der Halbleiterschicht 1, αb der mittlere thermische
Ausdehnungskoeffizient des Substrates 3 und Tr die Raumtemperatur
sind.
Auch wenn das Substrat 3 aus dem gleichen Material wie die Halb
leiterschicht 1 besteht, ist, da die Halbleiterschicht 1 durch die
Trenn- bzw.Isolierschicht 10 gewöhnlich thermisch vom Substrat 3
isoliert ist, die Temperatur Ta des Substrats 3 niedriger als der
Schmelzpunkt Tm, s der Halbleiterschicht 1 zu dem Zeitpunkt, zu dem
die Halbleiterschicht 1 geschmolzen und erstarrt wird. In diesem
Falle verbleibt also in der Halbleiterschicht 1 eine einer Verwin
dung von αs×(Tm, s-Ta) entsprechende Spannung. Außerdem dehnt
sich, wenn die Halbleiterschicht 1 aus Silizium besteht, beim Er
starren des Siliziums ihr Volumen gegenüber dem geschmolzenen Zu
stand um 9% aus. Daher ist, wenn auf dem festen Substrat 3 oder
der Isolierschicht 10 aufgebrachtes Silizium erstarrt, eine aus
der Volumenausdehnung zum Zeitpunkt des Erstarrens herrührende
Spannung unvermeidlich.
Fig. 4 ist eine Darstellung, die ein Verfahren zur Herstellung ei
ner Halbleitereinrichtung gemäß der japanischen Patent-Offenle
gungsschrift No. 63-88 819 zeigt. In Fig. 4 bezeichnet die Bezugs
ziffer 100 eine Isolierschicht, wie etwa Siliziumdioxidschicht
oder Siliziumnitridschicht, die auf einer Oberfläche des Substrats
3 gebildet ist, die Bezugsziffer 22 bezeichnet eine aus Germanium
oder ähnlichem gebildete dünne Schicht mit niedrigerem Schmelz
punkt als dem der Halbleiterschicht 1, die aus Silizium gebildet
ist, und die Bezugsziffern 111 und 112 bezeichnen, Schichten, die
auf einem Teil der Einkapselungsschicht 11 gebildet sind, um die
Leistung des Energiestrahls, der die Halbleiterschicht 1 beauf
schlagt, zu verringern. Bei vorliegendem Beispiel ist eine dünne
Schicht 22 mit einer Dicke von 400-800 nm, deren Schmelzpunkt
niedriger als der der Halbleiterschicht 1 ist, zwischen der Halb
leiterschicht 1 und dem Substrat 3 gebildet. Wenn die Halblei
terschicht 1 durch eine Heizeinrichtung, wie eine Energieeinstrah
lung etwa mittels eines Elektronenstrahls, aufgeschmolzen und re
kristallisiert wird, erstarrt die Halbleiterschicht 1 auf der dün
nen Schicht 22 im geschmolzenen Zustand, der durch gleichzeitiges
Schmelzen der Halbleiterschicht 1 und der dünnen Schicht 22 er
zeugt wurde, mit dem Ergebnis, daß die Erzeugung von Spannungen
infolge der thermischen Ausdehnung in der Halbleiterschicht 1 ver
hindert wird. Genauer gesagt, ist die dünne Schicht 22 zwischen
der Temperatur Tm, s, bei der die Halbleiterschicht 1 rekristalli
siert wird, und der Temperatur Tm, b, welches der Schmelzpunkt der
dünnen Schicht 22 ist, im geschmolzenen Zustand und flüssig. Da
durch wird die durch die Volumenänderung während des Erstarrens
der Halbleiterschicht 1 erzeugte Spannung verringert und die durch
die thermische Ausdehnung der Halbleiterschicht 1 zwischen den
Temperaturen Tm, s und Tm, b entstehende Spannung nicht erzeugt, so
daß die in der Halbleiterschicht 1 verbleibende Spannung auf den
einer Verwindung (αs-αb)·(Tm, b-Tr) (Tm, b < Tm, s)
entsprechenden Wert verringert wird.
Bei diesem Beispiel eines herkömmlichen Verfahrens ist der ge
schmolzene Teil der dünnen Schicht 22 jedoch, da die dünne Schicht
22 mit dem niedrigen Schmelzpunkt durch Aufheizen mittels Bestrah
lung mit einem Energiestrahl zum Aufschmelzen der Halbleiter
schicht 1 geschmolzen wird, der geschmolzene Teil der dünnen
Schicht 22 auf die Umgebung des geschmolzenen Teils der Halblei
terschicht 1 begrenzt, und die dünne Schicht 22 wird ebenfalls
aufgeschmolzen und erstarrt, wenn die Halbleiterschicht 1 aufge
schmolzen wird und erstarrt. Dadurch wird eine thermische Spannung
der dünnen Schicht 22 selbst erzeugt, die auf die Halbleiter
schicht 1 wiederum eine Spannung ausübt.
Diese Lösung wurde hauptsächlich mit Blick auf die Bildung einer
dünnen, kristallinen Siliziumschicht auf der Isolierschicht 100
entwickelt. Ein solcher Aufbau wird als SOI(Silicon On Insulator =
Silizium auf Isolator)-Aufbau bezeichnet und wurde als Grundaufbau
zur Ausführung dreidimensionaler integrierter Schaltungen, d. h.
von Einrichtungen, bei denen in einer Ebene integrierte Schaltun
gen durch Aufeinanderschichten einer dünnen kristallinen Silizi
umschicht auf einer Oberfläche des Siliziumsubstrats 3 mit einer
integrierten Schaltung darauf und anschließende Bildung einer
integrierten Schaltung darauf und anschließendes Verbinden der
entsprechenden integrierten Schaltungen miteinander durch eine
elektrische Verdrahtung aufeinandergestapelt sind, aktiv unter
sucht. In diesem Falle ist jedoch die aus einem Material mit nied
rigem Schmelzpunkt, wie etwa Germanium, gebildete dünne Schicht 22
zwischen dem Substrat 3 und der Halbleiterschicht 1 gebildet und
verbleibt zwischen diesen, nachdem die Halbleiterschicht 1
rekristallisiert wurde. Daher ist es, wenn die dreidimensionale
integrierte Schaltung damit realisiert wird, notwendig, die Halb
leiterschicht 1 mit dem Substrat 3 durch die dünne Schicht 22 zwi
schen diesen hindurch zu verdrahten. Wenn jedoch ein leitendes Ma
terial wie Germanium für die dünne Schicht 22 verwendet wird,
kann da die Verdrahtungen durch dieses elektrisch kurzgeschlossen
werden, die Halbleiterschicht 1 mit dem Substrat 3 nicht ordnungs
gemäß verbunden werden, so daß es schwierig wird, damit eine drei
dimensional integrierte Schaltung auszuführen. Zudem wird, da der
Schmelzpunkt der dünnen Schicht 22 niedrig ist, die dünne Schicht
22 während des Herstellungsprozesses zur Bildung der integrierten
Schaltung auf der Halbleiterschicht 1 bei einer Temperatur ober
halb des Schmelzpunktes der dünnen Schicht 22 aufgeschmolzen. Da
mit geht die Kraft, die die Halbleiterschicht 1 auf dem Substrat 3
festhält, verloren, und die Position der Halbleiterschicht 1 auf
dem Substrat 3 kann sich verschieben. Im Ergebnis dessen, wird es
schwierig, zwischen der Halbleiterschicht 1 und dem Substrat 3
eine korrekte Verdrahtung zu bilden, so daß es auch aus diesem
Grunde schwierig ist, eine dreidimensional integrierte Schaltung
zu bilden. Wie oben beschrieben, gibt es, obwohl das beschriebene
herkömmliche Verfahren, was die Rekristallisation der Halbleiter
schicht 1 angeht, im Prinzip wirksam ist, in bezug auf die
tatsächliche Anwendung als Herstellungstechnologie noch viele zu
lösende Probleme.
Zudem wird, wenn die Halbleiterschicht 1 auf dem Substrat 3 auf
die oben beschriebene herkömmliche Weise gebildet wird, das Sub
strat 3 infolge der nach dem Aufschmelzen und der Rekristallisa
tion der Halbleiterschicht 1 erzeugten Spannung deformiert bzw.
verzogen und damit die Ebenheit der Halbleiterschicht 1 beein
trächtigt. Außerdem ist, da das Schmelzen und die Rekristallisa
tion der Halbleiterschicht 1 auf dem Substrat 3 ausgeführt werden,
die Größe der Halbleiterschicht 1 auf die Größe des Substrates be
schränkt, und eine Halbleiterschicht 1 mit großer Fläche kann
nicht rekristallisiert werden.
Wie oben beschrieben, wird beim herkömmlichen Verfahren zur Her
stellung der Halbleitereinrichtung durch ihr Aufschmelzen und ihre
Rekristallisation in der Halbleiterschicht eine Spannung erzeugt,
wobei das Substrat deformiert bzw. verzogen wird und die Ebenheit
der Halbleiterschicht nicht aufrecht erhalten werden kann, auch
wenn die Erzeugung von Spannungen verringert werden kann, ist es
schwierig, mit dem oben beschriebenen Verfahren tatsächlich eine
Halbleitereinrichtung zu erzeugen. Außerdem ist die Größe der
Halbleiterschicht auf die Größe des Substrates beschränkt, so daß
eine Halbleiterschicht mit großer Fläche nicht rekristallisiert
werden kann.
Die vorliegende Erfindung wurde gemacht, um die oben genannten
Probleme lösen, und es ist Aufgabe der Erfindung, ein Verfahren
zur Herstellung einer praktisch verwendbaren Halbleitereinrichtung
unter Anwendung von Halbleiterschichten bereitzustellen, bei dem
die Erzeugung von Spannungen in einer Halbleiterschicht unterbun
den oder reduziert wird und die Halbleiterschicht in einer großen
Fläche aufgeschmolzen und rekristallisiert werden kann, wobei ihre
Ebenheit erhalten bleibt.
Gemäß einem erfindungsgemäßen Verfahren zur Herstellung einer
Halbleitereinrichtung wird eine aus Halbleitermaterial bestehende
Halbleiterschicht auf einer Unterlage, die aus einem Material,
dessen Schmelzpunkt oder Erweichungstemperatur niedriger als der
Schmelzpunkt des erwähnten Halbleitermaterials ist, gebildet, die
Unterlage durch eine erste Heizeinrichtung aufgeschmolzen und dann
die Halbleiterschicht durch eine zweite Heizeinrichtung auf der
Unterlage im geschmolzenen Zustand aufgeschmolzen und rekristalli
siert. In einer Abwandlung wird die Halbleiterschicht unter Ver
wendung einer Isolierschicht gebildet, die Bestandteile der Unter
lage oder in der Unterlage enthaltene Verunreinigungen am Hinein
diffundieren in die Halbleiterschicht hindert. In einer weiteren
Abwandlung wird die Halbleiterschicht unter Anwendung einer beson
deren Platte (splint plate) rekristallisiert, um zu verhindern,
daß sich die Konfiguration der Halbleiterschicht ändert.
Beim Verfahren zur Herstellung einer Halbleitereinrichtung gemäß
der Erfindung wird die Erzeugung von Spannungen in der Halbleiter
schicht dadurch, daß die Halbleiterschicht auf einer sich im ge
schmolzenen Zustand befindenden Unterlage geschmolzen und rekri
stallisiert wird, verhindert oder reduziert und die Ebenheit der
Halbleiterschicht gewahrt, wodurch gleichzeitig die Gleichförmig
keit der Temperatur in der Halbleiterschicht zum Zeitpunkt der
Rekristallisation verbessert wird. Im Ergebnis dessen kann eine
Rekristallisationsschicht mit guter Kristallinität erhalten wer
den. Außerdem ist es möglich, ein sich über eine große Fläche er
streckende Halbleiterschicht aufzuschmelzen und zu rekristallisie
ren. Zusätzlich ist es möglich, zu verhindern, daß Bestandteile
der Unterlage oder in der Unterlage enthaltene Verunreinigungen in
die Halbleiterschicht hineindiffundieren, indem zwischen der Un
terlage und der Halbleiterschicht eine Isolationsschicht gebildet
wird. Schließlich ist es möglich, die Ebenheit durch Anordnen ei
ner besonderen Platte auf der Halbleiterschicht weiter zu verbes
sern.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen
Fig. 1(a) bis 1(c) schematische Querschnittsdarstellungen eines
Verfahrens zur Herstellung einer Halbleitereinrichtung
nach einer ersten Ausführungsform;
Fig. 2(a) und 2(b) schematische Darstellungen eines Verfahrens
zur Herstellung einer Halbleitereinrichtung nach einer
weiteren Ausführungsform in zwei Ausgestaltungen;
Fig. 3 eine schematische Querschnittsdarstellung eines Bei
spiels für ein herkömmliches Verfahren zur Herstellung
einer Halbleitereinrichtung und
Fig. 4 eine schematische Querschnittsdarstellung eines weiteren
Beispiels für ein herkömmliches Verfahren zur Herstel
lung einer Halbleitereinrichtung.
In Fig. 1 bezeichnet Bezugsziffer 1a eine rekristallisierte Halb
leiterschicht, Bezugsziffer 1 eine Halbleiterschicht, Bezugsziffer
2 eine Unterlage bzw. ein Substrat, Bezugsziffer 10 eine Trenn-
bzw. Isolierschicht und Bezugsziffer 11 eine Einkapselungsschicht.
Ähnlich wie beim herkömmlichen Beispiel weist die Halbleiter
schicht 1 polykristallines oder amorphes Silizium auf, das durch
ein Verfahren wie thermische Zersetzung oder Plasmazersetzung von
Silizium enthaltenden Halbleitermaterialgasen, wie etwa Silan oder
Dichlorsilan, gebildet ist, auf. Die Unterlage 2 weist ein Mate
rial auf, dessen Schmelzpunkt oder Erweichungstemperatur niedriger
als der der Halbleiterschicht 1 ist. Außerdem darf das Material
bei einer Temperatur, bei der die Halbleiterschicht 1 geschmolzen
wird, nicht sieden oder Gase erzeugen. Wenn beispielsweise die
Halbleiterschicht 1 Silizium (dessen Schmelzpunkt 1414°C ist) auf
weist, können als Material der Unterlage 2 Metalle wie Aluminium
(der Schmelzpunkt ist 660°C und der Siedepunkt ist 2467°C), Anti
mon (der Schmelzpunkt ist 630°C und der Siedepunkt ist 1635°C),
Gallium (der Schmelzpunkt ist 30°C und der Siedepunkt ist 2403°C),
Gold (der Schmelzpunkt ist 1064°C und der Siedepunkt ist 2966°C),
Silber (der Schmelzpunkt ist 962°C und der Siedepunkt ist 2212°C),
Germanium (der Schmelzpunkt ist 958°C und der Siedepunkt ist
2700°C), Zinn (der Schmelzpunkt ist 232°C und der Siedepunkt ist
2270°C), Kupfer (der Schmelzpunkt ist 1048°C und der Siedepunkt
ist 2595°C), Blei (der Schmelzpunkt ist 327°C und der Siedepunkt
ist 1744°C) oder eine Legierung von diesen oder eine Verbindung
wie Kalziumchlorid (der Schmelzpunkt ist 772°C und der Siedepunkt
ist 1600°C oder mehr) oder Kaliumchlorid (der Schmelzpunkt ist
776°C und der Siedepunkt ist 1500°C) oder Glas (die Erweichungs
temperatur ist etwa 500-800°C) etc. verwendet werden.
Obwohl die Halbleiterschicht 1 direkt auf der Unterlage 2 gebildet
werden kann, kann zwischen der Halbleiterschicht 1 und der Unter
lage 2 - wie in Fig. 1(a) gezeigt - zur thermischen Isolierung der
Halbleiterschicht 1 von der Unterlage 2 eine Isolationsschicht 10
gebildet werden. Die Isolationsschicht 10 wird auch gebildet, wenn
es nicht wünschenswert ist, daß ein Bestandteil der Unterlage 2
oder darin enthaltene Verunreinigungen in die Halbleiterschicht 1
diffundieren. Darüber hinaus verhindert die Isolatierschicht 10
auch eine Veränderung der Konfiguration der Halbleiterschicht 1
beim Schmelzen. Als Isolationsschicht 10 kann beispielsweise eine
Siliziumdioxidschicht o. ä. verwendet werden. Ähnlich wie als
Isolationsschicht 10 kann als Einkapselungsschicht 11 eine Silizi
umdioxidschicht verwendet werden. Die Einkapselungsschicht 11
schützt die Oberfläche der Halbleiterschicht 1 gegenüber der Atmo
sphäre und hält die Oberflächenmorphologie der Halbleiterschicht 1
mechanisch aufrecht.
Nachfolgend wird die Herstellung beschrieben. Zuerst wird, wie in
Fig. 1(b) gezeigt, die Unterlage 2 durch eine erste Heizeinrich
tung 6, wie etwa eine elektrische Widerstandsheizung oder eine
HF-Induktionsheizung auf den Schmelzpunkt oder die Erweichungstempe
tatur oder darüber aufgeheizt, bis sie im gesamten Gebiet ge
schmolzen ist, wo die Halbleiterschicht 1 gebildet ist. In dem
Falle, daß das Aufheizen durch die erste Heizeinrichtung 6 von der
der Halbleiterschicht 1 gegenüberliegenden Seite der Unterlage 2
ausgeführt wird, ist, da die Unterlage 2 insgesamt flüssig wird,
ein Container (Behälter) oder eine Bad-Wanne zur Aufnahme der Un
terlage 2 erforderlich, um zu verhindern, daß die Unterlage 2 zer
fließt und die Konfiguration der Halbleiterschicht 1 zerstört
wird. Alternativ kann in dem Falle, daß das Aufheizen durch die
erste Heizeinrichtung 6 von der Seite der Halbleiterschicht 1 aus
erfolgt, der zu schmelzende oder zu erweichende Teil der Unterlage
2 auf das Grenzschichtgebiet unterhalb der Halbleiterschicht 1
oder der Isolierschicht begrenzt werden. In jedem Falle sollte die
Unterlage 2 unter der Halbleiterschicht 1 so aufgeheizt werden,
daß die gesamte Oberfläche des Gebietes, wo die Halbleiterschicht
1 gebildet ist, aufgeschmolzen werden kann. Dann wird, wie in Fig.
1(b) gezeigt, die Halbleiterschicht 1 durch die zweite Heizein
richtung 7, wie etwa einen Kohlenstoffheizer oder eine Infrarot
lampe aufgeheizt, um geschmolzen und rekristallisiert zu werden
und das aufgeschmolzene Gebiet wird bewegt, um entsprechend der
Bewegung der zweiten Heizeinrichtung aufeinanderfolgend
(kontinuierlich) die gesamte Halbleiterschicht 1 aufzuschmelzen
und zu rekristallisieren. Bei dieser in Fig. 1 gezeigten Ausfüh
rungsform besteht die zweite Heizeinrichtung aus einem Infrarot
lampen-Heizer 4 mit einem zylindrischen Spiegel 5.
Zu diesem Zeitpunkt kann, da mindestens das Grenzflächengebiet der
Unterlage 2 nahe unterhalb der Halbleiterschicht 1 oder der Iso
lierschicht 10 aufgeschmolzen oder erweicht ist und fluides Ver
halten zeigt, auch dann, wenn die Halbleiterschicht 1 aus einem
Material gebildet ist, dessen Volumen sich während der Erstarrung
ändert, wie etwa Silizium, die Halbleiterschicht 1 ihr Volumen
ohne Verursachung von Spannungen ändern, was auf dem in bezug auf
das herkömmliche Verfahren nach Fig. 3 beschriebenen Prinzip be
ruht. Anders als beim herkömmlichen Verfahren wird zu dieser Zeit,
da die Unterlage 2 nicht nur in der Nähe des geschmolzenen Teils
der durch die zweite Heizeinrichtung 7 aufgeheizten Halblei
terschicht 1, sondern in der gesamten Oberfläche des Gebietes, in
dem die Halbleiterschicht 1 gebildet ist, aufgeschmolzen ist,
keine durch das Aufschmelzen und Erstarren der Unterlage 2, auf
der die Halbleiterschicht 1 gebildet ist, hervorgerufene Spannung
erzeugt. Auch wenn eine Isolierschicht 10 vorhanden ist, ist die
Funktion der Unterlage 2 im flüssigen Zustand, die darin besteht,
die Spannung in der Halbleiterschicht 1 zu entspannen, durch das
Einfügen der Isolierschicht 10 nicht zunichte gemacht - vorausge
setzt, daß die mechanische Stärke der Isolierschicht 10 nicht zu
groß ist. Die Dicke der Isolierschicht 10 sollte also im Vergleich
mit der Dicke der Halbleiterschicht 1 hinreichend gering sein,
oder als Isolierschicht 10 sollte eine Siliziumdioxidschicht ver
wendet werden. Wenn die Halbleiterschicht 1 aus Silizium und die
Isolierschicht 10 aus Siliziumdioxid besteht, kann, da die Silizi
umdioxidschicht nicht wie die Unterlage 2 in den flüssigen Zustand
übergeht, sondern bei der Temperatur, bei der Silizium geschmolzen
wird, Plastizität zeigt, diese so reformiert werden, daß sie die
Volumenausdehnung des Siliziums zum Zeitpunkt des Erstarrens auf
nimmt, wodurch der Schicht die Spannung entzogen wird.
Da die Unterlage 2 unter der Halbleiterschicht 1 sich im flüssigen
Zustand befindet, befindet sich die Halbleiterschicht 1 auf einer
horizontalen und statischen flüssigen Oberfläche der Unterlage 2,
so daß die Halbleiterschicht 1 eben gehalten wird. Im Ergebnis
dessen gibt es keine Probleme damit, daß das Substrat infolge ei
ner durch das Schmelzen und Rekristallisieren der Halbleiter
schicht 1 erzeugten Spannung deformiert bzw. verzogen wird, und im
Unterschied zum herkömmlichen Verfahren wird bei dieser Ausfüh
rungsform der Erfindung die Ebenheit der Halbleiterschicht 1 ge
wahrt. Wenn die Halbleiterschicht 1 durch die zweite Heizeinrich
tung 7 so aufgeheizt wird, daß sie geschmolzen wird, findet, da
die Unterlage 2 unter der Halbleiterschicht 1 ebenfalls teilweise
aufgeheizt wird, in der geschmolzenen Unterlage 2 eine Konvektion
8 statt. Da die Konvektion 8 in die Richtung erfolgt, in die der
aufgeheizte Teil der Halbleiterschicht 1 oder der Isolierschicht
10 - wie in Fig. 1(b) gezeigt - sich ausdehnen, wird infolge der
erwähnten Ausdehnungskraft die Ebenheit der Halbleiterschicht 1
und außerdem die Gleichförmigkeit der Temperatur um das teilweise
aufgeheizte Gebiet durch die Konvektion 8 verbessert. Im Ergebnis
dessen werden durch Temperaturungleichmäßigkeiten während der Re
kristallisation verursachte Defekte verringert, und die Kristal
linität der aufgeschmolzenen und rekristallisierten Halbleiter
schicht verbessert. In Fig. 1(c) ist die Halbleitereinrichtung
nach dem Aufschmelzen und der Rekristallisation gezeigt.
Wie oben beschrieben, wird bei der ersten Ausführungsform der Er
findung, da die Halbleiterschicht 1 auf einer Unterlage 2 aus ei
nem Material, dessen Schmelzpunkt oder Abweichungstemperatur nied
riger als die des die Halbleiterschicht 1 bildenden Materials
sind, geschmolzen und rekristallisiert wird, die Entstehung von
Spannungen in der Halbleiterschicht verringert oder reduziert, und
damit kann die Ebenheit der Halbleiterschicht 1 durch Verwindungen
des Substrats nicht beeinträchtigt werden, wodurch die Temperatur
in der Halbleiterschicht 1 zur Zeit der Rekristallisation
gleichförmig ist. Im Ergebnis dessen, kann eine Rekristallisa
tionsschicht 1a mit einem hohen Grad an Kristallinität erhalten
werden. Außerdem ist es möglich, eine sich über eine große Fläche
erstreckende Halbleiterschicht 1 ohne Begrenzung durch die Größe
des Substrats aufzuschmelzen und zu rekristallisieren.
Im folgenden wird als nächstes eine weitere Ausführungsform der
vorliegenden Erfindung beschrieben. Fig. 2 ist eine schematische
Querschnittsdarstellung, die ein Verfahren zur Herstellung einer
Halbleitereinrichtung entsprechend dieser Ausführungsform zeigt.
In Fig. 2(a) bezeichnet Bezugsziffer 12, in Fig. 2(b) Bezugsziffer
12a eine besondere Platte (splint plate).
Im folgenden wird das Verfahren beschrieben. Wenn eine freie Flüs
sigkeitsoberfläche der geschmolzenen Unterlage 2 im flüssigen Zu
stand durch äußere Störungen, wie etwa mechanische Schwingungen,
zum Zeitpunkt der Rekristallisation der Halbleiterschicht 1 ge
wellt oder anderweitig gestört und dadurch die Figuration der
Halbleiterschicht 1 zerstört wird, so kann dies durch Nieder
drücken der Halbleiterschicht 1 durch eine Platte (splint plate)
12 - wie in Fig. 2 gezeigt - verhindert werden. Wenn die Platte 12
aus einem transparenten Material wie Quarz, Saphir oder durch
scheinendem Aluminium gebildet ist und eine optische Heizeinrich
tung, wie eine Infrarotlampe, zum Aufheizen der Halbleiterschicht
1 verwendet wird, kann auch dann, wenn die Halbleiterschicht 1 mit
der Platte 12 bedeckt ist, die Halbleiterschicht 1 effektiv aufge
heizt werden. In einer Ausgestaltung kann die Oberfläche der
Platte 12a erhaben bzw. geprägt sein, und die Halbleiterschicht 1
kann durch die Platte 12 geformt werden, wenn die Halbleiter
schicht 1 geschmolzen wird. Wie in Fig. 2 gezeigt, kann die Halb
leiterschicht durch die Platte 12 über die Einkapselungsschicht 11
niedergedrückt werden oder ein Antihaftmittel auf die Grenzfläche
zwischen der Andruck- bzw. Stützplatte 12 und der Halbleiter
schicht 1 aufgebracht sein, so daß die Halbleiterschicht 1 nicht
infolge des Aufschmelzens und Rekristallisierens an der Platte 12
haften kann. Als Antihaftmittel können Siliziumnitrid-, Silizium
karbid-, Bornitridpulver o. ä. verwendet werden.
Wie oben beschrieben kann bei der zweiten Ausführungsform der Er
findung dann, wenn die flüssige Oberfläche der geschmolzenen Un
terlage 2 durch äußere Störungen wie mechanische Schwingungen ge
wellt bzw. gekräuselt oder sonstwie gestört ist, während die Halb
leiterschicht 1 rekristallisiert, und dadurch die Konfiguration
der Halbleiterschicht 1 beeinträchtigt wird, dies durch Nie
derdrücken der Halbleiterschicht 1 mittels der Platte 12 verhin
dert werden. Bei den dargestellten Ausführungsformen der Erfindung
ist, da die Halbleiterschicht 1 auf der Unterlage 2 gebildet und
im Gegensatz zum herkömmlichen Verfahren kein Substrat verwendet
wird, die Größe der Halbleiterschicht 1 nicht auf die Größe des
Substrates begrenzt, und es kann eine sich über eine große Fläche
entsprechend der Ausdehnung einer Unterlage 2 erstreckende Halb
leiterschicht rekristallisiert werden.
Obwohl bei den dargestellten Ausführungsformen hauptsächlich Sili
zium als Material für die Halbleiterschicht 1 und hauptsächlich
Siliziumdioxid als Material für die Isolationsschicht 10 und die
Einkapselungsschicht 11 verwendet wird, ist das zu verwendende Ma
terial darauf nicht begrenzt, und ähnliche Effekte können mit Ma
terialien ähnlicher Natur wie den verwendeten erreicht werden.
Obgleich in den Ausführungsformen die Verwendung eines Infrarot
lampen-Heizers als Heizeinrichtung zum Aufschmelzen und Rekristal
lisieren der Halbleiterschicht 1 angegeben wurde, ist das Verfah
ren darauf keineswegs beschränkt, sondern es kann jede Einrichtung
verwendet werden, die genügend Energie zum Aufschmelzen der Halb
leiterschicht 1 liefert.
Obgleich in den Ausführungsformen ein Verfahren beschrieben wurde,
bei dem die Halbleiterschicht 1 partiell aufgeschmolzen und der
aufgeschmolzene Abschnitt bewegt wird, kann auch ein Verfahren an
gewandt werden, bei dem die gesamte Oberfläche der Halbleiter
schicht 1 zur gleichen Zeit aufgeschmolzen wird. Die rekristalli
sierte Halbleiterschicht 1 kann für Halbleitereinrichtungen ver
wendet werden, nachdem sie von der Unterlage 2 entfernt wurde. Da
sich infolge des Aufheizens durch die erste Heizeinrichtung die
Unterlage 2 im geschmolzenen Zustand befindet, ist es relativ
leicht, die Halbleiterschicht 1 von der Unterlage 2 zu entfernen.
Desweiteren kann die rekristallisierte Halbleiterschicht 1 in
Übereinstimmung mit der Rekristallisationsgeschwindigkeit der
Halbleiterschicht 1 von der Unterlage 2 abgezogen werden.
Wie oben beschrieben, wird beim erfindungsgemäßen Verfahren zur
Herstellung einer Halbleitereinrichtung die Halbleiterschicht auf
einer Unterlage geschmolzen und rekristallisiert, die aus einem
Material gebildet ist, dessen Schmelzpunkt oder Erweichungstempe
ratur niedriger als diejenige des Halbleitermaterials, das die
Halbleiterschicht bildet, sind. Damit kann die Entstehung von
Spannungen in der Halbleiterschicht unterdrückt oder eingeschränkt
werden, und die Ebenheit der Halbleiterschicht wird nicht infolge
von Verwindungen des Substrats beeinträchtigt, wodurch die
Gleichförmigkeit der Temperaturverteilung in der Halbleiterschicht
zum Zeitpunkt der Rekristallisation verbessert wird. Im Ergebnis
dessen kann eine rekristallisierte Schicht mit guter Kristallini
tät gewonnen werden. Außerdem ist es möglich, eine sich über eine
große Fläche erstreckende Halbleiterschicht zu schmelzen und zu
rekristallisieren. Darüber hinaus kann durch Bilden einer Isolati
onsschicht zwischen der Unterlage und der Halbleiterschicht das
Eindiffundieren von Bestandteilen der Unterlage oder in der Unter
lage vorhandenen Verunreinigungen in die Halbleiterschicht verhin
dert werden, und durch Verwendung einer Stütz- bzw. Andruckplatte
auf der Halbleiterschicht kann deren Ebenheit weiter verbessert
werden.
Claims (11)
1. Verfahren zur Herstellung einer Halbleitereinrichtung, bei
dem eine Halbleiterschicht (1) geschmolzen und rekristallisiert
wird, mit den Schritten:
Bilden einer polykristallinen oder amorphen, ein Halbleitermate rial aufweisenden Halbleiterschicht (1) auf einer Unterlage (2), deren Schmelzpunkt oder Erweichungstemperatur niedriger als der Schmelzpunkt des die Halbleiterschicht (1) bildenden Halbleiterma terials ist,
Aufheizen der Unterlage (2) durch eine erste Heizeinrichtung (6) bis zum Aufschmelzen und
Aufschmelzen und Rekristallisieren der Halbleiterschicht (1) durch eine zweite Heizeinrichtung, während die Unterlage (2) im ge schmolzenen Zustand gehalten wird.
Bilden einer polykristallinen oder amorphen, ein Halbleitermate rial aufweisenden Halbleiterschicht (1) auf einer Unterlage (2), deren Schmelzpunkt oder Erweichungstemperatur niedriger als der Schmelzpunkt des die Halbleiterschicht (1) bildenden Halbleiterma terials ist,
Aufheizen der Unterlage (2) durch eine erste Heizeinrichtung (6) bis zum Aufschmelzen und
Aufschmelzen und Rekristallisieren der Halbleiterschicht (1) durch eine zweite Heizeinrichtung, während die Unterlage (2) im ge schmolzenen Zustand gehalten wird.
2. Verfahren zur Herstellung einer Halbleitereinrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß zwischen der Halbleiter
schicht (1) und der Unterlage (2) eine Trenn- bzw. Isolierschicht
(10) angeordnet ist, so daß Bestandteile der Unterlage oder in der
Unterlage enthaltene Verunreinigungen nicht in die Halbleiter
schicht (1) eindiffundieren können.
3. Verfahren zur Herstellung einer Halbleitereinrichtung nach
Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf der Halbleiter
schicht (1) eine Platte (12) zur Stabilisierung der Konfiguration
der Halbleiterschicht (1), wenn diese aufgeschmolzen und rekri
stallisiert wird, angeordnet ist.
4. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Halb
leiterschicht (1) Silizium aufweist.
5. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Unter
lage (2) ein aus der aus Aluminium, Antimon, Gallium, Gold, Sil
ber, Germanium, Zinn, Kupfer, Blei oder einer Legierung aus die
sen, Kalziumchlorid, Kaliumchlorid oder Glas bestehenden Gruppe
ausgewähltes Material aufweist.
6. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die erste
und zweite Heizeinrichtung (6, 7) Heizer sind, die aus der aus ei
nem Graphit- bzw. Kohlenstoffheizer und einem Infrarot-Heizer be
stehenden Gruppe ausgewählt sind.
7. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 2-6, dadurch gekennzeichnet, daß die Iso
lierschicht (10) eine Siliziumdioxidschicht aufweist.
8. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 3-7, dadurch gekennzeichnet, daß die An
drückplatte (12) aus einem aus der aus Quarz, Saphir und durch
scheinendem Aluminium gebildeten Gruppe ausgewählten Material ge
bildet ist.
9. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 3-8, dadurch gekennzeichnet, daß ein Anti
haftmittel zur Verhinderung des Anhaftens der Halbleiterschicht
(1) an der Platte (12) verwendet wird.
10. Verfahren zur Herstellung einer Halbleitereinrichtung nach
Anspruch 9, dadurch gekennzeichnet, daß das Antihaftmittel aus der
aus Siliziumnitrid, Siliziumkarbid und Bornitrid bestehenden
Gruppe ausgewählt wird.
11. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 3-10, dadurch gekennzeichnet, daß die Ober
fläche der Platte (12) erhaben bzw. geprägt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3031799A JPH04253323A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4140555A1 DE4140555A1 (de) | 1992-08-06 |
DE4140555C2 true DE4140555C2 (de) | 1993-08-05 |
Family
ID=12341120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4140555A Granted DE4140555A1 (de) | 1991-01-29 | 1991-12-09 | Verfahren zur herstellung einer halbleitereinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5228948A (de) |
JP (1) | JPH04253323A (de) |
DE (1) | DE4140555A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5540183A (en) * | 1993-03-16 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | Zone-melting recrystallization of semiconductor materials |
JP3841866B2 (ja) * | 1996-03-04 | 2006-11-08 | 三菱電機株式会社 | 再結晶化材料の製法、その製造装置および加熱方法 |
JP5591695B2 (ja) * | 2007-06-26 | 2014-09-17 | マサチューセッツ インスティテュート オブ テクノロジー | 薄膜カプセル内の半導体ウェハの再結晶化およびその関連工程 |
DE102012012088A1 (de) | 2012-06-18 | 2013-12-19 | Jean-Paul Theis | Verfahren zum Herstellen von Halbleiterdünnschichten auf Fremdsubstraten |
US9171971B2 (en) | 2013-10-31 | 2015-10-27 | Globalfoundries U.S. 2 Llc | Encapsulated sensors |
US9368653B1 (en) | 2014-12-23 | 2016-06-14 | International Business Machines Corporation | Silicon photonics integration method and structure |
US9691812B2 (en) | 2015-04-29 | 2017-06-27 | Globalfoundries Inc. | Photodetector and methods of manufacture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4321099A (en) * | 1979-11-13 | 1982-03-23 | Nasa | Method of fabricating Schottky barrier solar cell |
JPS58176929A (ja) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59119829A (ja) * | 1982-12-27 | 1984-07-11 | Hitachi Ltd | 半導体基板のSi層の帯域溶融法 |
EP0235819B1 (de) * | 1986-03-07 | 1992-06-10 | Iizuka, Kozo | Verfahren zum Herstellen einer monokristallinen Halbleiterschicht |
JPS6388819A (ja) * | 1986-10-01 | 1988-04-19 | Sharp Corp | 半導体装置の製造方法 |
JPH0283915A (ja) * | 1988-09-20 | 1990-03-26 | Ricoh Co Ltd | 半導体単結晶薄膜の製造方法 |
-
1991
- 1991-01-29 JP JP3031799A patent/JPH04253323A/ja active Pending
- 1991-12-05 US US07/802,481 patent/US5228948A/en not_active Expired - Lifetime
- 1991-12-09 DE DE4140555A patent/DE4140555A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US5228948A (en) | 1993-07-20 |
DE4140555A1 (de) | 1992-08-06 |
JPH04253323A (ja) | 1992-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3939473C2 (de) | ||
EP0021087B1 (de) | Verfahren zur Herstellung grobkristalliner oder einkristalliner Metall- oder Legierungsschichten sowie Anwendung des Verfahrens zur Herstellung von Halbleiterschaltungen und Kontaktelektroden | |
DE1933690C3 (de) | Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat | |
DE3219441C2 (de) | ||
DE2820824C2 (de) | ||
DE69826053T2 (de) | Halbleitersubstrat und Verfahren zu dessen Herstellung | |
DE1696075C3 (de) | Verfahren zur partiellen Galvanisierung einer Halbleiterschicht | |
DE1084381B (de) | Legierungsverfahren zur Herstellung von pn-UEbergaengen an der Oberflaeche eines Halbleiterkoerpers | |
DE10020412A1 (de) | Verfahren und Vorrichtung zum Anbringen einer Metallfolie an einen Halbleiterwafer, Halbleitervorrichtung und Verwendung | |
DE4140555C2 (de) | ||
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE3231671C2 (de) | ||
DE4313042C2 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
DE2626761A1 (de) | Verfahren und vorrichtung zum herstellen von einzelkristallschichten | |
DE2517252A1 (de) | Halbleiterelement | |
DE955624C (de) | Verfahren zur Herstellung von Halbleitereinrichtungen | |
DE1055131B (de) | Verfahren zur Herstellung von pn-Schichten in Halbleitern nach der Pulverschmelz-Methode | |
EP0334110B1 (de) | Verfahren zum Herstellen von polykristallinen Schichten mit grobkristallinem Aufbau für Dünnschichthalbleiterbauelemente wie Solarzellen | |
DE4311509C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
EP0101762B1 (de) | Verfahren zur Thermomigration flüssiger Phasen und Vorrichtung zur Durchführung des Verfahrens | |
DE1911335A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE3502757A1 (de) | Verfahren und einrichtung zum herstellen von kristallkeimen fuer einkristall-halbleiteranordnungen | |
DE2738614A1 (de) | Verfahren zum herstellen von halbleitersubstraten fuer integrierte halbleiterschaltkreise | |
DE19720880A1 (de) | Elektrisches Heizelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |