DE4136303A1 - METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE - Google Patents
METHOD FOR PRODUCING A SEMICONDUCTOR DEVICEInfo
- Publication number
- DE4136303A1 DE4136303A1 DE4136303A DE4136303A DE4136303A1 DE 4136303 A1 DE4136303 A1 DE 4136303A1 DE 4136303 A DE4136303 A DE 4136303A DE 4136303 A DE4136303 A DE 4136303A DE 4136303 A1 DE4136303 A1 DE 4136303A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- sic
- capacitor
- silicon carbide
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
Abstract
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiter einrichtung gemäß dem Oberbegriff des Patentanspruchs 1 und insbesondere auf ein Verfahren zur Erhöhung der Kapazität einer Speichereinrichtung.The invention relates to a method for producing a semiconductor device according to the preamble of claim 1 and in particular to a method for increasing the capacity of a storage device.
In jüngster Zeit wurden Verfahren entwickelt, um bei Halbleiter-Speicherein richtungen die Kapazität der Speicherzellen zu erhöhen. Insbesondere bei der Herstellung von sogenannten DRAM′s (dynamische Speicher mit wahlfreiem Zugriff bzw. Dynamic Random Access Memories) wurden große Erfolge erzielt, bei denen jede Speicherzelle aus einem Kondensator und einem Transistor auf gebaut ist. Dabei konnte gleichzeitig in nur drei Jahren die Integrationsdichte um den Faktor 4 erhöht werden. Momentan werden 4 Mb DRAM's in großtechni schem Maßstab hergestellt während 16 Mb DRAM's zu diesem Zweck schon vorbereitet sind. DRAM's mit 64 Mb und 256 Mb werden gegenwärtig entwickelt. Recently, methods have been developed to be used in semiconductor memories directions to increase the capacity of the memory cells. Especially with the Production of so-called DRAM’s (dynamic memory with random Access or Dynamic Random Access Memories) great success has been achieved, where each memory cell consists of a capacitor and a transistor is built. At the same time, the integration density could be achieved in just three years be increased by a factor of 4. Currently 4 Mb DRAM's are being used in large-scale on a scale of 16 Mb DRAM's for this purpose are prepared. 64 Mb and 256 Mb DRAMs are currently being developed.
Jede dieser Halbleiterspeichereinrichtungen sollte eine große Kapazität auf weisen, um Information zuverlässig einlesen und auslesen zu können. Wird je doch beispielsweise die Integrationsdichte um den Faktor 4 erhöht, so steigt die Chipgröße nur um den Faktor 1,4 an, was dazu führt, daß die relative Speicher zellengröße auf ein Drittel absinkt. Die gegenwärtig vorhandenen Kondensator strukturen weisen somit bei den sich ergebenden kleinen Abmessungen nicht die erforderliche Zellenkapazität auf. In diesem Bereich sind daher weitere An strengungen erforderlich, um Verfahren zu entwickeln, die zu höheren Kapazi täten führen.Each of these semiconductor memory devices should have a large capacity point in order to be able to reliably read and read information. Will ever but if, for example, the integration density increases by a factor of 4, it increases Chip size only increases by a factor of 1.4, which leads to relative memory cell size drops to a third. The current condenser structures do not have the resulting small dimensions the required cell capacity. In this area there are therefore other types Strengths required to develop procedures that lead to higher capaci actions.
Grundsätzlich ist es möglich, zur Erhöhung der Kapazität dielektrische Schich ten dünner auszubilden, die effektive Fläche eines Kondensators zu vergrößern oder Materialien zu verwenden, die eine größere Dielektrizitätskonstante auf weisen. Bei der zuerst genannten Technik, bei der die Dicke der dielektrischen Schicht auf Werte unterhalb von 100 Å (10 nm) eingestellt wird, ergeben sich Grenzen durch den Fowler-Nordheim-Strom, so daß ernsthafte Probleme hin sichtlich der Zuverlässigkeit auftreten, was zu Schwierigkeiten führt, wenn diese Technik bei der Herstellung von Speichereinrichtungen mit großer Kapa zität verwendet wird.Basically, it is possible to increase the capacitance dielectric layer ten thinner to enlarge the effective area of a capacitor or use materials that have a larger dielectric constant point. In the former technique, in which the thickness of the dielectric Layer is set to values below 100 Å (10 nm), result Limits through the Fowler-Nordheim stream, so serious problems out there visible reliability, which leads to difficulties when this technique in the manufacture of large capa storage devices is used.
Die an zweiter Stelle genannte Technik, die die Vergrößerung der effektiven Flä che des Kondensators betrifft, ist am höchsten entwickelt und läßt sich in eine Technik zur Herstellung von Kondensatorzellen, bei denen Strukturen überein andergeschichtet sind, und in eine Technik zur Herstellung von Kondensator zellen, die durch Bildung von Gräben erhalten werden, unterteilen, und zwar je nach Integrationsdichte. Beide Techniken betreffen die Herstellung dreidimen sionaler Strukturen und unterscheiden sich somit von der Technik zur Herstel lung konventioneller planarer Kondensatorzellenstrukturen. Obwohl sich die zweite Technik bei der Herstellung der 4 Mb DRAM's bewährt hat, scheint sie zur Herstellung der 16 Mb DRAM's weniger geeignet. Darüber hinaus treten bei der Technik, bei der die Kondensatorzelle durch Übereinanderschichten von Kon densatorstrukturen erhalten wird, Probleme hinsichtlich der Schrittfolge bei der Herstellung auf, da der Kondensator oberhalb des Transistors zu liegen kommt. Andererseits ergeben sich bei der Technik zur Herstellung der Konden satorzelle vom Graben-Typ Schwierigkeiten hinsichtlich des Leckstroms zwi schen den Gräben, wenn diese kleiner und kleiner werden. In noch größerem Umfang werden Probleme bei der Herstellung von 64 Mb DRAM's erwartet, wenn die genannten Techniken dort zum Einsatz kommen sollen.The second-mentioned technique, which involves increasing the effective area surface of the capacitor is the most developed and can be divided into one Technology for manufacturing capacitor cells in which structures match are layered, and in a technique for manufacturing capacitor divide cells obtained by forming trenches, each according to integration density. Both techniques concern the production of three dimensions sional structures and therefore differ from the technology used to manufacture them conventional planar capacitor cell structures. Although the second technique in the production of the 4 Mb DRAMs, it seems to Production of the 16 Mb DRAM's less suitable. In addition, at Technology in which the capacitor cell is stacked by con capacitor structures is obtained, problems regarding the sequence of steps manufacturing on because the capacitor is above the transistor is coming. On the other hand, the technology used to produce the condensates Trench-type sator cell Difficulty in leakage current between ditches when they get smaller and smaller. In even bigger Problems with the manufacture of 64 Mb DRAM's are expected, if the techniques mentioned should be used there.
Es wurden daher neue Kondensatorstrukturen entwickelt, beispielsweise Kon densatoren mit übereinandergeschichteten Strukturen und Gräben, Konden satoren mit Rippenstrukturen, kastenförmig ausgebildete Kondensatoren, ausgedehnte Kondensatoren mit übereinandergeschichteten Strukturen, usw., um die obengenannten Probleme bei der Herstellung von DRAM's mit gro ßer Speicherkapazität zu überwinden. Die genannten Vorschläge haben sich aber allesamt als nicht durchführbar erwiesen, um die nächste Generation von Speichereinrichtungen mit höherer Integrationsdichte zu bilden, und zwar im wesentlichen infolge von Designbeschränkungen und zu komplizierten Her stellungsschritten. Es mußte daher über neue Kondensatorstrukturen nachge dacht werden.New capacitor structures have therefore been developed, for example Kon capacitors with superimposed structures and trenches, condensers sensors with fin structures, box-shaped capacitors, extensive capacitors with stacked structures, etc. to solve the above-mentioned problems in manufacturing DRAM's with large Overcoming storage capacity. The suggestions mentioned have changed but all proved impracticable to the next generation of To form storage devices with higher integration density, namely in essentially due to design restrictions and overly complicated manufacture position steps. It had to follow up on new capacitor structures be thought.
Schließlich wurde ein Verfahren vorgeschlagen, bei dem die Kapazität unter Ausnutzung der Eigenschaften des Speicherelektrodenmaterials selbst erhöht werden konnte, ohne daß hierzu die Struktur der Speicherelektroden verbes sert werden mußte. Dieses Verfahren wird sowohl im Artikel "A New Stacked Ca pacitor Structure Using Hemi-Spherical Grain (HSG) Poly-Silicon Electrodes" (H. Watanabe, H. Aoto, S. Adachi, T. Ishÿima, E. Ikawa und K. Terada, SSDM, 1990, Seiten 873 bis 876), berichtet durch NEC Co., als auch im Artikel "Fabri cation of Storage Capacitance-Enhanced Capacitors with a Rough Electrode" (Yoshio Hayashide, Hiroshi Miyatake, Junichi Mitsuhashi, Makoto Hirayama, Takashi Higaki und Haruhiko Abe, SSDM, 1990, Seiten 869 bis 872), berichtet durch Mitsubishi Co., beschrieben. Diese beiden Artikel lehren, zur Vergröße rung der Zellenkapazität den Oberflächenbereich der Speicherelektrode zu ver größern, was dadurch erfolgen kann, daß die Morphologie des polykristallinen Siliciums, das als Speicherelektrode verwendet wird, erhöht wird. Mit anderen Worten wurde festgestellt, daß dann, wenn zur Bildung der Speicherelektrode polykristallines Silicium durch ein Niederdruck-Chemical-Vapor-Deposition-Ver fahren (LPCVD) niedergeschlagen wird, die Oberflächenmorphologie des niedergeschlagenen Polysiliciums die größte Zunahme bei der Phasenüber gangstemperatur zeigt, bei der sich amorphes Silicium in polykristallines Sili cium umwandelt. In diesem Fall spielen jedoch neben der Niederschlagstempe ratur nicht nur der Druck beim Aufbringen des Polysiliciums, sondern auch seine Dicke bzw. Schichtdicke eine wesentliche Rolle bei der Änderung der Oberflächenmorphologle, so daß sich dieses Verfahren bei der Herstellung un terschiedlicher Kondensatorstrukturen nicht in jedem Fall anwenden läßt. Darüber hinaus treten elektrostatische Konzentrationen an Wende- bzw. Bie gepunkten (inflection points) zwischen den HSG-Körnern auf, und zwar infolge der Unebenheit der Oberfläche der Speicherelektrode, was die elektrischen Ei genschaften der dielektrischen Schicht und ihre Zuverlässigkeit herabsetzt.Finally, a procedure was proposed in which the capacity below Utilization of the properties of the storage electrode material itself increased could be without the structure of the storage electrodes had to be tested. This process is described in the article "A New Stacked Ca Pacitor Structure Using Hemi-Spherical Grain (HSG) Poly-Silicon Electrodes " (H. Watanabe, H. Aoto, S. Adachi, T. Ishÿima, E. Ikawa and K. Terada, SSDM, 1990, pages 873 to 876), reported by NEC Co., as well as in the article "Fabri cation of Storage Capacitance-Enhanced Capacitors with a Rough Electrode " (Yoshio Hayashide, Hiroshi Miyatake, Junichi Mitsuhashi, Makoto Hirayama, Takashi Higaki and Haruhiko Abe, SSDM, 1990, pages 869 to 872) by Mitsubishi Co. These two articles teach you how to enlarge cell capacity to ver the surface area of the storage electrode enlarge what can be done by the fact that the morphology of the polycrystalline Silicon, which is used as a storage electrode, is increased. With others Words have been found that when to form the storage electrode polycrystalline silicon by a low pressure chemical vapor deposition method driving (LPCVD), the surface morphology of the deposited polysilicon the largest increase in phase over shows transition temperature at which amorphous silicon in polycrystalline sili cium converts. In this case, however, play alongside the precipitation temp not only the pressure when applying the polysilicon, but also its thickness or layer thickness play an essential role in changing the Surface morphology, so that this process is un different capacitor structures cannot be used in every case. In addition, electrostatic concentrations occur at turning or bending points (inflection points) between the HSG grains, as a result the unevenness of the surface of the storage electrode, which is the electrical egg properties of the dielectric layer and their reliability.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Kondensators zu schaffen, dessen Kapazität sich durch Verwendung hochdi elektrischen Materials vergrößern läßt, um die genannten Probleme bei den herkömmlichen Techniken zu überwinden.The invention has for its object a method for producing a To create capacitor, the capacity of which by using hochdi electrical material can be enlarged to the problems mentioned in the to overcome conventional techniques.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentan spruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.The solution to the problem is in the characterizing part of the patent claim 1 specified. Advantageous embodiments of the invention are the See subclaims.
Das Verfahren zur Herstellung eines Kondensators nach der vorliegenden Er findung enthält einen Schritt zur Bildung einer α-Typ-Siliciumcarbid (SiC)-Schicht auf einer ersten leitfähigen Schicht, die als erste Elektrode dient, sowie einen Schritt zur Bildung einer zweiten leitfähigen Schicht, die als zweite Elek trode des Kondensators dient, auf der α-Typ-SiC-Schicht.The method of manufacturing a capacitor according to the present Er The invention contains a step to form an α-type silicon carbide (SiC) layer on a first conductive layer, which serves as the first electrode, and a step to form a second conductive layer, the second Elek trode of the capacitor is used on the α-type SiC layer.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:The invention is described in more detail below with reference to the drawing described. Show it:
Fig. 1 einen Querschnitt durch einen Kondensator mit einer O/SiC(α)-struk turierten dielektrischen Schicht und Fig. 1 shows a cross section through a capacitor with an O / SiC (α) -structured dielectric layer and
Fig. 2 einen Querschnitt durch einen Kondensator mit einer O/SiC(α)/SiC·Oy-strukturierten dielektrischen Schicht. Fig. 2 is a cross-sectional structured Oy-by a capacitor with a O / SiC (α) / SiC · dielectric layer.
Die dielektrische Konstante (Dielektrizitätskonstante) von α-Typ-Siliciumcar bid (nachfolgend als SiC(α) bezeichnet) ist 10,2, also um das 2,6fache größer als die einer Oxidschicht, und um das 1,36fache größer als die einer Nitrid schicht. Für eine vorgegebene Dicke der dielektrischen Schicht aus SiC(α) er gibt sich somit eine Kapazität, die um den Faktor 2,6 größer ist als bei Verwen dung der Oxidschicht, und um den Faktor 1,36 größer ist als bei Verwendung der Nitridschicht.The dielectric constant (dielectric constant) of α-type silicon car bid (hereinafter referred to as SiC (α)) is 10.2, i.e. 2.6 times larger than that of an oxide layer, and 1.36 times larger than that of a nitride layer. For a given thickness of the dielectric layer made of SiC (α) he there is thus a capacity that is 2.6 times larger than with Verwen formation of the oxide layer, and by a factor of 1.36 larger than when used the nitride layer.
Das Verfahren zur Herstellung einer SiC(α)-Schicht kann unter Ablauf der nachfolgend beschriebenen Reaktionsgleichung (1) durchgeführt werden.The process for producing an SiC (α) layer can be carried out using the reaction equation (1) described below can be carried out.
SiCl₄ + CH₄ → SiC(α) + HCl (1)SiCl₄ + CH₄ → SiC (α) + HCl (1)
In Übereinstimmung mit den Fig. 1 und 2 werden zwei Herstellungsverfahren beschrieben, bei denen zur Bildung von dielektrischen Kondensatorschichten SiC(α) verwendet wird, das nach Reaktionsgleichung (1) erzeugt wird. Bei einem Verfahren wird nur die SiC(α)-Schicht gemäß Fig. 1 hergestellt. Die Fig. 2 zeigt ein weiteres Verfahren, bei dem zusätzlich zu einer SiC(α)-Schicht eine weitere SiC·Oy-Schicht vorhanden ist, die dadurch erhalten wird, daß die Oberfläche der SiC(α)-Schicht nach Fig. 1 zwangsweise oxidiert wird.In accordance with FIGS. 1 and 2, two manufacturing methods are described in which SiC (α) is used to form dielectric capacitor layers, which is generated according to reaction equation (1). In one method, only the SiC (α) layer according to FIG. 1 is produced. FIG. 2 shows a further method in which, in addition to an SiC (α) layer, there is a further SiC.Oy layer which is obtained by forcing the surface of the SiC (α) layer according to FIG. 1 is oxidized.
Entsprechend der Fig. 1 wird durch natürliche Oxidation eine Oxidschicht 11 mit einer Dicke von etwa 15 Å (1,5 nm) auf einer ersten leitfähigen Schicht 10 gebildet, die z. B. eine mit Fremdstoffen dotierte, polykristalline Silicium schicht ist, und die als erste Elektrode eines Kondensators verwendet wird. An schließend wird auf der Oxidschicht 11 eine SiC(α)-Schicht 12 mit einer Dicke von etwa 70 Å (7 nm) niedergeschlagen, die über die Reaktionsgleichung (1) er halten wird. Auf diese Struktur wird eine zweite leitfähige Schicht 20 aufge bracht, z. B. eine andere, mit Fremdstoffen dotierte polykristalline Silicium schicht, die als zweite Elektrode des Kondensators verwendet wird.According to FIG. 1, an oxide layer 11 having a thickness of approximately 15 Å (1.5 nm) is formed on a first conductive layer 10 by natural oxidation. B. is a layer doped with foreign substances, polycrystalline silicon, and which is used as the first electrode of a capacitor. At closing, an SiC (α) layer 12 with a thickness of about 70 Å (7 nm) is deposited on the oxide layer 11 , which he will keep via the reaction equation (1). On this structure, a second conductive layer 20 is brought up, for. B. another, impurity-doped polycrystalline silicon layer that is used as the second electrode of the capacitor.
Die Fig. 2 zeigt den Fall, bei dem sowohl eine SiC(α)-Schicht als auch eine SiC·Oy-Schicht zum Einsatz kommen. Nach Bildung der ersten leitfähigen Schicht 10 wird wiederum durch natürliche Oxidation die Oxidschicht 11 an der Oberfläche der Schicht 10 gebildet, woraufhin auf die so erhaltene Struktur die SiC(α)-Schicht 12 mit einer Dicke bzw. Tiefe von etwa 70 Å (7 nm) aufge bracht wird, wie bereits unter Fig. 1 beschrieben. Anschließend wird diese SiC(α)-Schicht zwangsweise oxidiert, wodurch an deren Oberfläche eine SiC·Oy-Schicht 13 erhalten wird, die eine Dicke von etwa 12 Å (1,2 nm) auf weist. Auf die so erhaltene Struktur wird dann die zweite leitfähige Schicht 20 aufgebracht, so daß schließlich die in Fig. 2 abgebildete Schichtfolge erhalten wird. In der Fig. 2 ist mit dem Bezugszeichen "d" diejenige Dicke der SiC(α)-Schicht bezeichnet, die durch die zwangsweise Oxidation dieser Schicht ver braucht worden bzw. verlorengegangen ist. FIG. 2 shows the case in which both an SiC (α) layer and an SiC · Oy layer are used. After formation of the first conductive layer 10 , the oxide layer 11 is again formed on the surface of the layer 10 by natural oxidation, whereupon the SiC (α) layer 12 with a thickness or depth of approximately 70 Å (7 nm ) is brought up, as already described under Fig. 1. This SiC (α) layer is then forcibly oxidized, whereby an SiC · Oy layer 13 is obtained on its surface, which has a thickness of approximately 12 Å (1.2 nm). The second conductive layer 20 is then applied to the structure thus obtained, so that the layer sequence shown in FIG. 2 is finally obtained. In Fig. 2, the reference symbol "d" denotes that thickness of the SiC (α) layer which has been used or lost due to the forced oxidation of this layer.
Die Tabelle 1 vergleicht die Kapazitäten, die erfindungsgemäß mit einer dielek trischen Schicht aus SiC(α) erhalten werden, mit denjenigen Kapazitäten, die mit Hilfe konventioneller Verfahren erhalten werden, nach denen im allgemei nen Speichereinrichtungen mit großer Kapazität hergestellt werden, und bei denen die dielektrische Schicht eine Oxid/Nitrid/Oxid(ONO)-Schichtstruktur aufweist. Die Daten sind vorliegend so angeordnet, daß gemessene Werte und erwartete Werte einander gegenübergestellt werden, wobei die Werte einerseits auf eine Stapelstruktur und andererseits auf eine aufgewickelte Ein stapel-Struktur (Single Stack Wrapped (SSW)-Struktur) von 16 Mb DRAM Zellenkon densatoren bezogen sind.Table 1 compares the capacities according to the invention with a dielek tric layer of SiC (α) can be obtained with the capacities that can be obtained using conventional methods, according to which in general NEN large capacity storage devices are manufactured, and at which the dielectric layer has an oxide / nitride / oxide (ONO) layer structure having. In the present case, the data are arranged such that measured values and expected values are compared with each other, the values on the one hand on a stack structure and on the other hand on a wound one stack structure (single stack wrapped (SSW) structure) of 16 Mb DRAM cell con capacitors are related.
In der Tabelle 1 repräsentiert der Ausdruck T(N) die Dicke der Nitridschicht, der Ausdruck T(SiC(α)) die Dicke der SiC(α)-Schicht und der Ausdruck T(dielektri sche Schicht) die Dicke der dielektrischen Schicht, die zwischen den ersten und zweiten Elektroden eines Kondensators liegt. Darüber hinaus gibt der Aus druck O/SiC(α) diejenige Struktur an, die aus der auf natürlichem Wege gebil deten Oxidschicht und der SiC(α)-Schicht gemäß Fig. 1 besteht, während der Ausdruck O/SiC(α)/SiCxOy diejenige Struktur repräsentiert, die durch die auf natürlichem Wege gebildete Oxidschicht, die SiC(α)-Schicht und die SiCxOy-Schicht gemäß Fig. 2 erhalten wird.In Table 1, the expression T (N) represents the thickness of the nitride layer, the expression T (SiC (α)) the thickness of the SiC (α) layer, and the expression T (dielectric layer) the thickness of the dielectric layer lies between the first and second electrodes of a capacitor. In addition, the expression O / SiC (α) indicates that structure which consists of the naturally formed oxide layer and the SiC (α) layer according to FIG. 1, while the expression O / SiC (α) / SiCxOy represents the structure obtained by the naturally formed oxide layer, the SiC (α) layer and the SiCxOy layer according to FIG. 2.
Tabelle 1 läßt klar erkennen, daß bei dem erfindungsgemäßen Verfahren infol ge der Verwendung von SiC(α) bessere bzw. größere Kapazitäten erhalten wer den als mit dem konventionellen Verfahren, bei dem eine ONO-Struktur herge stellt wird.Table 1 clearly shows that infol better or larger capacities can be obtained by using SiC (α) than with the conventional method, which uses an ONO structure is posed.
Im vorliegenden Fall werden die Dicke der dielektrischen Schicht bzw. der kon ventionellen ONO-Struktur als auch ihre Kapazität durch elektrisch gemesse ne Werte angegeben. Die erwarteten Werte für die SiC(α)-Schichtstruktur nach der Erfindung können wie folgt berechnet werden:In the present case, the thickness of the dielectric layer or the con conventional ONO structure as well as its capacity measured electrically ne values specified. The expected values for the SiC (α) layer structure after of the invention can be calculated as follows:
Hierin sindAre in here
C die Kapazität,
ε die dielektrische Konstante (εO×εr),
A der Oberflächenbereich der Elektrode und
T (dielektrische Schicht) die Dicke der dielektrischen Schicht.C the capacity
ε the dielectric constant (ε O × ε r ),
A is the surface area of the electrode and
T (dielectric layer) the thickness of the dielectric layer.
Da für eine bestimmte Kondensatorstruktur und dielektrische Schicht der Aus druck A×(εO×εr) konstant ist, wird eine Kapazität für eine gegebene Dicke der dielektrischen Schicht erhalten. Beispielsweise ergibt sich folgendes:Since the expression A × (ε O × ε r ) is constant for a specific capacitor structure and dielectric layer, a capacitance for a given thickness of the dielectric layer is obtained. For example:
-
1) Für eine O/SiC(α)-Struktur und Stapelstruktur
T (SiC(α)) = 70 Å (7 nm)
T (dielektrische Schicht) = T (natürliche Oxidschicht) + T (SiC(α)) 1) For an O / SiC (α) structure and stack structure
T (SiC (α)) = 70 Å (7 nm)
T (dielectric layer) = T (natural oxide layer) + T (SiC (α))
Es folgt dann: C = 30,7 fF/Zelle.It then follows: C = 30.7 fF / cell.
-
2) Für eine O/SiC(α)-SiCxOy-Struktur (wenn die zwangsweise oxidierte
Schicht eine Dicke von etwa 12 Å aufweist) und Stapelstruktur,
T (SiC(α) = 70 Å
T (dielektrische Schicht) = T (natürliche Oxidschicht) + T (SiC(α)) + T (SiCxOy) 2) For an O / SiC (α) -SiCxOy structure (if the positively oxidized layer has a thickness of approximately 12 Å) and stack structure,
T (SiC (α) = 70 Å
T (dielectric layer) = T (natural oxide layer) + T (SiC (α)) + T (SiCxOy)
Es folgt dann: C = 24,65 fF/Zelle.It then follows: C = 24.65 fF / cell.
Die Zahl 4,32 Å entspricht im wesentlichen der verbrauchten Dicke der SiC(α)-Schicht infolge der zwangsweisen Oxidation.The number 4.32 Å corresponds essentially to the thickness used SiC (α) layer due to the forced oxidation.
Im obigen Ausführungsbeispiel ist die zweite Kondensatorelektrode eine poly kristalline Schicht, die mit Verunreinigungen bzw. Fremdstoffen dotiert wor den ist, und zwar durch Ionenimplantation, nachdem die polykristalline Silici umschicht niedergeschlagen worden ist. Werden Fremdstoffe bzw. Verunreini gungen durch Ionenimplantation eingebracht, so können sie jedoch die dielek trische Schicht infiltrieren und damit die elektrischen Eigenschaften der di elektrischen Schicht herabsetzen. Um dies zu verhindern, kann auch eine poly kristalline Siliciumschicht verwendet werden, die in situ dotiert ist (eigendo tiert).In the above embodiment, the second capacitor electrode is a poly crystalline layer that has been doped with impurities or foreign substances that is, by ion implantation after the polycrystalline silicon layer has been put down. Are foreign substances or contaminants gations introduced by ion implantation, but you can the dielek infiltrate and thus the electrical properties of the di reduce electrical layer. To prevent this, a poly crystalline silicon layer can be used, which is doped in situ (eigen animals).
Wie oben beschrieben, wird nach der Erfindung ein Verfahren zur Herstellung eines Kondensators vorgeschlagen, bei dem hochdielektrisches Material SiC(α) als dielektrische Kondensatorschicht zum Einsatz kommt, um die Kapazität der Speicherzelle zu vergrößern. Darüber hinaus wird eine Grenze hinsichtlich des Fehlers bei der Durchführung des Verfahrens erhalten, da es nicht erfor derlich ist, eine sehr dünne dielektrische Schicht zu bilden (wie dies herkömm lich der Fall ist, wenn Materialien mit niedriger Dielektrizitätskonstante zur Herstellung der dielektrischen Schicht verwendet werden), so daß auch eine vergrößerte Produktionsrate im Vergleich zum konventionellen Verfahren er zielt wird.As described above, according to the invention, there is a manufacturing method proposed a capacitor in which highly dielectric material SiC (α) is used as the dielectric capacitor layer to increase the capacitance to enlarge the memory cell. It also sets a limit regarding received the error while performing the procedure as it is not needed It is necessary to form a very thin dielectric layer (as is conventional This is the case when materials with a low dielectric constant are used Production of the dielectric layer can be used), so that also a increased production rate compared to the conventional process is aimed.
Claims (9)
- - Bildung einer α-Typ Siliciumcarbidschicht (12) auf einer ersten leitfähigen Schicht (10), welche als erste Kondensatorelektrode verwendet wird, und
- - Bildung einer zweiten leitfähigen Schicht (20), die als zweite Kondensator elektrode verwendet wird, auf der α-Typ Siliciumcarbidschicht (12).
- - Forming an α-type silicon carbide layer ( 12 ) on a first conductive layer ( 10 ), which is used as the first capacitor electrode, and
- - Formation of a second conductive layer ( 20 ), which is used as the second capacitor electrode, on the α-type silicon carbide layer ( 12 ).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009682A KR930001428A (en) | 1991-06-12 | 1991-06-12 | Manufacturing Method of Semiconductor Device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4136303A1 true DE4136303A1 (en) | 1992-12-17 |
Family
ID=19315689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4136303A Ceased DE4136303A1 (en) | 1991-06-12 | 1991-11-04 | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH04369264A (en) |
| KR (1) | KR930001428A (en) |
| DE (1) | DE4136303A1 (en) |
| FR (1) | FR2677810A1 (en) |
| GB (1) | GB2256747A (en) |
| IT (1) | IT1252285B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818071A (en) * | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
| KR100360413B1 (en) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5978553A (en) * | 1982-10-27 | 1984-05-07 | Hitachi Ltd | Capacitor and manufacture thereof |
| JPS60242678A (en) * | 1984-05-17 | 1985-12-02 | Seiko Epson Corp | Semiconductor memory device |
| JPS6347983A (en) * | 1986-08-18 | 1988-02-29 | Sharp Corp | Silicon carbide field effect transistor |
-
1991
- 1991-06-12 KR KR1019910009682A patent/KR930001428A/en not_active Application Discontinuation
- 1991-11-04 DE DE4136303A patent/DE4136303A1/en not_active Ceased
- 1991-11-13 FR FR9113932A patent/FR2677810A1/en not_active Withdrawn
- 1991-11-13 JP JP3297138A patent/JPH04369264A/en active Pending
- 1991-11-20 IT ITMI913097A patent/IT1252285B/en active IP Right Grant
- 1991-11-20 GB GB9124626A patent/GB2256747A/en not_active Withdrawn
Non-Patent Citations (3)
| Title |
|---|
| Abstract AN 80-54043 C/31 der Orbit Datenbank, file WPAT * |
| Harris, RC.: Metal-Oxide-Semiconductor Capacitors on Silicon Carbide. In: Solid-State Electronics, 1976, Vol. 19, pp. 103-105 * |
| Shinriki, H. et. al.: Promising Sherage Capectior... DRAM's. In: IEEE Transactions on Electron Devices, Vol. 37, No. 9, Sept. 1990, pp. 1939-1947 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2677810A1 (en) | 1992-12-18 |
| KR930001428A (en) | 1993-01-16 |
| JPH04369264A (en) | 1992-12-22 |
| ITMI913097A1 (en) | 1993-05-20 |
| ITMI913097A0 (en) | 1991-11-20 |
| GB2256747A (en) | 1992-12-16 |
| IT1252285B (en) | 1995-06-08 |
| GB9124626D0 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4402216C2 (en) | Semiconductor component with capacitors and method suitable for its production | |
| DE19518044C2 (en) | Method of manufacturing and arranging storage capacitors using materials with high dielectric constant | |
| DE60224379T2 (en) | Method to deposit a dielectric layer | |
| DE4323363B4 (en) | A method of manufacturing a capacitor for a semiconductor memory device | |
| DE4201004C2 (en) | Process for forming a capacitor | |
| DE4136420C2 (en) | Process for forming a capacitor | |
| DE4031411C2 (en) | Method of manufacturing a semiconductor device having a capacitor | |
| DE4006701C2 (en) | Film capacitor in semiconductor devices and method for its production | |
| DE19860829B4 (en) | Process for the production of a semiconductor device | |
| DE4446983C2 (en) | Method of manufacturing a capacitor of a semiconductor device | |
| DE19607351C2 (en) | Method of manufacturing capacitors of a semiconductor device | |
| DE19521489A1 (en) | Process for manufacturing a capacitor | |
| DE4221959A1 (en) | HIGH DIELECTRICITY CONDENSER AND METHOD FOR PRODUCING THE SAME | |
| DE4206848A1 (en) | METHOD FOR TEXTURING POLYCRYSTALLINE SILICON | |
| DE19904781A1 (en) | Dielectric capacitor especially a ferroelectric capacitor for a RAM | |
| DE19543539C1 (en) | Method for producing a memory cell arrangement | |
| DE69733055T2 (en) | Manufacturing Method for DRAM Stacking Capacitor | |
| DE4131078A1 (en) | Capacitor structure for DRAM cell - has two types of spacers with two sides, supporting subsequently formed layers respectively | |
| DE4018412A1 (en) | METHOD FOR PRODUCING FOLDING CAPACITORS IN A SEMICONDUCTOR, AND FOLDING CAPACITORS MADE THEREFOR | |
| DE4029256A1 (en) | STACK CAPACITOR OF A DRAM STORAGE CELL AND METHOD FOR PRODUCING THE SAME | |
| DE4442432A1 (en) | Prodn. of a capacitor for semiconductor storage device | |
| DE19649670A1 (en) | Method of manufacturing a capacitor of a semiconductor device and associated arrangement | |
| EP0779656A2 (en) | Method of producing capacitors in a semiconductor device | |
| DE10022649A1 (en) | Polishing liquid used for removing and/or structuring metal oxides, especially iridium oxide during chemical-mechanical polishing contains water, abrasive particles, and an additive selected from the group of phase-transfer catalysts | |
| DE4024195A1 (en) | METHOD FOR PRODUCING CAPACITORS IN A DRAM CELL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |