DE4134176A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE4134176A1
DE4134176A1 DE4134176A DE4134176A DE4134176A1 DE 4134176 A1 DE4134176 A1 DE 4134176A1 DE 4134176 A DE4134176 A DE 4134176A DE 4134176 A DE4134176 A DE 4134176A DE 4134176 A1 DE4134176 A1 DE 4134176A1
Authority
DE
Germany
Prior art keywords
arrangement
field effect
semiconductor
tetrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4134176A
Other languages
English (en)
Other versions
DE4134176C2 (de
Inventor
Wilfried Dr Quast
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE4134176A priority Critical patent/DE4134176C2/de
Priority to US07/953,718 priority patent/US5317282A/en
Priority to ITMI922354A priority patent/IT1255865B/it
Priority to FR9212441A priority patent/FR2682812A1/fr
Publication of DE4134176A1 publication Critical patent/DE4134176A1/de
Application granted granted Critical
Publication of DE4134176C2 publication Critical patent/DE4134176C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/345—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
    • H03D9/06—Transference of modulation using distributed inductance and capacitance
    • H03D9/0658—Transference of modulation using distributed inductance and capacitance by means of semiconductor devices having more than two electrodes
    • H03D9/0675—Transference of modulation using distributed inductance and capacitance by means of semiconductor devices having more than two electrodes using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0007—Dual gate field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors

Description

Im VHF-Bereich und UHF-Bereich werden in Eingangsschal­ tungen, Verstärkerschaltungen und Mischerschaltungen oftmals Feldeffekttransistor-Tetroden eingesetzt. Hier­ bei handelt es sich üblicherweise um zwei in Kaskoden­ schaltung integrierte selbstleitende N-Kanal-Feldef­ fekttransistoren vom Verarmungstyp, bei denen die Drain-Elektrode des ersten Feldeffekttransistors zu­ gleich die Source-Elektrode des zweiten Feldeffekttran­ sistors bildet; diese gemeinsame Elektrode wird als In­ sel und das entsprechende gemeinsame Halbleitergebiet der beiden Feldeffekttransistoren als Insel-Gebiet be­ zeichnet.
Um derartige Tetroden zu sperren, muß das Potential an der Gate-Elektrode negativ gegenüber dem Potential an der Source-Elektrode sein; dies wird üblicherweise durch einen Widerstand zwischen der Source-Elektrode und Bezugspotential erreicht, durch den das Source-Po­ tential angehoben wird. Gleichzeitig wird durch diesen Source-Widerstand der Arbeitspunkt der Tetrode einge­ stellt und dieser - durch Ausgleich von Temperatur­ schwankungen sowie Streuungen in der Schwellenspannung der beiden Feldeffekttransistoren - über einen relativ großen Bereich stabilisiert. Für Hochfrequenz-Anwendun­ gen muß jedoch dieser Source-Widerstand durch einen Kondensator mit relativ großer Kapazität (einige nF) überbrückt werden; dieser Kondensator ist jedoch nicht in der Halbleiteranordnung integrierbar und muß extern an einem separaten Anschlußpin angeschlossen werden. Außerdem erschwert der Spannungsabfall über dem Source-Widerstand eine - oft gewünschte - Herabsetzung der Versorgungsspannung der Halbleiteranordnung (bei­ spielsweise auf 5 V).
Der Erfindung liegt die Aufgabe zugrunde, eine Halblei­ teranordnung gemäß dem Oberbegriff des Patentan­ spruchs 1 anzugeben, bei der die durch den Source-Wi­ derstand bedingten Nachteile vermieden werden können und gleichzeitig dessen positive Auswirkungen beibehal­ ten werden.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
In der Halbleiteranordnung ist zur Einstellung des Ar­ beitspunkts der Tetrode sowie zu dessen Stabilisierung eine als Rückkoppelglied wirkende Dreipol-Anordnung vorgesehen, die im gleichen Halbleiterkörper wie die Feldeffekttransistor-Tetrode integriert ist. Das Steuerpotential für das Rückkoppelglied wird an der gemeinsamen Elektrode (Insel) der beiden Tetroden-Feld­ effekttransistoren abgegriffen und nicht von einem - nicht mehr benötigten - Source-Widerstand erzeugt. Diese gemeinsame Elektrode bzw. das gemeinsame Halb­ leitergebiet der beiden Tetroden-Feldeffekttransistoren (Insel-Gebiet) ist mit dem Eingang der Dreipol-Anord­ nung verbunden, deren Ausgang - vorzugsweise über einen Widerstand - mit der den Schaltungseingang der Halblei­ teranordnung bildenden Gate-Elektrode des ersten Tetro­ den-Feldeffekttransistors verbunden ist.
Die Dreipol-Anordnung weist eine Spannungsteiler-Anord­ nung auf, deren erster Anschluß den Eingang der Drei­ pol-Anordnung bildet und deren anderer Anschluß mit Be­ zugspotential verbunden ist. Der gemeinsame Anschluß bzw. Abgriff kann - falls die Dreipol-Anordnung als reine Potentiometer-Anordnung ausgebildet ist - den Ausgang der Dreipol-Anordnung bilden oder - falls die Dreipol-Anordnung noch ein aktives Element (beispiels­ weise einen Transistor) aufweist - mit dem Steuerein­ gang dieses aktiven Elements (beispielsweise der Ba­ sis-Elektrode oder der Gate-Elektrode eines Transi­ stors) verbunden werden, wobei der Ausgang des aktiven Elements (je nach Art und Schaltung die Emit­ ter-Elektrode bzw. die Kollektor-Elektrode oder die Source-Elektrode bzw. die Drain-Elektrode des Transi­ stors) dann den Ausgang der Dreipol-Anordnung bildet. Mit dem am Insel-Gebiet der Tetrode abgegriffenen Steu­ erpotential wird über den Spannungsteiler der Dreipol- Anordnung eine geeignete Vorspannung eingestellt, die zwischen dem Bezugspotential und dem Insel-Potential liegt. Da der Ausgang der Dreipol-Anordnung mit der Gate-Elektrode des ersten Tetroden-Feldeffekttran­ sistors - beispielsweise über einen Widerstand - ver­ bunden ist, wird durch diese Verbindung der Arbeits­ punkt der Tetrode festgelegt. Bei einer Änderung des Drain-Stroms der Tetrode ändert sich das Potential am Insel-Gebiet - beispielsweise fällt dieses mit anstei­ gendem Drain-Strom ab; durch die Dreipol-Anordnung wird diese Potentialänderung erfaßt, verarbeitet und der Ar­ beitspunkt der Tetrode nachgeregelt. Die Dreipol-Anord­ nung wirkt folglich als Rückkoppelglied stabilisierend auf den Arbeitspunkt der Tetrode ein.
Besitzt die Dreipol-Anordnung ein - vom Potential am Insel-Gebiet versorgtes - aktives Element, wird dessen Leitfähigkeit in Abhängigkeit des Potentials am Insel- Gebiet verändert; Änderungen des Drain-Stroms der Tetrode werden dadurch verstärkt rückgekoppelt, so daß eine automatische, sehr empfindliche Nachregelung des Arbeitspunkts der Tetrode erfolgt. Gegebenenfalls kann die Versorgungsspannung für das aktive Element auch vom Drain-Gebiet der Feldeffekttransistor-Tetrode abge­ griffen werden.
Durch den beschriebenen Regelmechanismus werden Auswir­ kungen von Temperaturschwankungen und Streuungen in der Schwellenspannung der Transistoren auf den Arbeitspunkt der Tetrode automatisch eliminiert. Die Vorteile des Source-Widerstands bzw. dessen positive Auswirkungen werden demnach von der Halbleiteranordnung der Erfin­ dung auch ohne diesen Source-Widerstand erzielt. Auf­ grund des Wegfalls des Source-Widerstands ergeben sich bei der angemeldeten Halbleiteranordnung jedoch noch weitere Vorteile:
  • - die monolithische Integration der gesamten Halb­ leiteranordnung in einem integrierten Schaltkreis wird - insbesondere durch den nun möglichen Ver­ zicht auf den großflächigen Kondensator - wesent­ lich erleichtert,
  • - der Arbeitspunkt der Tetrode kann ohne zusätzliche Versorgungsspannung eingestellt werden,
  • - die Gesamtzahl der externen Anschlüsse der Halb­ leiteranordnung bzw. des integrierten Schaltkrei­ ses wird auf vier beschränkt (auf die für die reine Tetroden-Schaltung benötigte Anzahl),
  • - die Betriebsspannung der Halbleiteranordnung läßt sich reduzieren, da über dem Source-Widerstand keine Spannung mehr abfallen kann.
In der Regel werden Feldeffekttransistor-Tetroden bei einem Drain-Strom von einigen mA (beispielsweise 10 mA) betrieben. Da kein Source-Widerstand mehr vorhanden ist, muß die Schwellenspannung der Feldeffekttransi­ stor-Tetrode - beispielsweise durch eine Ionenimplanta­ tion - so eingestellt werden, daß die beiden Feldef­ fekttransistoren vom selbstsperrenden Anreicherungstyp sind; das Potential des Insel-Gebiets liegt dann nahezu auf dem Potential - bzw. im Falle eines Stromflusses etwas unterhalb des Potentials - an der Gate-Elektrode des zweiten Tetroden-Feldeffekttransistors, das im Ar­ beitsbereich der Tetrode in der Regel stets oberhalb des Potentials an der Gate-Elektrode des ersten Tetro­ den-Feldeffekttransistors eingestellt wird.
Die als Rückkoppelglied wirkende Dreipol-Anordnung kann im einfachsten Fall als Potentiometer-Anordnung aus zwei Widerständen ausgeführt sein oder beispielsweise als Kombination einer Potentiometer-Anordnung und einem aktiven Element mit steuerbarer Leitfähigkeit - bei­ spielsweise einem Feldeffekttransistor oder einem Bipo­ lartransistor. Im Falle eines Transistors als aktivem Element muß dessen Art und Anschlußweise so gewählt werden, daß am Ausgang des Transistors - an diesem ist die Rückkoppelverbindung zur Gate-Elektrode des ersten Tetroden-Feldeffekttransistors angeschlossen - die durch den Transistor verstärkte Schwankung des In­ sel-Potentials auftritt.
Die Halbleiteranordnung der Erfindung soll weiterhin anhand zweier Ausführungsbeispiele beschrieben werden, bei denen die Dreipol-Anordnung in einem Fall aus einer Potentiometer-Anordnung mit zwei Widerständen besteht und in einem anderen Fall als Kombination aus einer Po­ tentiometer-Anordnung und einem MOS-Transistor als ak­ tives Element ausgebildet ist.
In der Fig. 1 ist das Schaltbild einer Halbleiteran­ ordnung mit der Tetrode und der nur aus Widerständen bestehenden Dreipol-Anordnung dargestellt, die Fig. 2 zeigt das perspektivische Schnittbild der entsprechen­ den Halbleiteranordnung. In der Fig. 3 ist das Schalt­ bild einer Halbleiteranordnung mit der Tetrode und der Dreipol-Anordnung mit einem MOS-Transistor dargestellt, die Fig. 4 zeigt das perspektivische Schnittbild der entsprechenden Halbleiteranordnung.
Gemäß dem Prinzipschaltbild der Fig. 1 wird die in einem integrierten Schaltkreis IG integrierte Tetrode 1 von den beiden Feldeffekttransistoren T1 und T2 ge­ bildet, wobei die Gate-Elektrode G1 des ersten Feldef­ fekttransistors T1 als Schaltungseingang E des inte­ grierten Schaltkreises IC und die Gate-Elektrode G2 des zweiten Feldeffekttransistors T2 als Steuereingang StE des integrierten Schaltkreises IG zur Regelung der Ver­ stärkung dient. Die Source-Elektrode S1 des ersten Feldeffekttransistors T1 ist an Bezugspotential GND angeschlossen, die Drain-Elektrode D2 des zweiten Feldeffekttransistors T2 bildet den Schaltungsausgang A des integrierten Schaltkreises IC. Beide Feldef­ fekttransistoren T1 und T2 besitzen eine gemeinsame In­ sel-Elektrode I, die gleichzeitig die Drain-Elektrode D1 des ersten Feldeffekttransistors T1 und die Source-Elektrode des zweiten Feldeffekttransistors T2 ist. Die Insel-Elektrode I ist mit dem den Eingang E3 der Dreipol-Anordnung bildenden ersten Anschluß des ersten Widerstands R1 des Spannungsteilers 3 verbunden. Der Abgriff des Spannungsteilers 3 ist über den Wider­ stand R3 mit der Gate-Elektrode G1 des ersten Feldef­ fekttransistors T1 der Tetrode 1 verbunden und über den zweiten Widerstand R2 des Spannungsteilers 3 an Bezugs­ potential GND angeschlossen. Der integrierte Schalt­ kreis IC besitzt damit lediglich 4 externe Anschluß­ pins, den Schaltungseingang E, den Steuereingang StE, den Schaltungsausgang A und den Anschlußpin für Be­ zugspotential GND.
Je nach Widerstandswert der beiden Widerstände R1 und R2 des Spannungsteilers 3 wird das Potential an der Gate-Elektrode G1 der Tetrode 1 über den Widerstand R3 mehr oder weniger stark angehoben. Somit kann einer­ seits der Arbeitspunkt der Tetrode eingestellt werden; andererseits werden Einflüsse von Temperaturschwankun­ gen auf den Drain-Strom sowie Streuungen in der Schwel­ lenspannung durch die daraus resultierenden Schwankun­ gen des Potentials an der Insel-Elektrode I auf die Gate-Elektrode G1 zurückgeführt, was wiederum eine Nachregelung des Drain-Stroms bewirkt. Die Widerstände R1 bis R3 sollten hohe Widerstandswerte - beispielswei­ se einige kΩ bis einige 100 kΩ - aufweisen, damit sie bei HF-Anwendungen nicht stören.
In der Fig. 2 ist das schematische Schnittbild durch eine Halbleiteranordnung gezeigt, bei der die Tetrode 1 aus zwei N-Kanal-MOS-Feldeffekttransistoren und die aus zwei Widerständen bestehende Dreipol-Anordnung 2 zusam­ men mit dem Widerstand R3 in einem gemeinsamen Halblei­ terkörper 14 integriert sind.
Das Source-Gebiet 4 des ersten Feldeffekttransistors T1 der Tetrode 1 ist über den Source-Kontakt 5 kontak­ tiert; die beiden Gate-Gebiete 6 bzw. 10 der beiden Tetroden-Feldeffekttransistoren T1 bzw. T2 werden über die Gate-Kontakte 7 bzw. 11 und das Drain-Gebiet 12 des zweiten Feldeffekttransistors T2 der Tetrode 1 über den Drain-Kontakt 13 kontaktiert. Die beiden Tetro­ den-Feldeffekttransistoren T1 und T2 sind über das In­ sel-Gebiet 8 in Kaskodenschaltung miteinander verbun­ den; das Insel-Gebiet 8 und die Anschlußzonen des Drain-Gebiets 12 und des Source-Gebiets 4 an die beiden - die N-Kanäle bildenden - Gate-Gebiete 6 und 10 sind flacher als das Drain-Gebiet 12 und das Source-Gebiet 4 ausgebildet. Die Kontaktierung des Insel-Gebiets 8 er­ folgt über den Insel-Kontakt 9, der beispielsweise mit­ tels einer Kontaktdiffusion - vom gleichen Leitungstyp wie das Insel-Gebiet 8 - hergestellt werden kann.
Weiterhin zeigt die Fig. 2 noch die in der Fig. 1 an­ geführten Widerstände R1 bis R3 mit den Bezugsziffern 22 bis 24; diese Widerstände 22 bis 24 sind beispiels­ weise als Polysilizium-Widerstände auf der den Halblei­ terkörper 14 bedeckenden Isolierschicht 15 ausgebildet und in der dargestellten Weise mit dem Insel-Kontakt 9, dem Gate-Kontakt 7 und dem Source-Kontakt 5 verbunden.
Gemäß dem Prinzipschaltbild der Fig. 3 ist die reine Potentiometer-Anordnung der Fig. 1 um ein als Feldef­ fekttransistor T3 ausgebildetes aktives Element erwei­ tert, dessen Gate-Elektrode G3 mit dem Abgriff des aus den beiden Widerständen R1 und R2 gebildeten Spannungsteilers 3 verbunden ist. Die Insel-Elektrode I ist über den Widerstand R1 des Spannungsteilers 3 mit der Gate-Elektrode G3 des Feldeffekttransistors T3 und über den Widerstand R5 mit der Drain-Elektrode D3 des Feldeffekttransistors T3 verbunden. Die Source-Elek­ trode S3 des Feldeffekttransistors T3 ist über den Wi­ derstand R4 mit der Source-Elektrode S1 des ersten Tetroden-Feldeffekttransistors T1 verbunden, die an Be­ zugspotential GND angeschlossen ist. Außerdem ist die Drain-Elektrode D3 des Transistors T3 über den Wider­ stand R3 mit der Gate-Elektrode G1 des ersten Tetroden- Feldeffekttransistors T1 verbunden.
Der Arbeitspunkt der Feldeffekttransistor-Tetrode 1 wird über den Widerstand R3 mittels der Steuerung der Leitfähigkeit des Feldeffekttransistors T3 über die Wi­ derstände R1 und R2 des Spannungsteilers 3 und mittels des - über den Widerstand R5 als Versorgungsspannung bereitgestellte - Insel-Potentials eingestellt. Schwan­ kungen des Drain-Stroms der Tetrode 1, die beispiels­ weise durch Temperaturänderungen oder durch Streuungen der Schwellenspannungen hervorgerufen werden, verursa­ chen - gegenläufige - Schwankungen des Insel-Potenti­ als; diese werden über den Widerstand R1 dem Gate-Ein­ gang G3 und gleichzeitig über den Widerstand R5 dem Drain-Ausgang D3 des Feldeffekttransistors T3 zuge­ führt. Da dieser erfindungsgemäß auf dem gleichen Halb­ leiterkörper wie die Feldeffekttransistor-Tetrode 1 und in deren Nähe angeordnet ist, wird sich die Leitfähig­ keit des Feldeffekttransistors T3 ebenfalls ändern und das Potential am Drain-Ausgang D3 des Feldef­ fekttransistors T₃ - ebenfalls gegenläufig - beeinflus­ sen. Gleichzeitig verursacht die Änderung des Span­ nungsabfalls über dem Source-Widerstand R4 und der da­ mit verbundenen Änderung in der Potentialdifferenz zwi­ schen der Gate-Elektrode G3 und der Source-Elektrode S3 zwar eine entgegengesetzte Regelwirkung; diese kann aber durch geeignete Wahl der Widerstandskombination so abgeschwächt werden, daß sich am Drain-Ausgang D3 des Transistors 13 und damit auch an der Gate-Elektrode G1 der Feldeffekt-Tetrode 1 jeweils das zur Nachregelung der Tetrode 1 benötigte Potential automatisch ein­ stellt. Bei Verwendung eines Bipolar-Transistors als aktivem Element in der Dreipol-Anordnung tritt keine Beeinträchtigung des Regelverhaltens auf, so daß die Schwankungen des Insel-Potentials - bei geeigneter Wahl des Transistor-Ausgangs - verstärkt abgegriffen und über den Widerstand R3 der Gate-Elektrode G1 der Feld­ effekttransistor-Tetrode 1 zugeführt werden können.
Einflüsse von Temperaturschwankungen auf den Drain- Strom, sowie fertigungsbedingte Streuungen in der Schwellenspannung werden durch den beschriebenen Regel­ mechanismus weitestgehend kompensiert, automatisch ausgeglichen und somit der Arbeitspunkt der Tetrode selbsttätig stabilisiert. Die Dimensionierung des Feldeffekttransistors 73 der Dreipol-Anordnung 2 - bei­ spielsweise dessen Steilheit und Schwellenspannung - ist vom jeweiligen Anwendungsfall abhängig; es können jedoch meist ähnliche Werte wie bei den beiden Einzel- Feldeffekttransistoren T1 und T2 der Tetrode 1 gewählt werden. Die Widerstandswerte der Widerstände R1 bis R5 sollten in der gleichen Größenordnung liegen wie die Werte der Widerstände R1 bis R3 gemäß der Fig. 1.
In der Fig. 4 ist schematisch das perspektivische Schnittbild durch eine Halbleiteranordnung gezeigt, in der die in der Fig. 3 dargestellte Schaltung auf einem gemeinsamen Halbleiterkörper 14 integriert ist. Die einzelnen Halbleitergebiete der Tetrode und deren Kon­ taktierungs-Anschlüsse sind mit den gleichen Bezugszif­ fern wie in der Fig. 2 bezeichnet.
Das Source-Gebiet 16 des Feldeffekttransistors 73 wird über den Source-Kontakt 17 angeschlossen, das Drain-Ge­ biet 20 über den Drain-Kontakt 21 und das Gate-Gebiet 18 über den Gate-Kontakt 19. Die Widerstände R1 bis R5 sind mit den Bezugsziffern 22 bis 26 bezeichnet und ge­ mäß dem Schaltbild der Fig. 3 mit den entsprechenden Kontakt-Bereichen der Feldeffekttransistoren T1, T2 und T3 verbunden.

Claims (13)

1. Halbleiteranordnung mit einer in einem Halbleiter­ körper (14) integrierten Tetrode (1), die aus zwei Feldeffekttransistoren (T1, T2) mit einem gemeinsamen Halbleitergebiet (8) aufgebaut ist, das die Drain-Elek­ trode (D1) des ersten Feldeffekttransistors (T1) und die Source-Elektrode (S2) des zweiten Feldeffekttransi­ stors (T2) bildet, dadurch gekennzeichnet, daß die Halbleiteranordnung als Rückkoppelglied eine im Halb­ leiterkörper (14) integrierte Dreipol-Anordnung (2) aufweist, daß der Eingang (E3) der Dreipol-Anordnung (2) mit dem gemeinsamen Halbleitergebiet (8) der Tetrode (1) verbunden ist, und daß der Ausgang (A3) der Dreipol-Anordnung (2) mit dem die Gate-Elektrode (G1) des ersten Feldeffekttransistors (T1) der Tetrode (1) bildenden Halbleitergebiet (6) verbunden ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Ausgang (A3) der Dreipol-Anordnung (2) über einen Widerstand (R3) mit dem die Gate-Elek­ trode (G1) des ersten Feldeffekttransistors (T1) der Triode (1) bildenden Halbleitergebiet (6) verbunden ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Feldeffekttransistoren (T1, T2) der Tetrode (1) als MOS-Transistoren vom selbstsperrenden Anreicherungstyp ausgebildet sind.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dreipol-Anordnung (2) eine Spannungsteiler-Anordnung (3) mit mindestens zwei Widerständen (R1, R2) aufweist, und daß der Ein­ gang (E3) der Dreipol-Anordnung (2) durch den ersten Anschluß des ersten Widerstands (R1) der Spannungstei­ ler-Anordnung (3) gebildet wird.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste Anschluß des zweiten Widerstands (R2) der Spannungsteiler-Anordnung (3) mit Bezugspotential (GND) verbunden ist.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der gemeinsame zweite Anschluß der beiden Widerstände (R1, R2) der Spannungs­ teiler-Anordnung (3) den Ausgang (A3) der Dreipol-An­ ordnung (2) bildet.
7. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Dreipol-Anordnung (2) ein aktives Element (73) mit steuerbarer Leitfähig­ keit aufweist, und daß der gemeinsame zweite Anschluß der beiden Widerstände (R1, R2) der Spannungsteiler-An­ ordnung (3) mit dem den Steuereingang (G3) des aktiven Elements (T3) bildenden Halbleitergebiet (18) verbunden ist.
8. Halbleiteranordnung nach Anspruch 7, dadurch gekenn­ zeichnet, daß das den Ausgang (D3) des aktiven Elements (T3) bildende Halbleitergebiet (20) den Ausgang (A3) der Dreipol-Anordnung (2) bildet.
9. Halbleiteranordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Ausgang (D3) des aktiven Ele­ ments (13) der Dreipol-Anordnung (2) über einen Wider­ stand (R5) mit dem Eingang (E3) der Dreipolanord­ nung (2) verbunden ist.
10. Halbleiteranordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Ausgang (D3) des aktiven Ele­ ments (13) der Dreipol-Anordnung (2) über einen Wider­ stand (R5) zur Spannungsversorgung mit dem Drain-Aus­ gang (D2) des zweiten Feldeffekttransistors (T2) der Tetrode (1) verbunden ist.
11. Halbleiteranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das aktive Element (T3) der Dreipol-Anordnung (2) als Feldeffekttransistor aus­ gebildet ist.
12. Halbleiteranordnung nach Anspruch 11, dadurch ge­ kennzeichnet, daß der Feldeffekttransistor (T3) ein MOS-Feldeffekttransistor ist, der den gleichen Leitfä­ higkeitstyp wie die beiden Tetroden-Feldeffekttransi­ storen (T1, T2) aufweist.
13. Halbleiteranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das aktive Element (T3) der Dreipol-Anordnung (2) als Bipolartransistor ausge­ bildet ist.
DE4134176A 1991-10-16 1991-10-16 Halbleiteranordnung mit einer im Halbleiterkörper integrierten und aus zwei Feldeffekttransistoren aufgebauten Tetrode Expired - Fee Related DE4134176C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4134176A DE4134176C2 (de) 1991-10-16 1991-10-16 Halbleiteranordnung mit einer im Halbleiterkörper integrierten und aus zwei Feldeffekttransistoren aufgebauten Tetrode
US07/953,718 US5317282A (en) 1991-10-16 1992-09-30 Tetrode biasing circuit
ITMI922354A IT1255865B (it) 1991-10-16 1992-10-14 Disposizione a semiconduttore
FR9212441A FR2682812A1 (fr) 1991-10-16 1992-10-16 Dispositif semi-conducteur comprenant une tetrode a transistors integree.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4134176A DE4134176C2 (de) 1991-10-16 1991-10-16 Halbleiteranordnung mit einer im Halbleiterkörper integrierten und aus zwei Feldeffekttransistoren aufgebauten Tetrode

Publications (2)

Publication Number Publication Date
DE4134176A1 true DE4134176A1 (de) 1993-04-22
DE4134176C2 DE4134176C2 (de) 1994-04-21

Family

ID=6442760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4134176A Expired - Fee Related DE4134176C2 (de) 1991-10-16 1991-10-16 Halbleiteranordnung mit einer im Halbleiterkörper integrierten und aus zwei Feldeffekttransistoren aufgebauten Tetrode

Country Status (4)

Country Link
US (1) US5317282A (de)
DE (1) DE4134176C2 (de)
FR (1) FR2682812A1 (de)
IT (1) IT1255865B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271067B1 (en) 1998-02-27 2001-08-07 Micron Technology, Inc. Methods of forming field effect transistors and field effect transistor circuitry
KR100585886B1 (ko) * 2004-01-27 2006-06-01 삼성전자주식회사 동적 문턱 전압을 가지는 반도체 회로
US7864492B2 (en) * 2006-10-31 2011-01-04 Siemens Industry, Inc. Systems and methods for arc fault detection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2823662A1 (de) * 1978-05-30 1979-12-06 Siemens Ag Schaltungsanordnung zur arbeitspunktstabilisierung eines verstaerker-feldeffekttransistors
DE3017654C2 (de) * 1980-05-08 1990-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658220A (en) * 1985-09-06 1987-04-14 Texas Instruments Incorporated Dual-gate, field-effect transistor low noise amplifier
JPH0770733B2 (ja) * 1988-02-22 1995-07-31 株式会社東芝 半導体装置とその使用方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2823662A1 (de) * 1978-05-30 1979-12-06 Siemens Ag Schaltungsanordnung zur arbeitspunktstabilisierung eines verstaerker-feldeffekttransistors
DE3017654C2 (de) * 1980-05-08 1990-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BIRCHEL, Reinhard: Der Dual-Gate-MOS-FET- ein Bauelement für die Hf-Technik. In: Bauelemente der Elektrotechnik, Bd.6, H.47, 1971, S.54-60 *

Also Published As

Publication number Publication date
DE4134176C2 (de) 1994-04-21
ITMI922354A0 (it) 1992-10-14
FR2682812A1 (fr) 1993-04-23
FR2682812B1 (de) 1995-01-20
IT1255865B (it) 1995-11-17
ITMI922354A1 (it) 1994-04-14
US5317282A (en) 1994-05-31

Similar Documents

Publication Publication Date Title
DE3606203C3 (de) Konstantspannungs-Erzeugerschaltung
DE19530472B4 (de) Konstantstromschaltung
DE2660968C3 (de) Differentialverstärker
DE2415803C3 (de) Konstantstromquelle
DE2855303C2 (de)
DE3024348A1 (de) Bezugsspannungsschaltung
DE2641860A1 (de) Integrierte stromversorgungsschaltung
DE2541352A1 (de) Oszillator in c-mos-technologie
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE3051096C2 (de)
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE2607420A1 (de) Verstaerkerschaltung
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker
EP0010149B1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
DE2749051A1 (de) Mos-eingangspuffer mit hysteresis
DE3331626A1 (de) Differentialverstaerker
DE2631916C3 (de) Auf einem Halbleiterchip aufgebauer Differenzverstärker aus MOS-Feldeffekttransistoren
EP0174473B1 (de) Monolitisch integrierte Leistungsendstufe
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor
DE4134176C2 (de) Halbleiteranordnung mit einer im Halbleiterkörper integrierten und aus zwei Feldeffekttransistoren aufgebauten Tetrode
DE3717922C2 (de)
DE2822094A1 (de) Monolithische integrierte cmos- schaltung
EP0498799A1 (de) Integrierbare temperatursensorschaltung
DE10053374C2 (de) Bipolarer Komparator
DE2751886A1 (de) Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: VISHAY SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee