DE4107332C2 - Integrierte Bustreiberschaltung - Google Patents

Description

Die Erfindung betrifft eine Bustreiberschaltung gemäß dem Oberbegriff des Anspruch 1.

Eine derartige Bustreiberschaltung ist aus der US-PS 4,706,082 bekannt. Sie verwendet zwei komplementäre Leitungen, nämlich eine hohe und eineniedrige Leitung. Ein erstes digitales Datenbit (z. B. "1") ist dadurch definiert, daß die Leitungen die gleiche Spannung annehmen, die nachstehend als "gemeinsame Spannung" bezeichnet sei. Ein zweites digitales Datenbit (z. B. "0") ist dadurch definiert, daß die Spannungsdifferenz zwischen den beiden Leitungen - nachstehend als "Differenzspannung" bezeichnet - oberhalb eines Schwellenpotentials getrieben wird. Die gemeinsame Spannung ist vorzugsweise ein Wert, der etwa in der Mitte zwischen der hohen und niedrigen Spannungsquelle liegt. Werden die Busleitungen durch die Treiberschaltung auf die Differenzspannung getrieben, dann stellt ein an den Bus angeschlossener Empfänger diese Differenzspannung fest und interpretiert sie als ein Digitalbit. Besonders dann, wenn die Leitungen auf die Differenzspannung getrieben werden, ergibt sich eine kritische Situation dadurch, daß die gemeinsame Spannung der Bezugsmittelpunkt ist, um den die Spannung auf der hohen und niedrigen Leitung symmetrisch schwingt. Wird der Mittelpunkt in einem Ausmaß gestört, daß die Differenzspannung sich der Spannung der hohen oder der niedrigen Spannungsquelle annähert, dann kann diese Differenzspannung schrumpfen. Ist sie zu klein, dann kann sie der Empfänger nicht mehr genau feststellen.

Der bekannte Übertragungsbus ist für eine Vielzahl von Benutzern bestimmt, d. h. daß der Bus eine Anzahl von Übertragungseinheiten oder -treibern besitzt, die für den Bus gleichzeitig in Konkurrenz treten können. Sind die Übertragungseinheiten mit dem Bus verbunden und haben sie eine Priorität dahingehend, daß die erste Einheit auch als erste bedient wird, dann kann eine Einheit zu einer anderen eine elektrische Interferenz erzeugen. Beispielsweise ist jede Übertragungseinheit auf eine hohe und eine niedrige Bezugsspannung festgelegt. Geht eine dieser Bezugsspannungen verloren, dann können die internen Steuerspannungen dieser Einheit in weiten Grenzen bezüglich der gemeinsamen Spannung und der Differenzspannung am Bus variieren. Die Folge kann sein, daß die gemeinsame Spannung und/oder die Differenzspannung als positive oder negative Spannungsspitzen bezüglich der internen Steuerspannungen innerhalb der Einheit auftreten. Soll die Einheit als Senke arbeiten oder in anderer Weise einen Ableitpfad für derartige Spannungsspitzen bilden, dann kann die gemeinsame Spannung sehr leicht gestört werden. Die Folge ist eine fehlerhafte Datenübertragung.

Die US-PS 4,890,010 beschreibt eine integrierte Bustreiberschaltung gemäß den oberbegrifflichen Merkmalen des Patentanspruches 1, insbesondere für Multiplex-Busleitungen im Automobilbereich zur synchronen Datenübertragung. Hierbei sind mehrere Stromspiegelschaltungen vorgesehen sowie ein Schalttransistor, der zeitbezogen den Referenzstrom zwischen zwei seriellen Busleitungen umschaltet, um unter Aufrechterhaltung der Übereinstimmung der Quellen- bzw. Senkenströme Interferenzen zu unterdrücken. Da diese Abstimmung jedoch nur zeitbezogen durchgeführt wird, kann es zu Störungen der gemeinsamen Bezugsspannung und damit zu Fehlern in der Datenübertragung kommen. Überspannungs- (bzw. Überstrom-)schutzschaltungen für die Eingänge und/oder Ausgänge von Schaltungen, insbesondere CMOS-Schaltkreisen sind zudem aus der US-PS 4,573,099, US-PS 4,686,383, US-PS 4,745,450 und US-PS 4,855,620 bekannt, die jedoch für die hier interessierenden Bustreiberschaltungen nicht von weiterer Relevanz sind.

Der Erfindung liegt die Aufgabe zugrunde, eine Bustreiberschaltung der genannten Art anzugeben, bei der die Möglichkeit fehlerhafter Daten reduziert ist.

Diese Aufgabe wird gemäß der Erfindung gelöst durch eine Bustreiberschaltung mit den Merkmalen des Patentanspruchs 1.

Es ist zu beachten, daß die Anordnung von ersten und zweiten Blockierungsvorrichtungen bei einer erfindungsgemäßen Bustreiberschaltung verhindert, daß Spannungsspitzen auf den Busleitungen ein Verzerren oder Stören der gemeinsamen Spannung bewirken, so daß Datenfehler vermieden werden, die sonst wie zuvor erläutert auftreten können.

Bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Weitere Merkmale und Vorteile der erfindungsgemäßen Treiberschaltung ergeben sich aus der nachfolgenden Beschreibung von zwei Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen. Es zeigen:

Fig. 1A-1C ein Schaltbild einer integrierten Treiberschaltung für einen seriellen Bus gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 2 eine Draufsicht auf eine Stromspiegelausbildung;

Fig. 3 eine Seitenansicht der Stromspiegelausführung nach Fig. 2; und

Fig. 4A-4F ein Schaltbild einer integrierten Treiberschaltung für einen seriellen Bus gemäß einem alternativen Ausführungsbeispiel der Erfindung.

Fig. 1 zeigt, wie die Fig. 1A, 1B und 1C zusammenzusetzen sind, die eine Treiberschaltung 10 gemäß einem Ausführungsbeispiel der Erfindung veranschaulichen. Der Treiber 10 ist mit einem seriellen Datenübertragungsbus 11 verbunden, der eine hohe Leitung 12 und eine niedrige Leitung 14 aufweist. Die hohe Leitung 12 ist über einen Widerstand R10 mit Erde verbunden, während die niedrige Leitung 14 über einen Widerstand R12 an einer Spannungsquelle VCC liegt. Die hohe Leitung 12 und die niedrige Leitung 14 sind durch einen Widerstand R14 verbunden. Bei einem bevorzugten Ausführungsbeispiel gibt die Spannungsquelle VCC etwa 5 Volt ab, die Widerstände R10 und R12 haben einen Wert von etwa 13 kOhm und der Widerstand R14 etwa 60 Ohm. Der Treiber 10 empfängt ein Dateneingangssignal DAT und gibt ein positives Bussignal BP und ein negatives Bussignal BN auf der hohen Leitung 12 bzw. der niedrigen Leitung 14 ab.

Der Treiber 10 soll als integrierte Schaltung ausgeführt werden, wie dies nachstehend noch beschrieben wird. Bei einem bevorzugten Ausführungsbeispiel besitzt die integrierte Schaltung ein Substrat mit P-Typ-Leitfähigkeit. Somit kann jeder der N-Typ-Transistoren direkt in dem Substrat ausgebildet werden. Die P-Typ-Transistoren werden jedoch in dem Substrat innerhalb einer Mulde mit N-Typ-Leitfähigkeit ausgebildet. Die vorliegende Erfindung kann auch in einem N-Typ-Substrat realisiert werden, wobei die Leitfähigkeit der verschiedenen Blockiertransistoren entsprechend umgekehrt ist, was noch zu beschreiben ist.

Der Treiber 10 besitzt zwei Stromquellen zum Treiben der hohen Leitung 12 bzw. der niedrigen Leitung 14. Eine derartige Stromquelle weist einen mit einem Widerstand R16 zur hohen Spannungsquelle VCC in Reihe geschalteten PMOS-Feldeffekttransistor M10 auf. Die andere Stromquelle besitzt einen über einen Widerstand R18 mit der niedrigen Spannungsquelle, nämlich Erde, in Reihe geschalteten NMOS-Feldeffekttransistor M12. Die Source-Elektrode des Transistors M10 ist mit der Spannungsquelle VCC über einen Widerstand R16 verbunden, und sein Muldenanschluß liegt an der Spannungsquelle VCC. In ähnlicher Weise ist die Source-Elektrode des Transistors M12 über einen Widerstand R18 an Erde gelegt und seine Substratfestlegung ist an Erde geschaltet. Der Ausdruck "Stromquelle", wie er hier verwendet wird, umfaßt sowohl Stromquellen als auch Stromsenken.

Der Treiber 10 weist auch einen Strompfad 16 von der Spannungsquelle VCC nach Erde auf. Dieser Strompfad 16 umfaßt einen PMOS-Feldeffekttransistor M14, NMOS-Feldeffekttransistoren M16 und M18 und Widerstände R20, R22 und R24. Die Source-Elektrode des Transistors M14 ist über den Widerstand R20 mit der Spannungsquelle VCC verbunden, ebenso seine Muldenfestlegung, während seine Drainelektrode mit seiner Gate-Elektrode verbunden ist. Die Gate-Elektrode des Transistors M14 ist auch mit der Gate-Elektrode des Transistors M10 in einer Stromspiegelkonfiguration verbunden. Die Source-Elektrode des Transistors M16 ist über den Widerstand R22 an Erde geschaltet, ebenso seine Substratfestlegung, während seine Drainelektrode mit seiner Gate-Elektrode verbunden ist. Die Gate-Elektrode des Transistors M16 ist auch mit der Gate-Elektrode des Transistors M12 in einer Stromspiegelkonfiguration verbunden. Der Widerstand R24 ist mit dem Transistor M18 zwischen den Drainelektroden der Transistoren M14 und M16 in Reihe geschaltet. Die Gate-Elektrode des Transistors M18 liegt an einer Steuerleitung 24 und empfängt ein Datensignal zur Bestimmung, ob die Stromquellen einzuschalten sind.

Ein Widerstand R26 ist zwischen die Quelle VCC und die Gate-Elektroden der Transistoren M14 und M10 geschaltet. Hierdurch wird bei abgeschaltetem Transistor M18 die Gate-Elektrodenspannung des Transistors M10 auf die Spannung der Quelle VCC gezogen und der Transistor M10 gesperrt gehalten. Ein Widerstand R28 liegt zwischen Erde und den Gate-Elektroden der Transistoren M16 und M12. Hierdurch wird bei abgeschaltetem Transistor M18 die Gate-Elektrodenspannung des Transistors M12 auf Erde gezogen und der Transistor M12 gesperrt gehalten. Ein Kondensator C10 ist ebenfalls zwischen Erde und die Gate-Elektroden der Transistoren M12 und M16 geschaltet. Da die Gate-Elektrodenkapazität der PMOS-Transistoren M10 und M14 von der Gate-Elektrodenkapazität der NNOS-Transistoren M12 und M16 verschieden ist, wird der Kondensator C10 derart gewählt, daß die Gatekapazitäten der Transistoren M12 und M16 mit derjenigen der Transistoren M10 und M14 übereinstimmen. Auf diese Weise wird die Einschalt- und Ausschaltzeit der Transistoren M10 und M12 annähernd gleich, was verhindert, daß die gemeinsame Spannung auf dem Datenbus 11 driftet. Bei einem bevorzugten Ausführungsbeispiel sind die Transistoren M10 und M14 p-Kanal-LDD-Transistoren mit einer Länge/Breite von 4400/6,6 (µ) und die Transistoren M12 und M16 sind n-Kanal-LDD-Transistoren mit einer Länge/Breite von 2200/6,6 (µ). Die Widerstände R16 und R20 haben jeweils 80 Ohm, die Widerstände R18 und R22 jeweils 40 Ohm, die Widerstände R26 und R28 jeweils 360 kOhm und der Kondensator C10 20,0 pF.

Besonders kritisch ist es, den Strom durch die Transistoren M10 und M12 so gut als möglich in Übereinstimmung zu bringen. Hierzu wird eine Stromspiegelkonfiguration für die Transistorpaare gemäß den Fig. 2 und 3 verwendet. Diese zeigen Source-Elektroden- (S), Gate-Elektroden- (G) und Drainelektroden- (D) -bereiche für die Transistoren M16 und M12 und die LDD-Bereiche (n-). Beispielsweise seien die Transistoren M16 und M12 betrachtet. Um Einflüsse unterschiedlicher Schichtdicken aufgrund von Verfahrensschwankungen über den Chip zu minimieren, sind die Transistoren M16 und M12 auf dem integrierten Schaltungschip nahe zueinander angeordnet und ausgebildet. Außerdem sind die Transistoren M16 und M12 mit den gleichen Längen- zu Breitenverhältnissen dimensionsmäßig aufeinander abgestimmt. Um ihre Durchbruchsspannung zu erhöhen, sind die Transistoren M16 und M12 als LDD-Transistoren, d. h. als Transistoren mit leichter Drainelektrodendotierung ausgebildet. Da der tatsächliche Ort der Gate-Elektrode bei LDD-Transistoren sehr kritisch ist, sind die Transistoren M16 und M12 Seite an Seite auf der integrierten Schaltung angeordnet, so daß die Drainelektrode des einen Transistors der Source-Elektrode des anderen Transistors gegenüberliegt. Der Abstand d, der die Gate-Elektroden voneinander trennt, wird in einem Maskierungsschritt streng kontrolliert. Die örtliche Anordnung der Gate-Elektroden bezüglich der Source-/Drainbereiche wird jedoch normalerweise nicht so genau kontrolliert. Dies bedeutet, daß eine geringfügige Versetzung der Gate-Elektroden in einem Schrumpfen des LDD-Bereichs unmittelbar auf der einen Seite der Gate-Elektrode und eine Ausdehnung des LDD-Bereichs auf der anderen Seite bewirkt. Da der Transistor sehr empfindlich auf die Abmessung des LDD-Bereichs ist, gewährleistet die gezeigte Anordnung, daß beide Transistoren M16 und M12 in gleicher Weise durch eine Versetzung der Gate-Elektrode beeinflußt werden. Dies sichert die Anpassung der Transistoren. Die Transistoren M14 und M10 sind in gleicher Weise ausgelegt oder konfiguriert.

Damit der Transistor M18 nicht zu schnell ein- oder ausgeschaltet wird, ist eine Vorspannungsschaltung aus einem Kondensator C12 und Widerständen R30 und R32 vorgesehen. Auf den seriellen Bus zu übertragende Daten werden als das große DAT-Signal empfangen. Ein ODER-Glied 18 empfängt das DAT-Signal und das OOR-Signal (Signal außerhalb des Bereichs) und legt sein Ausgangssignal an einen CMOS-Inverter 20 und ein NAND-Glied 22. (Das OOR-Signal dient dazu, die Datenübertragung zu blockieren, wenn die gemeinsame Spannung zu sehr von der Mittelpunktspannung zwischen der Quelle VCC und Erde abweicht) . . Der Inverter 20 weist einen PMOS-Transistor M20 und einen NMOS-Transistor M22 auf, die zwischen die Quelle VCC und Erde geschaltet sind. Die Widerstände R30 und R32 sind zwischen die Drainelektroden der Transistoren M20 bzw. M22 geschaltet. Der Verbindungspunkt zwischen den Widerständen R30 und R32 ist mit der Gate-Elektrode des Transistors M18 verbunden, während der Kondensator C12 zwischen die Gate-Elektrode des Transistors M18 und Erde geschaltet ist.

Der Treiber 10 besitzt auch Schaltungselemente, die Spannungsspitzen auf den Leitungen 12 und 14 blockieren, die höher sind als die Spannung der Quelle VCC oder niedriger als Erdpotential. Eine Spannungsspitze wird dadurch blockiert, daß ein leitender Pfad in der integrierten Schaltung gebildet wird. Die Elemente für einen derartigen Schutz sind PMOS-Feldeffekttransistoren M24, M26, M28, M30 und M32 und NMOS-Feldeffekttransistoren M34, M36 und M38. Der Transistor M24 ist mit dem Transistor M10 und dem Widerstand R16 zwischen der hohen Leitung 12 und der hohen Spannungsquelle VCC in Reihe geschaltet. In ähnlicher Weise ist der Transistor M28 mit dem Transistor M12 und dem Widerstand R18 zwischen die niedrige Leitung 14 und Erde als niedrige Spannungsquelle in Reihe gelegt. Da bei dem bevorzugten Ausführungsbeispiel das Substrat des Chips eine P-Typ-Leitfähigkeit besitzt, sind die P-Typ-Transistoren M24 und M28 in dem P-Substrat in einer Mulde oder einem Potentialtopf mit N-Typ-Leitfähigkeit ausgebildet. Es ist zu beachten, daß alle anderen Verbindungen zu der hohen Leitung 12 und der niedrigen Leitung 14 in gleicher Weise durch P-Typ-Transistoren hergestellt sind, die in gleicher Weise in dem P-Substrat in einem Potentialtopf von N-Typ-Leitfähigkeit ausgebildet sind. Auf diese Weise wird das Substrat des Chip wirksam von Spannungsspitzen isoliert, die auf der Leitung 12 oder 14 auftreten. Außerdem sind die NMOS-Transistoren direkt in dem P-Substrat ausgebildet.

Die Steuerelektroden oder Gate-Elektroden der Transistoren M24 und M28 sind mit einer Steuerleitung 26 zum Empfang eines Datensignals verbunden, das die Stromquellen mit den Leitungen 12 und 14 verbindet oder von diesen trennt. (Das von der Steuerleitung 26 empfangene Datensignal ist eine Version des DAT-Signals nach Verzögerung durch den Inverter 28, das NAND-Glied 22 und den NMOS-Transistor M40. Der Transistor M42 und der Widerstand R38 spannen die Transistoren M24 und M28 in Sperrichtung vor, wenn das DAT-Signal einen hohen Wert besitzt). Die Source-Elektrode des PMOS-Transistors M28 ist mit der niedrigen Leitung 14 verbunden, während seine Drainelektrode an der Drainelektrode des Transistors M12 liegt und sein Potentialtopfanschluß mit der Drainelektrode des Transistors M30 verbunden ist. Die Source-Elektrode des PMOS-Transistors M24 liegt an der Drainelektrode des Transistors M10, während seine Drainelektrode an die hohe Leitung 12 angeschlossen ist und sein Potentialtopfanschluß an der Source-Elektrode des NMOS-Transistors M34 liegt. Der NMOS-Transistor M34 ist direkt in dem Substrat der integrierten Schaltung ausgebildet und elektrisch mit dem Transistor M24 verbunden. Da jedoch der Transistor M34 keine negativen Spannungsspitzen von der Leitung 12 empfangen kann (da er durch den PMOS-Transistor M26 geschützt ist), ist in dem Substrat kein Strompfad vorgesehen. Die Drainelektrode des Transistors M34 ist mit der Source-Elektrode des Transistors M24 verbunden, während seine Gate-Elektrode an der Spannungsquelle VCC liegt und sein Substratanschluß mit Erde verbunden ist.

Der PMOS-Transistor M26 liegt zwischen der hohen Leitung 12 und den Steuerelektroden der Transistoren M24 und M28. Insbesondere ist die Source-Elektrode des Transistors M26 mit der hohen Leitung 12 verbunden, seine Drainelektrode ist an die Gate-Elektroden der Transistoren M24 und M28 angeschaltet, und sein Potentialtopfanschluß liegt an demjenigen des Transistors M30, während seine Gate-Elektrode mit einer Vorspannungsschaltung verbunden ist, die den NMOS-Transistor M38 und einen Widerstand R34 aufweist. Die Drain- und und die Gate-Elektrode des Transistors M38 sind mit der Spannungsquelle VCC verbunden, während seine Source-Elektrode an der Gate-Elektrode des Transistors M26 liegt und sein Substratanschluß mit Erde verbunden ist. Der Widerstand R34 liegt zwischen der Gate-Elektrode des Transistors M26 und Erde. Die Gate-Elektrode des Transistors M26 empfängt auch ein Rückstellsignal in Form einer hohen Spannung VCC, wenn das RST/-Signal aktiv niedrig ist.

Im Betrieb kann eine positive Spannungsspitze oberhalb der Spannung VCC auf der hohen Leitung 12 an der. Drainelektrode des Transistors M24 auftreten. Diese Spitze kann den Transistor M24 durchschalten, so daß ein Strom zwischen seiner Drain- und seiner Source-Elektrode fließt. In einem solchen Überspannungszustand leitet jedoch auch der Transistor M26, wodurch die Spannung an der Gate-Elektrode des Transistors M24 erhöht wird. Dies schaltet den Transistor M24 ab, so daß ein Leitungsweg von der hohen Leitung 12 durch den Transistor M24 zur Spannungsquelle VCC unterbunden wird. Die Drainelektrode und der Potentialtopfanschluß des Transistors M24 bilden einen PN-Übergang. Eine positive Spannungsspitze auf der Leitung 12 würde diesen Übergang in Durchschaltrichtung vorspannen und damit einen weiteren Ableitungspfad bilden. Eine an dem Potentialtopf des Transistors M24 auftretende Spannung würde jedoch durch den NMOS-Transistor M34 blockiert.

Damit der Transistor M26 leitet, wenn eine hohe Spannungsspitze auf der Leitung 12 auftritt, muß die Gate-Elektrodenspannung des Transistors M26 derart eingestellt werden, daß der Transistor M26 ungefähr dann zu leiten beginnt, wenn die Busspannung auf Leitung 12 die Spannung VCC überschreitet. Der Transistor M38 ist als eine Vorwärtsvorspannungsdiode von der Spannungsquelle VCC zu dem Widerstand R34 geschaltet. Gibt die Spannungsquelle VCC ihre Nennspannung ab, dann erzeugt der Spannungsabfall über dem Transistor M38 und dem Widerstand R34 den erforderlichen Pegel für den Transistor M26. Während einer Leistungseinschaltfolge kann eine gewisse Zeit erforderlich sein, damit dieser Bezugswert seinen korrekten Wert erreicht. Der p-Kanal-Transistor, dessen Gate-Elektrode mit dem RST/-Anschluß verbunden ist, dient dazu, die Bezugsspannung rasch während eines Anschaltens auf ihren gewünschten Wert zu bringen. Das RST/-Signal wird nur erzeugt, wenn die VCC-Spannung ansteigt.

Die PMOS-Transistoren M30 und M32 und der NMOS-Transistor M36 sind in Fig. 1C gezeigt. Der PMOS-Transistor M30 ist elektrisch mit dem Transistor M28 verbunden. Insbesondere liegt die Drainelektrode des Transistors M30 an dem Potentialtopfanschluß des Transistors M28, seine Source-Elektrode an der niedrigen Leitung 14, seine Gate-Elektrode an Erde und sein Potentialtopfanschluß an der Spannung VCC über einen Vorspannungstransistor M36. Die Gate-Elektrode und die Drainelektrode des NMOS-Transistors M36 sind an die Quelle VCC gelegt, sein Substratanschluß liegt an Erde, und seine Source-Elektrode ist an den Potentialtopfanschluß des Transistors M30 und die Drainelektrode des Transistors M32 angeschlossen. Die Source-Elektrode des Transistors M32 ist mit der Spannungsquelle VCC verbunden, während sein Potentialtopfanschluß und seine Drainelektrode miteinander verbunden sind. Die Gate-Elektrode des Transistors M32 ist über Widerstände R36 und R14 an die niedrige Leitung 14 gelegt. Die Widerstände R36 und R14 sind in Reihe zwischen die Gate-Elektrode des Transistors M32 und die niedrige Leitung 14 geschaltet. Der gemeinsame Verbindungspunkt zwischen den Widerständen R36 und R14 ist mit der hohen Leitung 12 verbunden.

Im Betrieb kann eine positive Spannungsspitze oberhalb der Spannung VCC auf der niedrigen Leitung 14 an der Source-Elektrode des Transistors M28 auftreten. Diese Spitze würde den Transistor M28 durchschalten, so daß Strom zwischen seiner Source- und seiner Drainelektrode fließen könnte. Bei einer derartigen Überspannungsbedingung würde jedoch auch der Transistor M26 leiten, wodurch die Spannung an der Gate-Elektrode des Transistors M28 erhöht würde. (Es ist zu beachten, daß ein Überspannungs- oder Unterspannungszustand entweder auf Leitung 12 oder Leitung 14 auch auf der jeweils anderen Leitung aufgrund ihrer Verbindung durch den Widerstand R14 erzeugt würde). Dies sperrt den Transistor M28, so daß ein Leitungspfad von der niedrigen Leitung 14 durch den Transistor M28 nach Erde verhindert wird. Die Source-Elektrode und der Potentialtopfanschluß des Transistors M28 bilden einen PN-Übergang. Der Potentialtopf des Transistors M28 ist jedoch durch den Transistor M30 in die Nähe des Source-Elektrodenpotentials des Transistors M28 vorgespannt. Obgleich eine positive Spitze auf Leitung 14 den Source-Potentialtopf-Übergang des Transistors M28 in Vorwärtsrichtung vorspannen würde, existiert über diesen Punkt hinaus kein Ableitungspfad. Ein möglicher Leitungspfad durch den Source-/Potentialtopf-PN-Übergang des Transistors M30 wird durch den NMOS-Transistor M36 blockiert. Der Transistor M32 bildet einen Leitungspfad für jegliche Ladungen, die sich sonst an der Source-Elektrode des Transistors M36 ansammeln würden.

Die Fig. 4A-4F zeigen einen Treiber 110 als integrierte Schaltung für ein weiteres Ausführungsbeispiel der Erfindung. Die die hohe Leitung 112 und die niedrige Leitung 114 treibenden Stromquellen sind wie diejenigen bei dem Ausführungsbeispiel der Fig. 1 in Stromspiegelkonfigurationen geschaltet. Die erste Stromquelle umfaßt PMOS-Transistoren M110, M114 und M144 und Widerstände R116, R120 und R126. Die zweite Stromquelle umfaßt NMOS-Transistoren M112, M116 und M146, Widerstände R118, R122 und R128 und einen Kondensator C110. Die Stromquellen sind durch den Widerstand R124 und einen NMOS-Transistor M118 verbunden. Die Arbeitsweise der Stromquellen ist ähnlich derjenigen, wie sie in Zusammenhang mit dem Ausführungsbeispiel der Fig. 1 beschrieben wurde. Es ist zu beachten, daß die Transistoren M144 und M146 nun dazu dienen, während des Betriebs die Stromspiegelschaltungen zu isolieren. Jeder Transistor M144 und M146 ist gesperrt, wenn der Treiber 110 unter Ansprechen auf das Datensignal DAT/ aktiviert wird. Hierdurch wird eine mögliche Quelle einer Nichtanpassung in den beiden Stromspiegelschaltungen vermieden. Die Bauelementenwerte in der Stromspiegelschaltung sind wie folgt: R116 und R120 = 40 Ohm, R118 = 80 Ohm, R122 = 80 Ohm, R126 und R128 = 168 kOhm und C110 = 15 pF.

PMOS-Transistoren M124 und M128 blockieren hohe Spannungsspitzen auf der hohen Leitung 112 bzw. der niedrigen Leitung 114. Bei dem Ausführungsbeispiel nach Fig. 1 werden beide Blockiertransistoren M24 und M28 durch das gleiche auf der Eingangsleitung 26 anstehende Signal gesteuert. Bei dem Ausführungsbeispiel nach Fig. 4 werden die Blockiertransistoren M124 und M128 unabhängig gesteuert. Während somit ein einziger Transistor M26 in Fig. 1 eine Gate-Elektrodenvorspannung für die Transistoren M24 und M28 bietet, sind bei dem Ausführungsbeispiel nach Fig. 4 zwei Transistoren M148 und M150 erforderlich. Die Source-Elektrode des PMOS-Feldeffekttransistors M148 ist mit der hohen Leitung 112, seine Drainelektrode mit der Gate-Elektrode des Transistors M124 und seine Gate-Elektrode mit einer Vorspannungsschaltung aus einem PMOS-Feldeffekttransistor M152 und einem Widerstand R140 verbunden. Die Source-Elektrode und der Potentialtopfanschluß des Transistors M152 liegen an der Quelle VCC, seine Gate-Elektrode auf Erde, und seine Drainelektrode ist mit der Gate-Elektrode des Transistors M148 verbunden. Ein Widerstand R140 verbindet die Drainelektrode des Transistors M152 mit Erde. Die Source-Elektrode des PMOS-Feldeffekttransistors M150 ist an die niedrige Leitung 112 angeschlossen, seine Drainelektrode an die Gate-Elektrode des Transistors M128 und seine Gate-Elektrode an die Spannungsquelle VCC.

Wie erwähnt, erzeugen die Transistoren M148 und M150 die Gate-Elektrodenvorspannung für die Transistoren M124 bzw. M128 unter Ansprechen auf eine hohe Spannungsspitze auf der hohen Leitung 112 bzw. der niedrigen Leitung 114. Der Potentialtopfanschluß jedes Transistors M148 und M150 ist gegen Spannungsspitzen in der gleichen Weise geschützt, wie dies für den Transistor M26 der Fig. 1 beschrieben wurde. Anstelle der gemeinsamen Schaltung der Transistoren M30, M32 und M36 der Fig. 1 hat jeder Transistor M148 und M150 seine eigene Potentialtopfanschluß-Schutzschaltung. Für den Transistor M148 umfaßt die Schutzschaltung Transistoren M154 und M156, und für den Transistor M150 ist die Schaltung gegeben durch Transistoren M130, M132 und M136, die wie gezeigt verbunden sind.

Wie bei dem Ausführungsbeispiel nach Fig. 1 ist ein einziger Transistor M118 mit beiden aneinander angepaßten Stromquellen zum Ein- und Ausschalten der Stromquellen abhängig von einem an seiner Steuerelektrode empfangenen Signal verbunden. Stromfluß durch jede angepaßte Stromquelle und die Leitungen 112 und 114 wird durch die Transistoren M124 bzw. M128 gesteuert. Es ist zu beachten, daß jeder der Transistoren M118, M124 und M128 durch nachstehend beschriebene Mittel individuell und selektiv aktiviert werden kann.

Die Aktivierungsschaltung für die Transistoren M118, M124 und M128 umfaßt eine Zeitgabeschaltung 210 und eine Signalformschaltung 212. Die Zeitgabeschaltung 210 weist eine RC-Reihenschaltung mit Widerständen R142, R144, R146, R148 und R150 und einen Kondensator C116 auf. Die RC-Reihenschaltung ist mit dem Ausgang von in Reihe geschalteten Invertern 214, 216 und 218 verbunden, wobei der Inverter 214 das DAT/-Signal empfängt. Die Verbindungspunkte zwischen benachbarten Elementen in dem RC-Netzwerk sind geeignete Abgriffpunkte 220, 222, 224, 226 und 228. Statisch betrachtet liegt an jedem Abgriffpunkt im wesentlichen die gleiche Spannung. Während des dynamischen Übergangs des DAT/-Signals jedoch treten an diesen Abgriffpunkten unterschiedliche Spannungspegel auf. Wenn beispielsweise der DAT/-Übergang von 1 auf 0 erfolgt, dann fließt Strom durch die RC-Schaltung mit der Spannung am Knoten 220 anfangs höher als die Spannung am Knoten 228. Eine Zeitgabeschaltung 210 umfaßt auch Selektorschaltungen 230, 232 und 234. Die Selektorschaltung 230 weist einen PMOS-Transistor M158 und einen NMOS-Transistor M160 auf, die zwischen Abgriffpunkt 220 bzw. 222 und die Gate-Elektrode des NMOS-Transistors M162 in der Signalformschaltung 212 gelegt sind. Die Selektorschaltung 232 weist einen PMOS-Transistor M164 und einen NMOS-Transistor M166 auf, die zwischen Abgriffpunkt 220 bzw. 228 und die Gate-Elektrode des Transistors M118 gelegt sind. Die Selektorschaltung 234 weist einen PMOS-Transistor M168 und einen NMOS-Transistor M170 auf, die zwischen Abgriffpunkt 224 bzw. 226 und die Gate-Elektrode eines NMOS-Transistors M172 in der Signalformschaltung 212 gelegt sind.

Die Signalformschaltung 212 umfaßt eine Widerstandsschaltung 236, die in Reihe mit einem Transistor M162 geschaltet ist und eine Widerstandsschaltung 238 in Reihe mit dem Transistor M172. Die Widerstandsschaltung 236 umfaßt Widerstände R152, R154 und R156, die in Reihe mit NMOS-Transistoren M174, M176 und M162 zwischen die Spannungsquelle VCC und Erde geschaltet sind. Ein Abgriffpunkt 240 zwischen den Widerständen R154 und R156 ist mit der Gate-Elektrode des Transistors M124 verbunden. Die Widerstandsschaltung 238 umfaßt einen Widerstand R158, der in Reihe mit den NMOS-Transistoren M178, M180 und M172 zwischen die Spannungsquelle VCC und Erde geschaltet ist. Ein Abgriffpunkt 242 zwischen dem Widerstand R158 und dem Transistor M180 ist ohmisch durch den Widerstand R160 mit der Gate-Elektrode des Transistors M128 verbunden.

Im Betrieb geht beim Empfang eines aktiv niedrigen Datensignals DAT/ durch den Treiber 110 der Ausgang des Inverters 214 auf hohen Wert, wodurch der Isolationstransistor M144 gesperrt wird, und der Ausgang des Inverters 216 nimmt einen niedrigen Wert an, wodurch der Isolationstransistor M146 gesperrt wird. Der Ausgang des Inverters 218 nimmt einen hohen Wert an, wodurch nacheinander Spannungen an den Knoten 220, 222, 224, 226 und 228 aufgebaut werden. Die Transistoren M158, M164 und M168 werden bei Empfang des DAT/-Signals aktiviert. Bei dem gezeigten Ausführungsbeispiel sind beide Transistoren M158 und M164 mit dem Knoten 220 verbunden. Somit werden die Transistoren M162 und M118 etwa gleichzeitig aktiviert. Eine positive Spannung an der Gate-Elektrode des Transistors M118 erlaubt einen Stromfluß durch den Widerstand R120, den Transistor M114, den Widerstand R124, den Transistor M118, den Transistor M116 und den Widerstand R122, wodurch die Stromquellen aktiviert werden. Wenn der Transistor M162 aktiviert ist, dann wird der Knoten 240 gegen Erde gezogen. Der verhältnismäßig langsame Spannungsabfall am Knoten 240 aktiviert allmählich den Transistor M124, wodurch ein Spannungsanstieg auf der hohen Leitung 112 reduziert wird. Der Transistor M168 ist mit dem Knoten 224 verbunden, der eine Spannung erreicht, die hoch genug ist, um den Transistor M172 nach dem Transistor M162 zu aktivieren. Die Spannung am Knoten 242 wird gesteuert gegen Erde gezogen, um langsam den Transistor M128 einzuschalten. Auf diese Weise wird der Transistor M124 geringfügig vor dem Transistor M128 durchgeschaltet. Es hat sich gezeigt, daß durch geeignete Zeitgabe der relativen Ein- und Ausschaltzeiten der Transistoren M124 und M128 Spannungsabweichungen reduziert werden, die sonst auf den Leitungen 112 und 114 auftreten könnten.

Nimmt das Datensignal DAT/ einen inaktiven hohen Wert an, dann werden die Transistoren M118, M124 und M128 in Einklang mit ihren entsprechenden Abgriffpunkten in der Zeitgabeschaltung 210 gesperrt. Auf diese Weise werden Sperrübergangsstörungen reduziert.

Bei einem bevorzugten Ausführungsbeispiel haben die verwendeten Elemente folgende Werte:
R116 = 40 Ohm; R118 = 80 Ohm; R120 = 40 Ohm;
R122 = 80 Ohm; R124 = 50 Ohm; R126 = 168 kOhm;
R128 = 168 kOhm; R140 = 180 kOhm; R142 = 20 kOhm;
R144 = 15 kOhm; R146 = 10 kOhm; R148 = 10 kOhm;
R150 = 25 kOhm; R152 = 7,5 kOhm; R154 = 5 kOhm;
R156 = 2,5 kOhm; R158 = 20 kOhm; R160 = 2,5 kOhm;
C110 = 15 pF; C116 = 15 pF;
M110 = 8160/12; M112 = 4050/12; M114 = 8160/12;
M116 = 4050/12; M118 = 4000/4; M124 = 16000/12;
M128 = 16000/12; M130 = 200/12; M132 = 215/12;
M134 = 200/12; M136 = 200/12; M144 = 28/4;
M146 = 14/4; M 148 = 400/12; M150 = 400/12;
M152 = 10/20; M154 = 200/12; M156 = 215/12;
M158 = 24/4; M160 = 14/4; M162 = 14/4; M164 = 24/4;
M166 = 14/4; M168 = 24/4; M170 = 14/4; M172 = 56/4;
M174 = 200/12; M176 = 200/12; M178 = 200/12;
M180 = 400/12.

Claims (9)

1. Integrierte Bustreiberschaltung, die ein Substrat eines ersten Leitfähigkeitstyps aufweist, um eine erste und eine zweite, zur ersten komplementäre Busleitung in einem Übertragungsbus zu treiben, wobei eine erste und eine zweite Stromquelle mit einer ersten bzw. zweiten Spannungsquelle verbunden ist, gekennzeichnet durch einen ersten und zweiten Transistor (M24, M28; N1, N128) des ersten Leitfähigkeitstyps, die jeweils in einem Potentialtopf eines zweiten Leitfähigkeitstyps in dem Substrat ausgebildet sind, wobei der erste Transistor (M24; M124) seine Source/Drain-Strecke zwischen die erste Stromquelle (M10; M110) und die erste Busleitung (12; 112) und der zweite Transistor (M28; M128) seine Source/Drain-Strecke zwischen die zweite Stromquelle (M12; N112) und die zweite Busleitung (14; 114) geschaltet hat, einen dritten Transistor (M26) des ersten Leitfähigkeitstyps, der in einem Potentialtopf des zweiten Leitfähigkeitstyps in dem Substrat ausgebildet ist und dessen Drainelektrode mit den Gate-Elektroden des ersten und zweiten Transistors (M24, M28; M124, N128) verbunden ist, dessen Source-Elektrode mit der ersten Busleitung (12; 112) verbunden ist und dessen Gate-Elektrode mit einer Vorspannungsschaltung (M38, R34) verbunden ist, einen vierten Transistor (M34) des zweiten Leitfähigkeitstyps, dessen Source-Elektrode mit dem Potentialanschluß des ersten Transistors (M24; N124) verbunden ist und dessen Drain-Elektrode mit der Source-Elektrode des ersten Transistors (M24; M124) verbunden ist, und durch eine Potentialtopfanschluß-Vorspannvorrichtung (M32, M36), die mit dem jeweiligen Potentialtopfanschluß eines fünften Transistors (M30) und des dritten Transistors (M26) verbunden ist, wobei der fünfte Transistor (M30) zwischen der zweiten Busleitung (14; 114) und dem Potentialtopfanschluß des zweiten Transistors (M28; M128) liegt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektroden des ersten und zweiten Transistors (M24, M28) miteinander verbunden sind, um ein von einem an die integrierte Schaltung angelegten Eingangsdatensignal (DAT) abhängiges Steuersignal zu empfangen.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialtopfanschluß-Vorspannungsvorrichtung einen sechsten Transistor (M36) des zweiten Leitfähigkeitstyps aufweist, dessen Source-Elektrode mit dem Potentialtopfanschluß des fünften Transistors (M30) und dessen Drain- und Gate-Elektrode gemeinsam mit der hohen Spannungsquelle verbunden sind, sowie einen siebten Transistor (M32) des ersten Leitfähigkeitstyps, dessen Drainelektrode mit der Source-Elektrode des sechsten Transistors (M36), dessen Source-Elektrode mit der hohen Spannungsquelle und dessen Gate-Elektrode ohmisch mit der hohen Busleitung (12) verbunden sind.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vorspannungsschaltung einen achten Transistor (M38) des zweiten Leitfähigkeitstyps aufweist, dessen Source-Elektrode mit der Gate-Elektrode des dritten Transistors (M26) und dessen Drain- und Gate-Elektroden mit der hohen Spannungsquelle verbunden sind.

5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste und zweite Stromquelle einen entsprechenden neunten und zehnten Transistor (M10, M12) aufweisen, daß die integrierte Schaltung einen Strompfad aufweist mit einem elften, zwölften und dreizehnten Transistor (M14, M18, M16), die in Reihe geschaltet sind, wobei die Gate-Elektroden des neunten und elften Transistors (M10, M14) miteinander und die Gate-Elektroden des zehnten und dreizehnten Transistors (M12, M16) miteinander verbunden sind, so daß sich eine entsprechende erste und zweite Stromspiegelkonfiguration ergibt, und daß die Gate-Elektrode des zwölften Transistors (M18) auf ein Dateneingangssignal (DAT) anspricht, das auf die integrierte Schaltung angelegt wird.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der neunte und elfte Transistor (M10, M14) von einem ersten Leitfähigkeitstyp und dimensionsmäßig angepaßt und nahe beieinander auf dem Substrat ausgebildet sind, und daß der zehnte und dreizehnte Transistor (M12, M16) von einem zweiten Leitfähigkeitstyp und dimensionsmäßig angepaßt und nahe beieinander auf dem Substrat ausgebildet sind.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein Kondensator (C10) mit der Gate-Elektrode des zehnten Transistors (M12) verbunden ist, wobei die Gatekapazitäten des zehnten und dreizehnten Transistors (M12, M16) mit den Gatekapazitäten des neunten und elften Transistors (M10, M14) übereinstimmen.

8. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Blockiervorrichtungen entsprechende, weitere Transistoren (M148, M150) des ersten Leitfähigkeitstyps aufweisen, die jeweils in einem Potentialtopf des zweiten Leitfähigkeitstyps in dem Substrat ausgebildet sind, wobei einer der weiteren Transistoren (M148) zwischen die hohe Busleitung (112) und die Gate-Elektrode des ersten Transistors (M124) und der andere der weiteren Transistoren (M150) zwischen die niedrige Busleitung (114) und die Gate-Elektrode des zweiten Transistors (M128) geschaltet sind.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß eine erste Potentialtopf-Vorspannungsvorrichtung (M154, M156) mit dem Potentialtopfanschluß des einen der weiteren Transistoren (M148) und eine zweite Potentialtopf-Vorspannungsvorrichtung (M130, M132, M136) mit dem Potentialtopfanschluß des anderen der weiteren Transistoren (M150) verbunden sind.