DE4029478C2 - Verfahren zur Übertragung von Daten in einem Bussystem - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Übertragung von Daten in einem Bussystem nach dem Oberbegriff des An­ spruchs 1 sowie auf eine Anordnung zur Durchführung des Ver­ fahrens nach dem Oberbegriff des Anspruchs 4.

Aus DIN V 19245 ist ein Verfahren zur Übertragung von Daten in einem Bussystem bekannt, bei dem für eine Busankopplung außer einem Universal Asynchronus Receiver Transmitter (UART), der meist in Ein-Chip-Mikrocomputern vorhanden ist, nur noch ein Interface-Baustein benötigt wird. Der UART bestimmt gemäß in einem Initialisierungsprogramm vorgenommener Parametrierung die Baud-Rate und das zur Übertragung verwendete Byte-Format, das sich z. B. in der Wahl des Synchronisierungsverfahrens mit Start-Stop-Bit oder des Datensicherungsverfahrens mit gerader oder ungerader Parität äußert. Der Interface-Baustein setzt auf der Senderseite lediglich die vom sendenden UART mit TTL-Pegel ausgegebenen Daten in ein für den Übertragungskanal, bestehend z. B. aus einem symmetrischen Zweidraht-Kabel, geeignetes Span­ nungssignal um. Eine Modulation oder Codierung der Daten er­ folgt nicht. Auf der Empfangsseite wandelt ein im Interface- Baustein enthaltener Komparator das von dem Übertragungskanal empfangene Signal für den empfangenden UART in ein Signal mit TTL-Pegel zurück. Ein Empfangsfilter zur Reduzierung der Bit­ fehlerrate ist nicht vorhanden. Der UART synchronisiert auf das Start-Bit, das den Beginn der Übertragung eines 8-Bit- Wortes markiert, bestimmt mit Hilfe eines empfängerintern erzeugten Taktes die Abtastzeitpunkte des Signals, ermittelt die Datenbits und die Prüfbits, wertet die Prüfbits aus und gibt die empfangene Information als 8-Bit-Wort weiter. Neben dem Vorteil der einfachen Realisierbarkeit weist dieses Ver­ fahren aber auch einige Nachteile auf. Unvorteilhaft ist vor allem die Tatsache, daß eine galvanische Trennung der Teil­ nehmer von dem Übertragungskanal nur mit relativ großem Auf­ wand, z. B. mit Optokopplern und galvanisch trennenden DC/DC-Wandlern, möglich ist. Außerdem bieten die verfügbaren Interface-Bausteine keinen ausreichenden Blitzschutz und keine Gewähr, daß sie im Fehlerfall den Bus nicht kurzschließen. Darüber hinaus ist die Reichweite der Übertragung begrenzt. Schließlich ist es für bestimmte Anwendungen im Bereich der Produktionsautomatisierung von Nachteil, daß eine Fernspeisung von Teilnehmern mit Hilfsenergie über die Signaladern und eine Realisierung eigensicherer Anschlüsse nicht möglich ist. Die genannten Nachteile können weitgehend behoben werden, wenn statt der Basisband-Signalübertragung Modulationsverfahren, wie z. B. Phase Shift Keying (PSK)-Modulation oder Frequency Shift Keying (FSK)-Modulation, angewendet werden. Üblicherweise werden die hierfür notwendigen Modulationsfrequenzen analog erzeugt, und es werden analoge Empfangsfilter benötigt, wodurch die Realisierung relativ aufwendig wird.

Eine einfache Möglichkeit zur Demodulation FSK-modulierter Übertragungssignaie ist aus der Literatur (Meinke/Gundlach: "Taschenbuch der Hochfrequenztechnik", Springer-Verlag Berlin, Heidelberg, New York, Tokyo 1986) bekannt. Bei einem Synchron­ demodulator wird das Übertragungssignal mit einem Verzögerungs­ glied um eine Zeit verzögert, die einem Viertel der Perioden­ länge des Trägers entspricht. Dieses verzögerte Signal wird in einem Multiplizierer mit dem unverzögerten multipliziert und das Produkt in einem anschließenden Tiefpaß von den höherfre­ quenten Anteilen befreit. Ein solcher Synchrondemodulator kann auch digital realisiert werden, wenn das Übertragungssignal mit einem vorgeschalteten Eingangsverstärker begrenzt wird. Dann kann ein Schieberegister das Verzögerungsglied und ein Anti­ valenzgatter den Multiplizierer ersetzen. Auch hier enthält das entstehende Signal noch hochfrequente Komponenten, welche durch entsprechende Filter entfernt werden müssen. Diese sind aufwendig und können ebenso wie die Modulationsfrequenzen, die analog erzeugt werden, nicht einfach durch Umparametrierung geändert werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Übertragung von Daten in einem Bussystem zu finden, das die genannten Nachteile einer Basisband-Übertragung vermeidet und dennoch ohne aufwendige analoge Komponenten realisierbar ist, sowie eine Anordnung zur Durchführung des Verfahrens zu schaf­ fen.

Zur Lösung dieser Aufgabe weist das neue Verfahren die im kenn­ zeichnenden Teil des Anspruchs 1 genannten Merkmale auf. Mit den Merkmalen des Anspruchs 2 kann der Signalstörabstand des demodulierten Signals und damit die Bitfehlerrate verbessert werden. Anspruch 3 gibt eine aufwands­ arme Möglichkeit zur FSK-Modulation der Daten an. In Anspruch 4 wird eine Anordnung zur Durchführung des Ver­ fahrens genannt, die um eine Sendeeinrichtung gemäß Anspruch 5 ergänzt und deren Störsicherheit durch das Merkmal des An­ spruchs 6 erhöht werden kann.

Das neue Verfahren hat den Vorteil, daß es weitgehend mit digitalen Bauelementen durchführbar ist und daß daher ent­ sprechende Busankopplungen ohne aufwendige Abgleichvorgänge von analogen Schaltungsteilen fertigbar sind. Durch die Wahl der Verzögerungszeit des Synchrondemodulators zu einer halben Periodendauer des Empfangssignals mit einer Frequenz, die einem Bitwert entspricht, liefert der Demodulator bereits ein Signal, das frei von Trägeranteilen ist. Eine aufwendige Filterung ist daher nicht mehr erforderlich. Geringe Abweichungen der Ver­ zögerungszeit und Störungen auf dem Übertragungskanal sind zulässig, da sie auf einfache Weise mittels eines nachgeschal­ teten Filters, das sowohl analog als auch digital ausgeführt werden kann, kompensierbar sind und somit kaum die Bitfehlerrate erhöhen. Daher kann die Verzögerungszeit aus einer eigenständigen Zeitbasis abgeleitet werden. Eine Rück­ gewinnung eines Taktsignals oder eines Trägers ist zur Demodu­ lation nicht erforderlich. Bei einem PSK-modulierten Empfangs­ signal liefert der erfindungsgemäße Synchrondemodulator nur Informationen über die Signalwechsel. Daraus sind aber mittels eines Modulo-2-Zählers direkt die Daten ableitbar. Bei Verwen­ dung des erfindungsgemäßen Verfahrens bleibt die Parametrier­ barkeit des UARTs durch Programmierung weitgehend erhalten, da eine Änderung der Baud-Rate oder der Trägerfrequenz durch ein­ fache Anpassung des Schiebetaktes im Synchrondemodulator bzw. im Filter erreicht werden kann. Das gleiche gilt auch für die digitale Erzeugung PSK- oder FSK-modulierter Über­ tragungssignale. Das verwendete Übertragungssignal ist gleich­ stromfrei; die Verwendung von Übertragern zur galvanischen Trennung ist daher ebenso möglich wie eine Fernspeisung von Teilnehmern mit Hilfsenergie. Da im Übertragungssignal nur geringe niederfrequente Anteile vorhanden sind, ist eine Ent­ zerrung einfacher zu realisieren als bei Basisband-Signalen. Deshalb sind größere Distanzen überbrückbar. Bei entsprechender Auslegung der Busankopplung sind Blitzschutz sowie der Einsatz in explosionsgefährdeten Bereichen mit ausreichender Eigen­ sicherheit möglich.

Anhand der Zeichnungen, in denen Ausführungsbeispiele der Er­ findung mit Zeitdiagrammen dargestellt sind, werden im folgen­ den die Erfindung sowie Ausgestaltungen und Vorteile näher er­ läutert.

Es zeigen

Fig. 1 einen einfachen digitalen PSK-Modulator,

Fig. 2 einen digitalen FSK-Modulator,

Fig. 3 ein Zeitdiagramm mit PSK- und FSK-modulierten Signalen,

Fig. 4 einen Demodulator für PSK- und FSK-modulierte Signale,

Fig. 5 ein Zeitdiagramm zur FSK-Demodulation und

Fig. 6 ein Zeitdiagramm zur PSK-Demodulation.

Zur digitalen Realisierung einer PSK-Modulation genügt ein Äquivalenzgatter gemäß Fig. 1, auf dessen Eingänge ein Takt­ signal b und Daten c geführt sind. Die Schrittgeschwindigkeit des Taktsignals b muß hierbei ein geradzahliges Vielfaches der Schrittgeschwindigkeit des Datensignals c betragen. Am Ausgang des Äquivalenzgatters 1 erscheint ein Signal d, das den Daten c in Manchester-Codierung entspricht. Mit jedem Pegelwechsel der Daten c wird das Taktsignal b am Ausgang um 180° phasenverscho­ ben ausgegeben.

Fig. 2 zeigt ein Ausführungsbeispiel für eine digitale Realisierung einer FSK-Modulation. Der Ausgang eines ersten UND-Gatters 2, das sowohl einen invertierenden als auch einen nichtinvertierenden Eingang besitzt, ist auf einen Eingang eines ODER-Gatters 4 geführt. Der andere Eingang des ODER- Gatters 4 ist mit dem Ausgang eines zweiten UND-Gatters 3 verbunden. An dem nichtinvertierenden Eingang des ersten UND-Gatters 2 liegt ein hochfrequentes Taktsignal a an, auf einem Eingang des zweiten UND-Gatters 3 ein niederfrequentes Taktsignal b. Daten c werden auf den nichtinvertierenden Ein­ gang des zweiten UND-Gatters 3 sowie auf den invertierenden Eingang des ersten UND-Gatters 2 geführt. Am Ausgang des ODER- Gatters 4 sind die FSK-modulierten Daten e abgreifbar.

Die Funktion der Schaltung soll anhand des Zeitdiagramms in Fig. 3 beschrieben werden. Nimmt das Datensignal c den Wert "1" an, so wird durch das zweite UND-Gatter 3 der nieder­ frequente Takt b zum Eingang des ODER-Gatters 4 durchgeschal­ tet, das ihn auf seinen Ausgang führt. Gleichzeitig wird das erste UND-Gatter 2 für das hochfrequente Taktsignal a gesperrt. In entsprechender Weise wird beim Wert "0" des Datensignals c der hochfrequente Takt a zum Ausgang durchgeschaltet. Die Signale d oder e können nun direkt oder über Leitungstreiber auf den Übertragungskanal geschaltet werden. Falls sowohl PSK- als auch FSK-Modulation in einem Sender möglich sein sollen, müssen hier nicht dargestellte Schaltmittel zur Auswahl eines der Signale d oder e als Übertragungssignal vorgesehen werden.

Ein Ausführungsbeispiel für eine Empfangseinrichtung ist in Fig. 4 dargestellt. Ein Empfangssignal s(t), das eventuell durch einen nicht dargestellten Eingangsverstärker begrenzt sein kann, bildet das Eingangssignal eines Synchrondemodula­ tors, bestehend aus einem Verzogerungsglied 5 und einem Äqui­ valenzglied 6. In dem Verzögerungsglied 5 wird das Empfangs­ signal s(t) um eine Zeit TD verzögert. Es ist hier als vier­ stufiges Schieberegister ausgeführt. Mit dem Äquivalenzglied 6 werden das Empfangssignal s(t) und das verzögerte Empfangs­ signal s1 zu einem demodulierten Empfangssignal y verknüpft. In einem nachgeschalteten Filter, bestehend aus einem Schieberegister 7 mit den Gewichtungsfaktoren b0, b1, b2 und b3 sowie einem Summierer 8, auf dessen Eingänge die gewichteten, parallel abgreifbaren Schieberegisterausgänge geführt sind, wird das demodulierte Empfangssignal y zu einem Signal y′ gefiltert. Ein Komparator 9, der im Ausführungsbeispiel analog mit der Schwelle "1/2" arbeitet, bildet aus dem Signal y′ ein digitales Signal y′′. Bei der FSK-Demodulation wird aus diesem mit einem Inverter 10 ein Datensignal y1 gewonnen, während bei der PSK-Demodulation ein Modulo-2-Zähler 11 zur Erzeugung eines Datensignals y2 nachgeschaltet ist. Neben diesem Ausführungs­ beispiel ist der Erfindungsgedanke natürlich auch noch in vielen weiteren Varianten realisierbar. Z. B. können, um die Störfestigkeit zu erhöhen, mehrere Filter hinter­ einandergeschaltet werden oder das Filter und der Komparator völlig digital realisiert werden, indem in einem Festwertspeicher die Funktionen des Summierers 8 und des Komparators 9 als Zuordnungstabelle hinterlegt werden und auf die Eingänge dieses Festwertspeichers digitale Ausgänge eines Schieberegisters geführt sind. Dies wäre für Entwicklungs- und Meßzwecke hilfreich, da durch Veränderung der Tabelle leicht Modifizierungen und Erweiterungen möglich sind. Durch Änderung eines Taktes, der in der Fig. 4 nicht dargestellt ist, aber für die Schieberegister 5 und 7 benötigt wird, kann die Schal­ tung an jede beliebige Datenrate angepaßt werden.

Anhand der Zeitdiagramme in den Fig. 5 und 6 soll im folgen­ den die Funktion des Ausführungsbeispiels aus Fig. 4 erläutert werden. Über den Zeitdiagrammen stehen jeweils Bitwerte "0" oder "1", denen in Fig. 5 das FSK-modulierte Empfangssignal s(t) und in Fig. 6 das PSK-modulierte Empfangssignal s(t) ent­ sprechen. Für den Bitwert "0" hat das FSK-modulierte Empfangs­ signal s(t) die doppelte Frequenz wie für den Bitwert "1". Das PSK-modulierte Empfangssignal hat für beide Bitwerte eine ein­ heitliche Frequenz, jedoch ist seine Phasenlage für den Bitwert "0" gegenüber der für den Bitwert "1" um 180° verschoben. Er­ findungsgemäß sind bei einem FSK-modulierten Empfangssignal s(t) zwei verschiedene Werte für die Verzögerungszeit TD wähl­ bar, da es in diesem Fall zwei Frequenzen des Empfangssignals s(t) gibt, die jeweils einem Bitwert entsprechen, während ein PSK-moduliertes Empfangssignal s(t) nur eine Frequenz aufweist, die für beide Bitwerte gleich ist. In dem Ausführungsbeispiel erhalten die beiden Schieberegister 5 und 7 einen gemeinsamen Schiebetakt, dessen Periode ein Achtel der Schrittgeschwindig­ keit der Daten beträgt. Dies führt zu einem Signal s1, das erfindungsgemäß um eine halbe Periode des Empfangssignals s(t) mit einer Frequenz entsprechend eines Bitwerts, hier vorteil­ haft des Bitwerts "1", verzögert ist. Das demodulierte Emp­ fangssignal y ist identisch mit dem Signal mit dem Gewichtungs­ faktor b0 und deshalb in den Fig. 5 und 6 nicht gesondert dargestellt. Wie am Zeitverlauf des Signals mit dem Gewich­ tungsfaktor b0 leicht zu erkennen ist, sind bereits nach dem Synchrondemodulator Trägeranteile völlig unterdruckt. Die Auf­ summierung der Signalanteile mit den Gewichtungsfaktoren b0, b1, b2 und b3, die jeweils den Wert "1/4" haben, führt zu einem Signal y′ mit einem treppenförmigen Zeitverlauf. Der hysterese­ behaftete Komparator 9 mit der Schwelle "1/2" bildet aus dieser Treppenfunktion den Zeitverlauf des digitalen Signals y′′, aus dem mit einfachen Schaltelementen gemäß dem Ausführungsbeispiel in Fig. 4 der Zeitverlauf der Datensignale y1 bzw. y2 abgelei­ tet werden kann. Mit einem UART-Baustein sind nach eingangs beschriebenen Verfahren aus dem Verlauf dieser Signale die Daten gewinnbar. Um für einen Zustand, in dem alle Treiber am Bussystem inaktiv sind und das Empfangssignal s(t) konstant gehalten wird, einen bestimmten Bitwert der Datensignale y1 bzw. y2 zu erreichen, kann die Verzögerungszeit TD erfindungs­ gemäß entsprechend des anderen Bitwerts gewählt werden.

Claims (7)

1. Verfahren zur Übertragung von Daten in einem Bussystem, wobei eine digitale Demodulation FSK-modulierter Signale im Empfänger vorgenommen wird, indem das Empfangssignal (s(t)) mit einem Verzögerungsglied um eine Zeit (TD) verzögert wird und mit dem unverzögerten Empfangssignal (s(t)) verknüpft wird, dadurch gekennzeichnet,

• - daß die Verzögerungszeit (TD) eine halbe Periode des Emp­ fangssignals (s(t)) mit einer Frequenz beträgt, die einem Bitwert entspricht, und
• - daß die Verknüpfung mittels eines Verknüpfungsgliedes (6) von der Art eines Äquivalenzgliedes erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net,

• - daß das Empfangssignal (s(t)) nach der Demodulation mit ei­ nem digitalen Filter (7, 8) mit Tiefpaßcharakter gefiltert wird und
• - daß durch einen Komparator (9) mittels Schwellwertvergleich aus dem demodulierten und gefilterten Empfangssignal (y′) ein digitales Empfangssignal (y") gewonnen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet,

• - daß im Sender eine FSK-Modulation durch Verknüpfung (2, 3, 4) der Daten (c) mit zwei unterschiedlichen Taktsignalen (a, b) vorgenommen wird, wobei die Schrittgeschwindigkeit der Taktsignale (a, b) jeweils ein geradzahliges Vielfaches der Schrittgeschwindigkeit der Daten (c) beträgt.

4. Anordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche,

• - mit einer Empfangseinrichtung, in der ein Synchrondemodula­ tor vorhanden ist, bestehend aus einem Schieberegister (5) und einem Verknüpfungsglied (6),
• - wobei der Ausgang des Schieberegisters (5) mit einem er­ sten Eingang des Verknüpfungsglieds (6) verbunden und das FSK-modulierte Empfangssignal (s(t)) auf den Eingang des Schieberegisters (5) und auf einen zweiten Eingang des Verknüpfungsglieds (6) geführt ist und
• - das Schieberegister (5) derart angesteuert ist, daß das Empfangssignal um eine Zeit (TD) verzögert wird,

dadurch gekennzeichnet,

• - daß die Verzögerungszeit (TD) eine halbe Periode des Emp­ fangssignals (s(t)) mit einer Frequenz beträgt, die einem Bitwert entspricht, und
• - daß das Verknüpfungsglied (6) von der Art eines Äquivalenz­ glieds ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeich­ net,

• - daß in einer Sendeeinrichtung zur Erzeugung eines FSK-modu­ lierten Übertragungssignals ein Verknüpfungsglied (2, 3, 4) vorhanden ist, an dessen erstem Eingang die Daten (c) und zwei weiteren Eingängen zwei unterschiedliche Taktsignale (a, b) anliegen,
• - wobei die Schrittgeschwindigkeit der Taktsignale (a, b) jeweils ein geradzahliges Vielfaches der Schritt­ geschwindigkeit der Daten beträgt.

6. Anordnung nach Anspruch 4 oder 5, dadurch gekenn­ zeichnet,

• - daß dem Synchrondemodulator ein digitales Filter (7, 8) mit Tiefpaßcharakter und ein Komparator (9) nachgeschaltet sind.