DE4012166A1 - Rechnersystem - Google Patents

Rechnersystem

Info

Publication number
DE4012166A1
DE4012166A1 DE19904012166 DE4012166A DE4012166A1 DE 4012166 A1 DE4012166 A1 DE 4012166A1 DE 19904012166 DE19904012166 DE 19904012166 DE 4012166 A DE4012166 A DE 4012166A DE 4012166 A1 DE4012166 A1 DE 4012166A1
Authority
DE
Germany
Prior art keywords
bus
computer system
processor
word
address word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904012166
Other languages
English (en)
Inventor
Wolfgang Dipl Ing Rau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RAU, WOLFGANG, DIPL.-ING. (FH), 76669 BAD SCHOENBO
Original Assignee
Teldix GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teldix GmbH filed Critical Teldix GmbH
Priority to DE19904012166 priority Critical patent/DE4012166A1/de
Publication of DE4012166A1 publication Critical patent/DE4012166A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies

Description

Die Erfindung betrifft ein Rechnersystem nach der Gattung des Patent­ anspruchs 1.
Stand der Technik
In der Rechnertechnik werden zur Bearbeitung von parallelen Prozessen und zur optimalen Zeitnutzung zunehmend mehrere Prozessoren zu Mehrprozessor- Systemen zusammengefaßt. Die darin enthaltenen Prozessoren sind meist an spezielle Aufgabenstellungen angepaßt und können weitgehend unabhängig von­ einander arbeiten. Es ist jedoch unumgänglich, daß diese Prozessoren inner­ halb des Systems miteinander kommunizieren. Dazu werden in der Regel stan­ dardisierte parallele System-Bus-Architekturen eingesetzt, die im Time- Sharing-Betrieb arbeiten (z. B. VMEbus). Mit zunehmender Anzahl von Prozes­ soren wird die erforderliche Kommunikation zwischen diesen Prozessoren im­ mer umfangreicher. Dadurch besteht die Gefahr, daß der System-Bus zum Eng­ paß für die Datenkommunikation wird.
Aufgabe
Der Erfindung liegt daher die Aufgabe zugrunde, ein leistungsfähigeres Rechnersystem dadurch zu schaffen, daß der Datentransport innerhalb des Rechnersystems parallelisiert wird und den Prozessoren die einen Datenaus­ tausch mit einem anderen Prozessorsystem wünschen weitgehend zeitunabhängig ein Bus für diesen Datenaustausch zur Verfügung gestellt wird.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 ange­ gebenen Merkmale gelöst.
Vorteile der Erfindung
Das erfindungsgemäße Rechnersystem hat gegenüber Rechnersystemen nach dem Stand der Technik folgende Vorteile:
  • - die in das Rechnersystem eingebundenen Prozessorsysteme können weit­ gehend ohne Zeitverzögerung andere Prozessorsysteme ansprechen,
  • - es gibt keine lange Wartezeit wie bei der Abarbeitung einer Prioritäten- Warteschlange bei Rechnersystemen nach dem Stand der Technik,
  • - die Prozeßanbindung der einzelnen Prozessorsysteme ist durch die direkte Durchführung eines gewünschten Datenaustauschs enger,
  • - das gesamte Rechnersystem wird schneller und
  • - Erweiterungen um weitere Prozessorsysteme sind ohne weiteres möglich.
Weitere Vorteile der Erfindung ergeben sich aus den Unteransprüchen und aus der Beschreibung.
Figurenbeschreibung
In der Zeichnung ist ein Rechnersystem nach dem Stand der Technik darge­ stellt. Weiter zeigt sie Ausführungsbeispiele des erfindungsgemäßen Rech­ nersystems. So zeigen im einzelnen:
Fig. 1 Ein Rechnersystem nach dem Stand der Technik mit einem gemeinsamen System-Bus,
Fig. 2 ein Ausführungsbeispiel des erfindungsgemäßen Rechnersystems mit zweidimensionaler Ausdehnungsrichtung des Bussystems,
Fig. 3 ein Beispiel eines Wortaufbaus für das Anfordern/Beenden einer Verbindung im erfindungsgemäßen Rechnersystem,
Fig. 4 ein Beispiel der Abarbeitung eines Adreßworts für den Aufbau einer Verbindung anhand des zweidimensionalen Bussystems nach Fig. 2,
Fig. 5 ein Ausführungsbeispiel des erfindungsgemäßen Rechnersystems mit einem dreidimensionalen Bussystem,
Fig. 6 ein Ausführungsbeispiel eines erfindungsgemäßen Knoten-Kontrollers für ein zweidimensionales Bussystem,
Fig. 7 ein Ausführungsbeispiel eines erfindungsgemäßen Knoten-Kontrollers für ein zweidimensionales Bussystem mit detaillierter Schaltlogik.
Die Fig. 1 zeigt ein Rechnersystem nach dem Stand der Technik. Die weitge­ hend unabhängig voneinander arbeitenden Prozessorsysteme 1 bis 6 können nur über einen gemeinsamen System-Bus miteinander kommunizieren. Greifen zur gleichen Zeit mehrere Prozessorsysteme auf den gemeinsamen System-Bus zu, so muß die Abarbeitung dieser Zugriffe nach einer vorher vereinbarten Rege­ lung geschehen. Nach dieser Regelung wird der System-Bus einem der Prozes­ sorsystem zugeteilt. Die anderen Prozessorsysteme erhalten den System-Bus nach der vereinbarten Regelung entweder erst dann, wenn das erste Prozes­ sorsystem seine Datenübertragung beendet hat, oder die Daten werden por­ tionsweise im Time-sharing übertragen. Für die anderen Prozessorsysteme, die ebenfalls den gemeinsamen System-Bus benötigen entsteht also eine War­ tezeit. Diese Wartezeit soll durch das erfindungsgemäße Rechnersystem weit­ gehend beseitigt werden.
Die Fig. 2 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Rechnersy­ stems mit einem zweidimensionalen Bussystem. Das Rechnersystem besteht aus den Prozessorsystemen 10 bis 40 und 01 bis 04. Diese Prozessorsysteme 10 bis 40 und 01 bis 04 sind über ein Bussystem, bestehend aus den Knoten­ Kontrollern 1 bis 16 und den zwischen den Knoten-Kontrollern 1 bis 16 und zwischen Knoten-Kontrollern und Prozessorsystemen 10 bis 40 und 01 bis 04 liegenden Bussen, verbunden. Die Knoten-Kontroller 1 bis 16 sind in diesem Ausführungsbeispiel zweidimensional (Höhe, Breite) angeordnet. Jeder Knoten-Kontroller 1 bis 16 ist in diesem zweidimensionalen Bussystem gleich aufgebaut und besitzt jeweils vier bidirektionale Ein-/Ausgänge (Ports 1 bis 4) zum Anschluß der Busse. Die über die Busse und über die Knoten- Kontroller 1 bis 16 zu übertragende Wortbreite bestimmt die Anzahl der pa­ rallelen Leitungen innerhalb der Busse und innerhalb der Knoten-Kontroller 1 bis 16. Bei serieller Übertragung der Informationen von Prozessorsystem zu Prozessorsystem bestehen die Busse im einfachsten Fall aus nur einer Leitung und die Knoten-Kontroller 1 bis 16 müssen diese Leitungen an jeden der anderen Ein-/Ausgänge P1 bis P4 legen können. Bei paralleler Übertra­ gung können die Busse aus 8, 16, 32 usw. parallelen Leitungen bestehen und die Knoten-Kontroller 1 bis 16 müssen in der Lage sein, die an einen Ein-/Ausgang angeschlossenen Leitungen an jeden anderen Ein-/Ausgang paral­ lel durchzuschalten. Entsprechend erhöht sich die Zahl der parallelen Lei­ tungen in den Bussen und in den Knoten-Kontrollern, wenn Daten und Steuer­ informationen getrennt übertragen werden sollen. die Knoten-Kontroller in diesem zweidimensionalen Bussystem können gleichzeitig zwei Datenströme über jeweils zwei getrennte Ein-/Ausgänge leiten.
Fig. 3 zeigt ein Beispiel eines Wortaufbaus für die Anforderung einer ge­ wünschten Verbindung bzw. für das Beenden einer bestehenden Verbindung wenn die Datenübertragung zwischen zwei Prozessorsystemen beendet ist. Es be­ steht keine Forderung an den Aufbau dieses Wortes. Das Wort kann die Breite eines normalen Datenwortes haben; nur der Inhalt dieses Wortes sollte dann eindeutig als Anforderung bzw. Beendigung einer Verbindung gekennzeichnet sein. Genauso gut kann aber auch eine Verbindung bzw. eine Beendigung durch mehrere Worte oder ein diskretes Signal angefordert werden.
Anhang der Fig. 2 und 4 soll nun beispielsweise gezeigt werden, wie ein Prozessorsystem eine bestimmte Verbindung zu einem anderen Prozessorsystem über das erfindungsgemäße Bussystem herstellen bzw. anfordern kann. Als Beispiel soll eine Verbindung zwischen dem Prozessorsystem 10 und dem Pro­ zessorsystem 02, entsprechend der in Fig. 2 gestrichtelten Linie, herge­ stellt werden. Das Prozessorsystem 10 generiert beispielsweise ein Adreß­ wort entsprechend Fig. 4a. Dieses Adreßwort ist aufgeteilt in zwei gleich­ große Teilworte h und v für eine in der Fig. 2 horizontale Verbindung bis zum Knoten-Kontroller 2 und für eine in der Fig. 2 vertikale Verbindung von Knoten-Kontroller 2 zum Prozessorsystem 02. Dieses vom Prozessorsystem 10 generierte Wort wird an den Ein-/Ausgang P3 des Knoten-Kontrollers 1 ge­ legt. Der Knoten-Kontroller 1 stellt zunächst fest, ob die gewünschte Ver­ bindung zum nächsten Knoten-Kontroller 2 frei ist. Ist die gewünschte Ver­ bindung frei, dekrementiert der Knoten-Kontroller 1 den Inhalt des Horizontal-Anteils des Adreßwortes um "1", Fig. 4b zeigt das neue Adreßwort und legt es an den Ein-/Ausgang P4 des Knoten-Kontrollers 1 und damit an den Ein-/Ausgang P3 des Knoten-Kontrollers 2. Der Knoten-Kontroller 2 über­ prüft anhand des Adreßwortes, ob die gewünschte weitere Verbindung zum Knoten-Kontroller 6 frei ist. Er erkennt den Richtungswechsel am Adreßwort. Eine weitere vom Knoten-Kontroller 2 durchzuführende Dekrementierung des Horizontal-Anteils um "1" macht den Inhalt des Horizontal-Anteils im Adreß­ wort zu Null. Ist die gewünschte Verbindung zum Knoten-Kontroller 6 frei, schaltet der Knoten-Kontroller 2 das Adreßwort, entsprechend Fig. 4c, auf seinen Ein-/Ausgang P2 und auf den Ein-/Ausgang P1 des Knoten-Kontrollers 6. Dieser Knoten-Kontroller 6 überprüft wieder, ob die weitere gewünschte Verbindung zum Knoten-Kontroller 10 frei ist. Ist das der Fall, dekremen­ tiert er den Vertikal-Anteil des Adreßwortes um "1" und schaltet das Adreß­ wort entsprechend Fig. 4d auf seinen Ein-/Ausgang P2. Entsprechend verfah­ ren die weiteren Knoten-Kontroller 10 und 14 bis auch der Vertikal-Anteil des Adreßwortes zu Null geworden ist und das Prozessorsystem 02 erreicht wurde. Die gewünschte Verbindung zwischen dem Prozessorsystem 10 und dem Prozessorsystem 02 ist aufgebaut. Der Datentransport kann durchgeführt wer­ den. Für den Aufbau einer solchen Verbindung kann dem Adreßwort entweder ein Anforderungsdatum vorangestellt, oder ein diskretes Steuersignal ange­ legt werden.
Wird von einem Knoten-Kontroller festgestellt, daß eine gewünschte Verbin­ dung bereits belegt ist, sendet er ein "besetzt"-Signal, z. B. über die be­ reits aufgebaute Verbindung, an das anfordernde Prozessorsystem. Ist die Datenübertragung beendet, wird die bestehende Verbindung durch ein von ei­ nem der beiden verbundenen Prozessorsysteme ausgesandtes Endewort wieder abgebaut. Bei entsprechender "Intelligenz" der Knoten-Kontroller bzw. des Bussystems ist es möglich, einen bereits belegten Bereich des Bussystems zu umgehen. Sind beispielsweise die Knoten-Kontroller 5, 6, 10, 14 und die da­ zwischen liegenden Busse für eine Verbindung des Prozessorsystems 20 zum Prozessorsystem 02 belegt und besteht eine weitere Verbindung vom Prozes­ sorsystem 30 zum Prozessorsystem 04 mit den dazwischen liegenden Knoten- Kontrollern 9, 10, 11, 12, 16 und den entsprechenden Bussen, so kann eine weitere Verbindung z. B. von einem am Ein-/Ausgang P1 des Knoten- Kontrollers 2 angeschlossenen Prozessorsystem (nicht eingezeichnet) über die Verbindung Knoten-Kontroller 2, 1, 5, 9, 13 und den dazwischen liegen­ den Bus zum Prozessorsystem 40 bzw. zum Prozessorsystem 01 hergestellt wer­ den.
Fig. 5 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Rechnersystems mit dreidimensionelem Bussystem. Bei diesem Rechnersystem besitzen die Knoten-Kontroller 1 bis 16 jeweils sechs Ein-/Ausgänge. Entsprechend ist es möglich, über einen Knoten-Kontroller gleichzeitig maximal drei verschiede­ ne Verbindungen aufzubauen. In Fig. 5 ist zur besseren Übersichtlichkeit an den Knoten-Kontrollern 1 bis 3 und 5 bis 15 jeweils nur ein Prozessorsystem 111 bis 131 und 211 bis 431 angeschlossen. Diese Prozessorsysteme sind je­ weils mit den Ein-/Ausgängen P6 der Knoten-Kontroller 1 bis 3 und 5 bis 15 verbunden. An den Knoten-Kontrollern 4 und 16 soll beispielsweise gezeigt werden, daß auch am Ein-/Ausgang P1 bzw. P5 Prozessorsysteme angeschlossen sein können. Ebenso ist es möglich, in der zweiten Ebene einen oder weitere Knoten-Kontroller zu installieren, also beispielsweise das Prozessorsystem 141 durch einen Knoten-Kontroller zu ersetzen. Entsprechend der Verbindungs­ möglichkeiten in diesem Rechnersystem muß natürlich das Adreßwort und die Steuerlogik aufgebaut sein, so daß jeder der sechs Ein-/Ausgänge P1 und P6 adressiert und auf einen der anderen Ein-/Ausgänge durchgeschaltet werden kann.
Die Fig. 6 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Knoten- Kontrollers für ein zweidimensionales Bussystem entsprechend Fig. 2.
Der Knoten-Kontroller besitzt eine Steuerlogik 60 und jeder der vier Ein-/ Ausgänge Port 1 bis Port 4 ist mit einer Schaltlogik 61 bzw. 62 verbunden. Jede Schaltlogik 61 und 62 ist, entsprechend der im Rechnersystem verwende­ ten Busbreite, mit jedem der Ein-/Ausgänge Port 1 bis Port 4 und mit jedem anderen Logikschaltkreis verbunden. Weitere Verbindungen entsprechend der Busbreite bestehen zwischen den Ein-/Ausgängen Port 1 bis Port 4 und der Steuerlogik sowie zwischen der Steuerlogik und den Logikschaltkreisen.
Die Steuerlogik 60 hat die Aufgabe, aufgrund des empfangenen Adreßwortes zu prüfen, ob der gewünschte Bus zum nächsten Knoten-Kontroller frei ist. Ist der gewünschte Bus frei, wird das Adreßwort im Horizontal- bzw. Vertikalteil um "1" dekrementiert, die den benötigten Ein-/Ausgängen Port 1 bis Port 4 zugeordneten Logikschaltkreise aktiviert und die gewünschte Bus-Verbindung hergestellt. Die Steuerlogik schaltet nun das Adreßwort auf den nächsten Knoten-Kontroller. Die Verbindungen sind als Mehrfachverbindungen darge­ stellt. Es können je nach Bitzahl der zu übertragenden Worte 8, 16, 32 Leitungen vorgesehen sein, zu denen noch zwei Steuerleitungen kommen.
Die Fig. 7 zeigt im Ausführungsbeispiel eines erfindungsgemäßen Knoten- Kontrollers für ein zweidimensionales Bussystem mit detaillierter Schalt­ logik für serielle Übertragung. Die Ein-/Ausgänge P1 bis P4 sind über je­ weils eine Leitung A bis D mit der Steuerlogik verbunden. Jeder Ein-/Aus­ gang P1 bis P4 ist mit jedem anderen Ein-/Ausgang P1 bis P4 über die Schal­ ter S1 bis S6 Verbindbar. So kann der Ein-/Ausgang P1 durch Betätigen des Schalters S1 mit dem Ein-/Ausgang P2, durch Betätigen des Schalters S2 mit dem Ein-/Ausgang P3 und durch Betätigen des Schalters S3 mit dem Ein-/Aus­ gang P4 verbunden werden.
Der Ein-/Ausgang P2 ist durch Betätigen des Schalters S4 weiter mit dem Ein-/Ausgang P3 und durch Betätigen des Schalters S5 mit dem Ein-/Ausgang P4 verbindbar.
Die Schalterstellung der Schalter S1 bis S6 wird durch die Steuerlogik über die Verbindungen a bis f bestimmt.

Claims (7)

1. Rechnersystem enthaltend eine Vielzahl von weitgehend selbstständig ar­ beitenden Prozessorsystemen die über einen Bus Daten untereinander aus­ tauschen können, dadurch gekennzeichnet, daß die Vielzahl von Prozessor­ systemen (10, 20, 30, 40, 01, 02, 03, 04) in wenigstens zwei Gruppen von Pro­ zessorsystemen (10, 20, 30, 40, 01, 02, 03, 04) aufgeteilt sind, von denen je­ des Prozessorsystem (10, 20, 30, 40; 01, 02, 03, 04) mit einem Bus verbunden ist, daß Gruppen von Bussen sich wenigstens teilweise kreuzen, daß an den Kreuzungspunkten der Busse Knotenkontrolleinrichtungen (1 bis 16) eingeschaltet sind, die jeweils entweder den Bus eines Prozessorsystems (10, 20, 30, 40, 01, 02, 03, 04) durchschalten oder mit einem kreuzenden Bus verbinden und daß zur Herstellung einer Verbindung zwischen zwei Prozes­ sorsystemen (10, 20, 30, 40, 01, 02, 03, 04...) von einem Prozessorsystem (10, 20, 30, 40...) ein Adreßwort (Fig. 4) ausgegeben wird, das an den Knotenkontrolleinrichtungen (1 bis 16) die gewünschte Stellung der Kno­ tenkontrolleinrichtung (1 bis 16) bewirkt.
2. Rechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Knoten­ kontrolleinrichtung (1 bis 16) pro Ausdehnungsrichtung des Bussystems jeweils zwei Ein-/Ausgänge (Ports) (P1 bis P4) aufweisen.
3. Rechnersystem nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß alle Knotenkontrolleinrichtungen (1 bis 16) eines gesamten Bussystems den gleichen Aufbau besitzen.
4. Rechnersystem nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß eine Knotenkontrolleinrichtung (1 bis 16) eine Steuerlogik und we­ nigstens eine Schaltlogik pro Ausdehnungsrichtung des Bussystems enthält.
5. Rechnersystem nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß eine Knotenkontrolleinrichtung (1 bis 16) in der Lage ist, so viele Busse gleichzeitig zu verbinden, wie das Bussystem Ausdehnungsrichtungen besitzt.
6. Rechnersystem nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß das Adreßwort bzw. der Adreßblock (Fig. 4) in so viel Teilworte (h, v) bzw. Teilblöcke oder Worte aufgeteilt ist, wie das Bussystem Ausdeh­ nungsrichtungen besitzt.
7. Rechnersystem nach Anspruch 6, dadurch gekennzeichnet, daß jedes Teil­ wort (h, v) eines Adreßworts bzw. jedes Wort eines Adreßblocks eine Richtungserkennung enthält.
DE19904012166 1990-04-14 1990-04-14 Rechnersystem Withdrawn DE4012166A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904012166 DE4012166A1 (de) 1990-04-14 1990-04-14 Rechnersystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904012166 DE4012166A1 (de) 1990-04-14 1990-04-14 Rechnersystem

Publications (1)

Publication Number Publication Date
DE4012166A1 true DE4012166A1 (de) 1991-10-17

Family

ID=6404476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904012166 Withdrawn DE4012166A1 (de) 1990-04-14 1990-04-14 Rechnersystem

Country Status (1)

Country Link
DE (1) DE4012166A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651473A (en) * 1970-03-27 1972-03-21 Burroughs Corp Expandable interlock exchange for multiprocessing systems
DE3215080A1 (de) * 1982-04-22 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anordnung zur kopplung von digitalen verarbeitungseinheiten
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
US4807184A (en) * 1986-08-11 1989-02-21 Ltv Aerospace Modular multiple processor architecture using distributed cross-point switch
DE3740751A1 (de) * 1987-12-02 1989-06-15 Licentia Gmbh Kommunikationsbaustein fuer multiprozessorsysteme
DE3812823A1 (de) * 1988-04-16 1989-11-02 Asea Brown Boveri Mikrocomputer-verbundnetz

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651473A (en) * 1970-03-27 1972-03-21 Burroughs Corp Expandable interlock exchange for multiprocessing systems
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
DE3215080A1 (de) * 1982-04-22 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anordnung zur kopplung von digitalen verarbeitungseinheiten
US4807184A (en) * 1986-08-11 1989-02-21 Ltv Aerospace Modular multiple processor architecture using distributed cross-point switch
DE3740751A1 (de) * 1987-12-02 1989-06-15 Licentia Gmbh Kommunikationsbaustein fuer multiprozessorsysteme
DE3812823A1 (de) * 1988-04-16 1989-11-02 Asea Brown Boveri Mikrocomputer-verbundnetz

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
- FEGER, Otmar: Der BIC ersetzt die wichtigsten Bau-elemente bei Busschnittstellen. In: Design & Elektronik, Ausg.18, 1.9.1987, S.87,88,91 *
- IBM Technical Disclosure Bulletin, Vol.32, No.4B, Sept. 1989, S.201-203 *
BELLM, Hans: Ein Multi-Mikrocomputersystem am Arbeitsplatz:. In: ELEKTRONIK, H.20, 1972, S. 73-77 *

Similar Documents

Publication Publication Date Title
DE2134402B2 (de) Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit
DE2916066B2 (de) Anordnung zur Verarbeitung von Daten
DE3710813C2 (de) Datenverarbeitungssystem sowie Verfahren dafür
DE3535436C2 (de)
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE1774052B1 (de) Rechner
DE3151120C2 (de) Datenverarbeitungsanlage mit Arbeitsspeicher und mehreren in Serie geschalteten Prozessoren
EP0062141A1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2412634A1 (de) Kleinstrechenanlage
DE3338341A1 (de) Mehrfachbusanordnung fuer die verbindung von prozessoren und speichern in einem mehrprozessorsystem
DE19830803C2 (de) CAN-Modul
DE4012166A1 (de) Rechnersystem
DE2824557C2 (de) Anordnung in Mikroprozessoren für den Aufbau von Multiprozessor-Systemen
DE4303428A1 (en) Communication system between separately inserted link cards - employs control card connected to selection bus for assignment of addresses to participating cards, with bus amplifier
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DD142135A3 (de) Mehrrechnerkopplung
AT389771B (de) Ein aus untereinheiten bestehendes datenverarbeitungssystem
DE3104928C2 (de) Multi-Mikrorechneranlage mit direktem Speicherzugriff
EP0301160A2 (de) System mit zwei Mikroprozessoren und einem gemeinsamen Schreibe-Lese-Speicher
DE3007939A1 (de) Anordnung zur kopplung von datenverarbeitungsanlagen
DE3733772C2 (de) Multi-Signalprozessorsystem
DE4417977C2 (de) Anordnung zur Signalisierung zwischen Prozesseinheiten
DE4021587A1 (de) Integrierter koppelfeldbaustein
DE19751094B4 (de) Schnittstelle

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: RAU, WOLFGANG, DIPL.-ING. (FH), 7526 UBSTADT-WEIHE

8127 New person/name/address of the applicant

Owner name: RAU, WOLFGANG, DIPL.-ING. (FH), 76669 BAD SCHOENBO

8139 Disposal/non-payment of the annual fee
8170 Reinstatement of the former position
8139 Disposal/non-payment of the annual fee