AT389771B - Ein aus untereinheiten bestehendes datenverarbeitungssystem - Google Patents

Description

Nr. 389771

Die Erfindung bezieht sich auf ein aus Untereinheiten bestehendes Datenverarbeitungssystem, bei dem bei Vorliegen von Anforderungen von mehreren Untereinheiten für eine Einheit jede Untereinheit entsprechend ihrer Prioritätskennung Zugriff zu der Einheit erhält und bei dem jeder Untereinheit eine Prioritätsschaltung zugeordnet ist und die Prioritätsschaltungen zum Austausch von Signalen miteinander verbunden sind. 5 In vielen Datenverarbeitungssystemen teilen sich mehrere Untereinheiten ein oder mehrere Betriebsmittel (Einheiten). Im Mehrrechnersystem können das ein Verbindungsnetzwerk (Bus) oder ein gemeinsamer Speicher sein. Eine wichtige Aufgabe in solchen Systemen stellt die Auflösung von Zugriffskonflikten dar. Wollen mehrere Untereinheiten gleichzeitig ein gemeinsames Betriebsmittel nutzen, so müssen diese Zugriffe nach bestimmten Regeln serialisiert werden. 10 Die Serialisierung erfolgt üblicherweise nach Prioritäten. Diese können statisch vorgegeben oder dynamisch veränderbar sein. Ausgeführt werden Schaltungen zur Prioritätsentscheidung (auch Arbiter genannt) entweder zentral oder dezentral. Dabei hat die zentrale Lösung den Nachteil, daß bei Ausfall der Prioritätsschaltung das gesamte System ausfällt. Außerdem ist es bei den meisten zentralen Prioritätsschaltungen nötig, jede Untereinheit mit der Prioritätsschaltung über private Leitungen zu verbinden. Dies führt bei großen 15 Datenverafbeitungssystemen zu einem hohen Verdrahtungsaufwand.

Bei dezentralen Lösungen kann z. B. die Priorität durch die geographische Lage der Untereinheit festgelegt werden. Diese Lösung ist nur für kleine Datenverarbeitungssysteme geeignet, da eine Verkettung vieler Untereinheiten zu hohen Laufzeiten führt. Weiterhin ist es möglich, jeder Untereinheit eine eigene Anforderungsleitung zuzuweisen, so daß alle Untereinheiten die Möglichkeit haben, die Anforderungen aller ihrer 20 Konkurrenten zu beobachten. Auch dieses Verfahren führt zu einem hohen Verdrahtungsaufwand. Die angegebenen Verfahren zur Prioritätsentscheidung können z. B. aus der Zeitschrift "Elektronik" 1980, Heft 8, S. 65 bis 68 entnommen werden.

Aus US-A-4 320 457 ergibt sich ein Datenverarbeitungssystem aus mehreren Untereinheiten, die über einen Bus miteinander verbunden sind und gemeinsam Zugriff zu einem Speicher haben können. Jede Untereinheit 25 enthält eine Prioritätsschaltung, die über den Bus miteinander verbunden sind. Im Bus sind zusätzliche Leitungen vorgesehen, über die die Prioritätskennungen der Prioritätsschaltungen übertragen werden können. Anhand der über diese Leitungen übertragenen Prioritätskennung kann jede Prioritätsschaltung feststellen, ob die ihr zugeordnete Untereinheit eine höhere Priorität hat oder nicht. Diese Lösung erfordert eine Vielzahl von zusätzlichen Leitungen, da neben den sowieso notwendigen Steuerleitungen noch Leitungen für die Übertragung 30 der z. B. 4 Bit großen Prioritätskennung erforderlich sind.

Eine vergleichbare Lösung ergibt sich aus US-A-3 710 351. Jeder Untereinheit ist eine bestimmte Adresse zugeordnet. Weiterhin ist jeder Adresse eine bestimmte Priorität zugewiesen. Die Zuweisung der Priorität zu der Adresse der Untereinheit erfolgt derart, daß die Untereinheit, deren Adresse den höchsten binären Wert hat, die höchste Priorität hat. Durch Uberprüfen der Adresse ist es somit ohne weiteres möglich, die Priorität der 35 Untereinheit festzustellen. Jeder Untereinheit ist wiederum eine Prioritätsschaltung zugeordnet, die feststellt, ob die Adresse, die über den Adreßbus übertragen wird eine höhere Priorität hat als die der Untereinheit zugeordnete Adresse. Bei dieser Lösung ist es erforderlich, daß die Untereinheiten ihre Adresse auf den Adreßbus geben. Das heißt, bei der Übetprüfiing der Prioritäten wird immer der Adreßbus benützt.

Aus EP-A1-0 052 035 ist bekannt, jeder Untereinheit einer in Matrixform angeordneten Anzahl von 40 Untereinheiten eine bestimmte Prioritätskennung zuzuordnen. Die Zuordnung erfolgt derart, daß z. B. zwei Bit dazu verwendet werden, um anzugeben, in welcher Zeile die Untereinheiten liegen und z. B. zwei Bit, um anzugeben, in welcher Spalte die Untereinheiten liegen. Über eine entsprechende Anzahl von Leitungen sind dann die Prioritätsschaltungen der Matrix miteinander verbunden. Durch Vergleich der eigenen Prioritätskennung mit einer auf den Veibindungsleitungen anliegenden Prioritätskennung kann ermittelt werden, ob die Untereinheit eine 45 höhere Priorität hat oder nicht Diese Lösung fordert eine große Anzahl von zusätzlichen Leitungen, über die die

Prioritätskennungen übertragen weiden müssen und die einen großen Verdrahtungsaufwand erfordern.

Aus "Elektronik" 1982, Heft 4, Seiten 55 bis 61 ergibt sich der Aufbau eines Multimikroprozessorsystems. Aus dieser Literaturstelle ergibt sich nur ganz allgemein, wie das Zugriffsproblem bei mehreren Prozessoren geregelt wird. 50 Die der Erfindung zugrundeliegende Aufgabe besteht darin, bei einem aus Untereinheiten bestehenden Datenverarbeitungssystem die Prioritätsschaltungen derart aufzubauen, daß sie monolithisch integrierbar sind und damit zum Aufbau von verteilten Prioritätsschaltungssystemen geeignet sind. Dabei soll der Verdrahtungsaufwand, der für den die Prioritätsschaltungen verbindenden Bus erforderlich ist, auf ein Minimum beschränkt sein. 55 Diese Aufgabe wird bei einem Datenveraibeitungssystem der eingangs genannten Art dadurch gelöst, daß jede

Prioritätsschaltung auf einem von der zugeordneten Untereinheit getrennten Baustein angeordnet ist, daß jede Prioritätsschaltung mit einem gemeinsamen Bus verbunden ist, bestehend aus mindestens einer ersten Leitung für die Übertragung eines Belegungssignals bei Belegung der Einheit durch eine Untereinheit, einer zweiten Leitung, an die eine Prioritätsschaltung einer Untereinheit dann ein Signal anlegt, wenn die zugeordnete Untereinheit eine 60 Anforderung stellt, einer dritten Leitung zur Bildung eines von der Anzahl der gleichzeitig anfordemden Untereinheiten abhängigen Signal, und daß die Prioritätsschaltung den Zugriff zu der Einheit erhält, wenn sich bei der bitweisen Überprüfung der Prioritätskennung mit dem höchstwertigsten Bit beginnend und der -2-

Nr. 389771 Überprüfung der zweiten und dritten Leitung ergibt, daß das Bit der Kennung den einen Wert hat und weniger als zwei Untereinheiten eine Anforderung abgeben.

Die Erfindung hat den Vorteil, daß der die Prioritätsschaltungen verbindende Bus für Prioritätszwecke mit drei Leitungen auskommt. Die Anzahl dieser Leitung ist vollkommen unabhängig von der Anzahl von Untereinheiten, die über einen Systembus miteinander verbunden sind. Dies ist nur dadurch erreichbar, daß die Prioritätsentscheidung nicht abhängig gemacht wird von irgendwelchen Adressen, die den Untereinheiten zugeordnet sind, oder durch irgendwelche über einen Bus zu übertragenden Prioritätskennungen.

Der Bus kann weiterhin eine vierte Leitung zur Übertragung eines Taktsignals und eine fünfte Leitung zur Übertragung eines Vorbereitungssignals enthalten. Mit Hilfe des Taktsignales können die Prioritätsschaltungen miteinander synchronisiert werden und mit Hilfe des Vorbereitungssignales auf einen definierten Ausgangszustand eingestellt werden.

Die Prioritätsschaltung kann realisiert sein aus einem Schieberegister zur Aufnahme der Prioritätskennung, dessen Steuereingang das Taktsignal zugeführt wird, aus einem ersten Schaltungsteil, der bei Vorliegen des Startsignals von der Untereinheit und bei Nichtvorliegen eines Belegungssignals ein Freigabesignal für das Schieberegister erzeugt, aus einem zweiten Schaltungsteil, dessen Ausgang mit der Leitung des Busses verbunden ist und das Belegungssignal erzeugt, aus einer Schwellwertschaltung, die mit der dritten Leitung des Busses verbunden ist und ein Sperrsignal abgibt, wenn mehr als eine Untereinheit eine Anforderung stellt, aus einem dritten Schaltungsteil, der mit dem Ausgang des Schieberegisters und der zweiten Leitung des Busses verbunden ist und das Abweisungssignal für die Untereinheit erzeugt, wenn der Ausgang des Schieberegisters binär Null ist und ein Anforderungssignal auf der zweiten Leitung des Busses vorliegt, aus einem vierten Schaltungsteil, der mit dem Ausgang des Schieberegisters und dem Ausgang der Schwellwertschaltung verbunden ist und am Ausgang das Auswahlsignal für die Untereinheit abgibt, wenn der Ausgang des Schieberegisters binär 1 ist und das Sperrsignal nicht vorliegt, aus einem fünften Schaltungsteil, der mit dem Ausgang des ersten Schaltungsteiles und dem Ausgang des Schieberegisters verbunden ist, dessen Ausgang mit der zweiten und dritten Leitung des Busses verbunden ist und der ein Signal abgibt, wenn das Freigabesignal vorliegt und der Ausgang des Schieberegisters binär 1 ist und aus einem sechsten Schaltungsteil, der über den ersten Schaltungsteil das Schieberegister für den Schiebevorgang sperrt, wenn von dem dritten Schaltungsteil das Abweisungssignal oder von dem vierten Schaltungsteil das Abweisungssignal oder von dem vierten Schaltungsteil (Jas Auswahlsignal abgegeben wird.

Bei einer derart ausgeführten Prioritätsschaltung können die einzelnen Schaltungsteile aus handelsüblichen Bausteinen bestehen.

Es ist weiterhin zweckmäßig, den sechsten Schaltungsteil mit dem zweiten Schaltungsteil zu verbinden, so daß der zweite Schaltungsteil das Belegungssignal beendet, wenn entweder das Auswahlsignal oder das Abweisungssignal vorliegt.

Anhand eines Ausführungsbeispiels, das in den Figuren daigestellt ist, wird die Erfindung weiter erläutert.

Es zeigen:

Fig. 1 ein Blockschaltbild des Datenveraibeitungssystems,

Fig. 2 die Anordnung einer Prioritätsschaltung zum Bus und zur Untereinheit,

Fig. 3 ein Ablaufdiagramm, nach dem die Prioriätsschaltungen arbeiten und

Fig. 4 die Realisierung der Prioritätsschaltung.

In Fig. 1 sind aus einer Anzahl von Untereinheiten zwei Untereinheiten eines Datenverarbeitungssystems gezeigt, die mit (10) und (11) bezeichnet sind. Die Untereinheiten (10) und (11) sind mit einem Systembus (12) verbunden, über den sie Informationen mit anderen Untereinheiten austauschen können. Jeweils nur eine Untereinheit (10), (11) darf den Systembus (12) benützen. Um Zugriffskonflikte zu verhindern, wird jede Untereinheit mit einer Prioritätsschaltung (13) ausgerüstet. Diese sind ihrerseits durch einen Bus (14) miteinander verbunden. Die Anzahl der Leitung in diesem Bus (14) ist unabhängig von der Anzahl der Untereinheiten und beträgt z. B. 5 im Ausführungsbeispiel.

In Fig. 1 können die Untereinheiten (10), (11) Prozessoren sein, die Informationen untereinander über den Systembus (12) austauschen können oder Informationen zu anderen am Systembus (12) angeschlossenen Einheiten, wie z. B. einem Speicher, übertragen können.

Aus Fig. 2 kann die Anzahl der Leitungen des Busses (14) und die Anzahl der von der Prioritätsschaltung (13) zur zugeordneten Untereinheit führenden Leitungen entnommen werden. Im Ausführungsbeispiel besteht der Bus (14) aus fünf Leitungen. Über die erste Leitung (LI) des Busses (14) wird das Belegungssignal (BB) übertragen. Das Belegungssignal (BB) ist für die Prioritätsschaltung (13) sowohl Eingangs- als auch Ausgangssignal. Als Eingangssignal zeigt es an, daß der Systembus belegt ist und kein Zugriffsvorgang gestartet werden kann. Als Ausgangssignal wird das Belegungssignal von der Priorioritätsschaltung (13) aktiviert, solange ein Auswahlvorgang abläuft.

Auf der zweiten Leitung (L2) des Busses (14) wird ein Anforderungssignal (AF) übertragen, das ebenfalls Ein- und Ausgangsignal sein kann. Als Eingangssignal zeigt es der Prioritätsschaltung an, ob mindestens ein der am Zugriffsvorgang teilnehmenden Untereinheiten ein Anforderungssignal aussendet Als Ausgangsignal wird es von der Prioritätsschaltung (13) aktiviert, wenn das augenblicklich betrachtete Bit der Prioritätskennung den -3-

Nr. 389771

Wert binär 1 hat.

Auf der dritten Leitung (L3) des Busses (14) wird ein Anforderungsanzahlsignal (AFS) übertragen. Auch dieses Signal kann Ein- und Ausgangssignal für die Prioritätsschaltung (13) sein. Als Eingangssignal zeigt es an, ob mindestens zwei der am Zugriffsvorgang teilnehmenden Untereinheiten ein Anforderungssignal aussenden. 5 Als Ausgangssignal wird es von der Prioritätsschaltung (13) aktiviert, wenn das Anforderungssignal (AF) aktiviert ist.

Auf der vierten Leitung (L4) des Busses (14) wird ein Taktsignal (T) übertragen. Diese Leitung ist zu diesem Zwecke mit einem Taktgenerator (15) bekannten Aufbaues verbunden. Über die fünfte Leitung (L5) des Busses (14) wird ein Vorbereitungssignal (RT) übertragen, die die 10 Prioritätsschaltungen (13) auf einen festzulegenden Ausgangszustand bringen. Das Vorbereitungssignal (RT) kann z. B. dadurch erzeugt werden, daß die Leitung über einen Schalter (16) an Masse gelegt wird.

Es ist zweckmäßig, die erste, zweite und dritte Leitung über einen Widerstand (pull up Widerstand) an ein Betriebspotential von z. B. 5 Volt anzulegen. In der Prioritätsschaltung (13) sind dann Treiberschaltungen mit offenem Kollektor angeordnet. 15 Die Prioritätsschaltung (13) ist mit der zugeordneten Untereinheit über z. B. fünf Leitungen zur Übertragung der Prioritätskennung (PO) bis (P5), einer Leitung zur Übertragung des Startsignals (ST), einer Leitung zur Übertragung des Auswahlsignals (AWS) und einer Leitung zur Übertragung des Abweisungssignals (ABS) verbunden.

Durch das Startsignal (ST) wird die Prioritätsschaltung (13) gestartet. Ist während des Beginns des Signals 20 (ST) das Belegungssignal inaktiv, also BB = 0, dann wird der Auswahlvorgang sofort begonnen. Andernfalls wird der Beginn des Auswahlvorgangsverzögert, bis das Belegungssignal BB = 0 ist, also der Systembus frei ist.

Die Prioritätsschaltung (13) erzeugt das Auswahlsignal (AWS), wenn der Untereinheit das Betriebsmittel, also der Systembus zugeteilt wurde. Sie eizeugt dagegen das Anweisungssignal (AWS), wenn das Ergebnis des Auswahlvorgangs zeigt, daß die Anforderung der Untereinheit zurückgewiesen wurde. 25 Mit Hilfe der Prioritätskennung (PO) bis (P5), die änderbar ist, kann die Priorität der Untereinheit im Datenverarbeitungssystem festgelegt werden.

Mit Hilfe des Ablaufdiagiamms der Fig. 3 wird die Arbeitsweise der Prioritätsschaltung (13) erläutert: In einem ersten Schritt (Sl) wird die Prioritätskennung (PO) bis (P5) in die Prioritätsschaltung (13) eingespeichert. In einem zweiten Schritt (S2) wird überprüft, ob das Startsignal (ST) von der Untereinheit 30 vorliegt, also binär 1 ist Liegt kein Startsignal von der Untereinheit vor, dann beginnt der bisher beschriebene Vorgang von neuem. Liegt dagegen ein Startsignal ST = 1 vor, wird in einem dritten Schritt (S3) überprüft, ob ein Belegungssignal vorliegt, also BB = 1 ist. Ist dies der Fall, dann wird der Schritt (S3) erneut ausgeführt. Ergibt sich, daß das Belegungssignal nicht mehr vorliegt, also BB = 0, dann erzeugt die Prioritätsschaltung (13) in einem Schritt (S4) das Belegungssignal, setzt also BB = 1. In einem fünften Schritt (S5) wird das erste Bit 35 der Prioritätskennung, z. B. das höchstwertigste Bit, überprüft, ob es binär 0 ist (Pi = 0) und es wird überprüft, ob eine Anorderung (AF) vorliegt, also AF= 1. Ist dies der Fall, dann wird in einem sechsten Schritt (S6) ein Abweisungssignal (ABS) von der Prioritätsschaltung (13) erzeugt und der Untereinheit zugeführt und gleichzeitig das Belegungssignal (BB) auf 0 gesetzt. Damit ist der Systembus frei für weitere Anforderungen. Auf den sechsten Schritt (S6) folgt dann wieder der erste Schritt (Sl). Ergibt sich dagegen, daß (Pi) ungleich 0 40 ist, wird in einem siebenten Schritt (S7) überprüft, ob mehr als eine Untereinheit ein Anforderungssignal abgeben. Geben zwei oder mehr Untereinheiten ein Anforderungssignal ab und ist das Bit der Prioritätskennung binär 1, dann wird das nächste Bit der Prioritätskennung untersucht und wieder mit dem Schritt (S5) begonnen. Ist dagegen das untersuchte Prioritätsbit binär 1 und stellen weniger als zwei Untereinheiten Anforderungen, dann folgt auf den Schritt (S7) der Schritt (S9) und die Prioritätsschaltung (13),erzeugt das Auswahlsignal (AWS) 45 für die Untereinheit und der Auswahlvorgang ist beendet. Bei der nächsten von der Untereinheit gestellten

Anforderung wird wiederum mit dem Schritt (Sl) begonnen.

Liegen somit mehrere Anforderungen von Untereinheiten vor, dann führt die Untersuchung der diesen Untereinheiten zugeordneten Prioritätskennungen, die Bit für Bit erfolgt, im Endergebnis entweder zu dem Schritt (S6), also zu einem Abweisungssignal, oder zu einem Schritt (S9), also zu einem Auswahlsignal. Ein 50 Auswahlsignal (AWS) kann nur dann erzeugt werden, wenn das untersuchte Bit der Prioritätskennung binär 1 ist Ist das untersuchte Bit-der Prioritätskennung binär 0, so führt dies entweder zu einem Abweisungssignal (AWS) oder zur Untersuchung des nächsten Bit der Prioritätskennung. Dies geschieht in Abhängigkeit davon, ob eine andere Untereinheit eine Anforderung gestellt hat.

Nach dem beschriebenen Prioritätserkennungsverfahren wird somit jede Prioritätskennung Bit für Bit 55 untersucht. Der Zugriff zum Systembus kann nur erfolgen, wenn das zu testende Prioritätsbit eine 1 ist Dies kann möglicherweise erst dann der Fall sein, wenn das letzte Bit der Prioritätskennung, z. B. das niederwertigstc Bit, untersucht wird. Besteht die Prioritätskennung nur aus Nullen, dann erfolgt überhaupt keine Zuweisung. Um den letzten Fall zu vermeiden, ist es vorteilhaft, die Prioritätskennung jeweils mit zwei Einsen einzurahmen. Dies bewirkt, daß bei Anforderung des Systembusses durch eine einzige Untereinheit unabhängig von der 60 Prioritätskennung nur ein Taktzyklus bis zur Erzeugung des Auswahlsignals (AWS) notwendig ist.

Fig. 4 zeigt die schaltungstechnische Realisierung der Prioritätsschaltung (13). Die Prioritätskennung (PO) bis (P5) wird in ein Schieberegister (20) geladen. Am Ausgang (QH) des Schieberegisters (20) wird die -4-

Nr. 389771

Prioritätskennung Bit für Bit angelegt. Dazu ist erforderlich, daß am Takteingang (C) des Schieberegisters (20) ein Taktsignal (T) anliegt und von einem ersten Schaltungsteil (SCHI) ein Freigabesignal (FS) am Vorbereitungseingang des Schieberegisters (20) anliegt. Das Freigabesignal (FS) wird mit Hilfe des ersten Schaltungsteils (SCHI), der aus bistabilen Kippgliedern (21), (22) und UND-Gliedern (23), (24) besteht, erzeugt Wenn das Startsignal (ST) von der Untereinheit abgegeben wird, dann wird das Kippglied (21) gesetzt Wenn gleichzeitig das Belegungssignal (BB) 0 ist, dann wird der Ausgang des Kippgliedes (21) über das UND-Glied (23) an einen (D) Eingang des Kippgliedes (22) angelegt Mit dem nächsten Taktsignal (T) wird dieser Zustand in das Kippglied (22) übernommen. Damit erscheint am Ausgang des Kippgliedes (22) das Freigabesignal (FS).

Der erste Schaltungsteil (SCHI) ist mit einem zweiten Schaltungsteil (SCH2) verbunden. Mit dem zweiten Schaltungsteil (SCH2), der ebenfalls aus einem bistabilen Kippglied (25) besteht, wird das Belegungssignal erzeugt, solange die Prioritätsschaltung (13) den Auswahlvorgang durchführt Das bistabile Kippglied (25) ist über eine Treiberschaltung (26) mit offenem Kollektor mit der entsprechenden ersten Leitung des Busses (14) verbunden.

Mit Hilfe eines dritten Schaltungsteils (SCH3) wird das Abweisungssignal (AWS) erzeugt. Der dritte Schaltungsteil (SCH3) besteht aus einem ODER-Glied (27) und zwei bistabilen Kippgliedem (28) und (29). Der Ausgang (QH) des Registers (20) und die zweite Leitung für das Anforderungssignal (AF) des Busses (14) werden über das ODER-Glied (27) an einen (D) Eingang des Kippgliedes (28) gelegt Wenn der Ausgang (QH) des Schieberegisters (20) binär 0 ist und eine Anforderung (AF) auf der zweiten Leitung des Busses (14) liegt, dann wird das Abweisungssignal (AWS) vom dritten Schaltungsteil (SCH3) erzeugt Das Ausgangssignal von der ODER-Schaltung (27) wird mit der Rückflanke des Taktsignals (T) in das Kippglied (28) übernommen und mit der Vorderflanke des nächsten Taktsignals (T) in das Kippglied (29) übernommen. Am Ausgang des Kippgliedes (29) erscheint für eine Taktzeit das Abweisungssignal (ABS).

Mit Hilfe eines vierten Schaltungsteils (SCH4), der aus einem NAND-Glied (30) und zwei bistabilen Kippgliedem (31) und (32) besteht, wird das Auswahlsignal (AWS) erzeugt. Dieses wird nur dann abgegeben, wenn der Ausgang (QH) des Schieberegisters (20) binär 1 ist und auf der dritten Leitung des Busses (14) weniger als zwei Untereinheiten Anforderungen (AFS) stellt Mit Hilfe einer Schwellwertschaltung (33) wird der Zustand auf der dritten Leitung des Busses (14) festgestellt. Wenn mehr als eine Untereinheit eine Anforderung stellt, gibt die Schwellwertschaltung (33) ein Sperrsignal (SP) ab, das die Eizeugung des Auswahlsignals (AWS) verhindert. Liegt jedoch kein Sperrsignal (SP) vor und ist (QH) binär 1, dann wird ein Auswahlsignal (AWS) erzeugt. Das Sperrsignal (SP) und der Ausgangszustand (QH) wird mit dem NAND-Glied (30) zusammengefaßt. Das NAND-Glied (30) ist mit einem (D) Eingang des Kippgliedes (31) verbunden, in das der Ausgangszustand des NAND-Gliedes (30) mit der Rückflanke des Taktsignals (T) übernommen wird. Der Zustand des Kippgliedes (31) wird mit der Vorderflanke des nächsten Taktsignals (T) in das Kippglied (32) übernommen, an dessen Ausgang das Auswahlsignal (AWS) für eine Taktzeit abgeben wird.

Wenn das Freigabesignal (FS) von der ersten Schaltungseinheit (SCHI) vorliegt und der Ausgang (QH) des Schieberegisters (20) binär 1 ist, dann erzeugt ein fünfter Schaltungsteil (SCH5) ein Anforderungssignal, das über eine Treiberschaltung (34) mit offenen Kollektor der zweiten Leitung des Busses (14) zugeführt wird. Dort erscheint dann das Anforderungssignal (AF). Dieses Anforderungssignal (AF) wird über eine weitere Treiberschaltung (35) mit offenem Kollektor und über einen Widerstand (36) der dritten Leitung des Busses (14) zur Bildung des Anforderungsanzahlsignals (AFS) zugeleitet. Dieser Ausgang hat das Verhalten einer Stromsenke.

Mit Hilfe eines sechsten Schaltungsteils (SCH6), der aus zwei UND-Gliedern (37) und (38) besteht, kann der erste Schaltungsteil (SCHI) und der zweite Schaltungsteil (SCH2) beeinflußt werden. Das UND-Glied (37) beeinflußt mit einem Ausgangssignal (Al) den ersten Schaltungsteil (SCHI) derart, daß dieser das Freigabesignal (FS) nicht mehr abgibt. Dazu ist das UND-Glied (37) mit dem Rücksetzeingang (R) der Kippglieder (21) und (22) verbunden. Diese Kippglieder (21), (22) werden dann zurückgesetzt, wenn entweder das Abweisungssignal A(BS) oder das Auswahlsignal A(WS) erzeugt wird. Denn in diesen beiden Fällen ist der Auswahlvorgang beendet. Das Ausgangssignal A(2) des UND-Gliedes (38) wird dem zweiten Schaltungsteil (SCH2) zugeführt und zwar dem Kippglied (25). Dadurch wird das Belegungssignal (BB) abgeschaltet. Dies ist dann der Fall, wenn entweder das Abweisungssignal (ABS) oder das Auswahlsignal (AWS) erzeugt wird. Das Ausgangssignal (A2) des UND-Gliedes (38) wird weiterhin den Setzeingängen (S) der Kippglieder (28) und (31) zugeführt.

Der Prioritätsschaltung wird weiterhin das Vorbereitungssignal (RT) über die fünfte Leitung des Busses (14) zugeführt. Mit diesem Vorbereitungssignal wird das Schieberegister (20), die UND-Glieder (37) und (38) und die bistabilen Kippglieder (29) und (32) in den richtigen Ausgangszustand gebracht.

Mit Hilfe eines Inverters (40) und eines UND-Gliedes (39), denen das Taktsignal (T) zugeführt wird, wird erreicht, daß die Kippglieder (28) und (31) zum richtigen Zeitpunkt die Information am (D) Eingang übernehmen. -5-

Claims (4)

1. Nr. 389771 PATENTANSPRÜCHE 1. Ein aus Untereinheiten bestehendes Datenverarbeitnngssystem, bei dem bei Vorliegen von Anforderungen von mehreren Untereinheiten für eine Einheit jede Untereinheit entsprechend ihrer Priaiitätskennung Zugriff zu da Einheit erhält und bei dem jeder Untereinheit eine Prioritätsschaltung zugeordnet ist und die Prioritätsschaltungen zum Austausch von Signalen miteinander verbunden sind, dadurch gekennzeichnet, daß jede Prioritätsschaltung (13) auf einem von der zugeordneten Untereinheit (10,11) getrennten Baustein angeordnet ist, daß jede Prioritätsschaltung (13) mit einem gemeinsamen Bus (14) verbunden ist, bestehend aus mindestens einer ersten Leitung (LI) für die Übertragung eines Belegungssignals (BB) bei Belegung der Einheit durch eine Untereinheit, einer zweiten Leitung (L2), an die eine Prioritätsschaltung (13) einer Untereinheit dann ein Signal (AF) anlegt, wenn die zugeordnete Untereinheit eine Anforderung stellt, einer dritten Leitung (L3) zur Bildung eines von der Anzahl der gleichzeitig anfordemden Untereinheiten abhängigen Signal (ASF), und daß die Prioritätsschaltung (13) den Zugriff zu der Einheit erhält, wenn sich bei der bitweisen Überprüfung der Prioritätskennung mit dem höchstwertigsten Bit beginnend und der Überprüfung der zweiten und dritten Leitung ergibt, daß das Bit der Kennung den einen Wert ("1") hat und weniger als zwei Untereinheiten eine Anforderung abgeben.
2. 2. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Bus (14) eine vierte Leitung (L4) zur Übertragung eines Taktsignals (T) und eine fünfte Leitung (L5) zur Übertragung eines Vorbereitungssignals (RT) vorsieht.
3. 3. Datenverarbeitungssystem nach Anspruch 1 oder 2, gekennzeichnet durch die Prioritätsschaltung (13) aus einem Schieberregister (20) zur Aufnahme der Prioritätskennung (P), dessen Steuereingang (C) mit der vierten Leitung (L4) des Busses (14) verbunden ist, aus einem ersten Schaltungsteil (SCHI), der bei Vorliegen des Startsignals (ST) von der Untereinheit und bei Nichtvorliegen eines Belegungssignals (BB) ein Freigabesignal (FS) für das Schieberegister (20) erzeugt, aus einem zweiten Schaltungsteil (SCH2), dessen Ausgang mit der ersten Leitung (LI) des Busses (14) verbunden ist und der das Belegungssignal (BB) erzeugt, aus einer Schwellwertschaltung (33), die mit der dritten Leitung (L3) des Busses (14) verbunden ist und ein Sperrsignal (SP) abgibt, wenn mehr als eine Untereinheit eine Anforderung stellt, aus einem dritten Schaltungsteil (SCH3), der mit dem Ausgang des Schieberegisters (20) und mit der zweiten Leitung (L2) des Busses (14) verbunden ist und der das Abweisungssignal (ABS) erzeugt, wenn da Ausgang (QH) des Schieberegisters binär 0 ist und ein Anforderungssignal (AF) auf der zweiten Leitung (L2) vorliegt, aus einem vierten Schaltungsteil (SCH4), der mit dem Ausgang (QH) des Schieberegisters (20) und mit dem Ausgang der Schwellwertschaltung (33) verbunden ist und der am Ausgang das Auswahlsignal (AWS) abgibt, wenn der Ausgang des Schieberegisters (20) binär 1 ist und das Sperrsignal (SP) nicht vorliegt, aus einem fünften Schaltungsteil (SCH5), der mit dem Ausgang des ersten Schaltungsteils (SCHI) und dem Ausgang (QH) des Schiebaegisters (20) verbunden ist, dessen Ausgang mit der zweiten und dritten Leitung (L2, L3) des Busses (14) verbunden ist und der ein Signal äbgibt, wenn das Freigabesignal (FS) vorliegt und der Ausgang des Schiebaegisters binär 1 ist, und aus einem sechsten Schaltungsteil (SCH6), der über den ersten Schaltungsteil (SCHI) das Schieberegister (20) für den Schiebevorgang sperrt, wenn von dem dritten Schaltungsteil (SCH3) das Abweisungssignal (ABS) oder von dem vierten Schaltungsteil (SCH4) das Auswahlsignal (ABS) abgegeben wird.
4. 4. Datenverarbeitungssystem nach Anspruch 3, dadurch gekennzeichnet, daß der sechste Schaltungsteil (SCH6) mit dem zweiten Schaltungsteil (SCH2) verbunden ist, und daß der zweite Schaltungsteil (SCH2) das Belegungssignal (BB) beendet, wenn entweder das Auswahlsignal (AWS) oder das Abweisungssignal (ABS) erscheint Hiezu 3 Blatt Zeichnungen -6-