DE4005815A1

DE4005815A1 - Einrichtung zur strombegrenzung eines elektrischen verbrauchers

Info

Publication number: DE4005815A1
Application number: DE19904005815
Authority: DE
Inventors: Franz Xaver Dipl Ing Lacher; Gerhard Dipl Ing Gerl
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1990-02-23
Filing date: 1990-02-23
Publication date: 1991-08-29

Description

Die Erfindung betrifft eine Einrichtung zur Strombegrenzung eines elektronisch geschalteten Verbrauchers nach dem Ober begriff des Patentanspruchs (DE-OS 20 37 498).

Die bekannte Einrichtung offenbart einen Kurzschlußschutz für ein elektronisches Steuergerät, bei welchem der Verbraucher über eine bistabile Kippstufe mit Spannung versorgt wird. Diese Kippstufe wird mit kurzen Impulsen ein- und ausgeschaltet. Kurzschlüsse am Verbraucher und Überlastungen des im Steuerge rät befindlichen Schalttransistors werden dadurch verhindert, daß der Spannungsabfall an einem Meßwiderstand mit einer vorge gebenen Sollwertspannung verglichen wird und bei überschreiten derselben die Ansteuerung des Schalttransistors zurückgenommen wird.

Gegenüber Störungen im Versorgungsnetz, insbesondere in Bord netzen von Fahrzeugen, ist eine derartige Einrichtung sehr emp findlich.

Es ist deshalb eine Aufgabe der Erfindung, ein Steuergerät ohne empfindliche Kippstufe zu schaffen, welches außerdem durch Ein sparung von Bauelementen preiswert herstellbar ist.

Diese Aufgabe wird durch die im Kennzeichen des Anspruchs ge nannten Merkmale gelöst.

Die erfindungsgemäße Einrichtung ist gegen Störimpulse unempfind lich, einfach aufgebaut und preiswert herstellbar.

Die Erfindung wird anhand der Zeichnung näher erläutert.

Zwischen dem Pluspol +U und dem Minuspol -U einer Spannungs quelle liegt eine Reihenschaltung aus einem Meßwiderstand RS, der Laststrecke eines Schalttransistors TS, der als MOS-Feld effekttransistor ausgebildet ist, und einem Verbraucher L, der als Erregerwicklung eines Relais dargestellt ist. Dabei liegt der Meßwiderstand RS zwischen dem Pluspol +U und dem Drain Dr des Schalttransistors TS und liegt der Verbraucher L zwischen dem Minuspol -U und der Source S des Schalttransistors TS.

Parallel zum Meßwiderstand RS ist ein Spannungsteiler R1, R2 geschaltet, dessen Mittelabgriff mit der Basis eines Steuer transistors T1 verbunden ist. Dieser Steuertransistor ist ein pnp-Transistor. Sein Emitter ist mit dem Pluspol +U verbunden, während zwischen seinem Kollektor und dem Kollektor eines drit ten Transistors T2 ein Widerstand R3 angeordnet ist. Der Emit ter dieses dritten Transistors T2 ist mit der Source S des Schalttransistors TS verbunden.

Von einer Steuerschaltung ST wird das Gate G des Schalttran sistors TS angesteuert, d. h., der Schalttransistor ein- und ausgeschaltet. Zwischen Gate G und Source S des Schalttran sistors TS ist eine Reihenschaltung aus einer in Richtung zur Source S leitenden Diode D und einer Laststrecke eines vierten Transistors T3 geschaltet. Die beiden Transistoren T2 und T3 sind beide vom npn-Typ; ihre Emitter sind miteinander und mit der Source S verbunden, ihre Basisanschlüsse sind ebenfalls miteinander und mit dem Kollektor des dritten Transistors T2 verbunden. Die beiden Transistoren T2 und T3 bilden zusammen mit dem Widerstand R3 und der Diode D eine Stromspiegelschal tung.

Ist die dargestellte Einrichtung bei ausgeschaltetem Schalttran sistor TS mit der Spannungsquelle verbunden, so liegt die gesam te Spannung an der Drain-Source-Strecke des Schalttransistors und durch den Verbraucher fließt kein Strom; er ist abgeschaltet.

Ist der Steuertransistor TS durch Anlegen einer entsprechenden Steuerspannung an das Gate G geöffnet, so fließt ein Laststrom IDS vom Pluspol +U über den Meßwiderstand RS, die Drain-Source- Strecke des Schalttransistors TS und den Verbraucher L zum Mi nuspol -U. Die Werte der Widerstände RS, R1, R2 sind so bemessen, daß unterhalb eines vorgegebenen Grenzwertes des Laststroms IDS der Steuertransistor T1 gesperrt bleibt.

Bei einem am Verbraucher L oder seinen Zuleitungen auftretenden Kurzschluß steigt der Laststrom IDS über den vorgegebenen Grenz wert an. Dadurch erhöht sich der Spannungsabfall am Meßwider stand RS und der Steuertransistor T1 wird leitend. Daraufhin fließt ein Strom vom Pluspol +U über die Laststrecke des Steuer transistors T1, den Widerstand R3 und die Laststrecke des Tran sistors T2 zum Minuspol -U. Dieser Strom, der durch den Wider stand R3 einstellbar ist, erzeugt in der Stromspiegelschaltung einen gleich großen oder dazu proportionalen Strom, der das Gate G des Schalttransistors TS auf einen bestimmten Wert ent lädt und damit den Schalttransistor TS in einen linearen Be triebsbereich bringt, in welchem er wie ein steuerbarer Wider stand wirkt. Durch diese Entladung erhöht sich der Widerstand in der Drain-Source-Strecke des Schalttransistors, wodurch der Kurzschlußstrom kleiner wird. Dies wirkt sich wieder auf den Spannungsabfall am Meßwiderstand RS und damit auf den Öffnungs grad des Steuertransistors T1 aus.

Auf diese Weise kann der Laststrom IDS im Kurzschluß- oder Feh lerfall auf einen vorgegebenen Wert eingeregelt bzw. begrenzt werden.

Damit ist eine einfache und preiswerte Einrichtung zur Strombe grenzung eines elektronisch geschalteten Verbrauchers gegeben.

Je nach Anwendungszweck kann die Einrichtung im Rahmen der Er findung auch mit gegeneinander vertauschten Polen der Spannungs quelle und mit Komplementärtypen der dargestellten Transistoren aufgebaut werden, ohne daß sich die prinzipielle Wirkungsweise dadurch verändert.

Claims

Einrichtung zur Strombegrenzung eines elektronisch geschal teten Verbrauchers (L), mit einer an den Polen (+U; -U) einer Spannungsquelle liegenden Reihenschaltung aus einem Meßwider stand (RS), einem Schalttransistor (TS) und dem Verbraucher (L), wobei der Spannungsabfall an dem Meßwiderstand (RS) mit einer vorgegebenen Sollwertspannung verglichen wird und bei deren Überschreiten die Ansteuerung des Schalttransistors (TS) zurückgenommen wird, dadurch gekennzeichnet,
- - daß der Schalttransistor (TS) ein MOS-Feldeffekt-Transistor ist,
- - daß ein Steuertransistor (T1) vorgesehen ist, dessen Basis am Abgriff eines parallel zum Meßwiderstand (RS) zwischen dem Drain (Dr) des Schalttransistors (TS) und dem Pluspol (+U) der Spannungsquelle angeordneten Spannungsteilers (R1, R2) liegt,
- - daß zwischen dem Pluspol (+U) der Spannungsquelle und der Source (S) des Schalttransistors (TS) eine Reihenschaltung aus der Laststrecke des Steuertransistors (T1), eines Wider standes (R3) und der Laststrecke eines dritten Transistors (T2) liegt,
- - daß zwischen Gate (G) und Source (S) des Schalttransistors (TS) eine Reihenschaltung einer in Richtung zur Source lei tenden Diode (D) und einer Laststrecke eines vierten Transi stors (T3) liegt, und
- - daß der dritte und der vierte Transistor (T2, T3) mit dem Widerstand (R3) und der Diode (D) eine Stromspiegelschaltung bilden.