DE4000219A1

DE4000219A1 - Nichtfluechtige halbleiterspeichereinrichtung und verfahren zum verhindern des durchschlages in einer derartigen einrichtung

Info

Publication number: DE4000219A1
Application number: DE4000219A
Authority: DE
Inventors: Yasuhiro Kouro; Tsuyoshi Toyama; Kenji Kohda; Hiroyasu Makihara
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-01-07
Filing date: 1990-01-05
Publication date: 1990-07-12
Also published as: JPH02183496A; KR930001653B1; KR900012365A

Description

Die Erfindung bezieht sich auf eine nichtflüchtige Halblei terspeichereinrichtung (im folgenden als EPROM bezeichnet), bei der eine Speicherzelle mit einem schwimmenden Gate ver wandt wird. Weiterhin bezieht sie sich auf ein Verfahren zum Verhindern des Durchschlages in einer derartigen Einrich tung. Insbesondere bezieht sie sich auf ein Betriebsverfah ren, bei dem ein möglicher Grenzschichtdurchschlag während des Programmierens der Speichereinrichtung verhindert werden kann.

Es gibt zwei prinzipielle Typen von Speichern, die üblicher weise in Computern benutzt werden und auf elektronischen Schaltungen beruhen. Es handelt sich um flüchtige Speicher und um nichtflüchtige Speicher. Der erste Typ, z.B. Direkt zugriffsspeicher, benötigt dauerndes Anlegen einer äußeren Spannung zum Aufrechterhalten der Datenspeicherung. Dieser Typ von Speicher wird zum Speichern veränderbarer Daten be nutzt. Der zweite Typ, z.B. elektrisch programmierbarer Nur- Lese-Speicher (EPROM), benötigt nicht das dauernde Anlegen einer externen Spannung zum Aufrechterhalten der Datenspei cherung und wird häufig benutzt zum Speichern von Programm- oder Tabulationsdaten, auf die durch einen Computer zuge griffen wird. Ein EPROM kann elektrisch oder durch die An wendung von ultraviolettem Licht löschbar sein.

Wie in Fig. 5A gezeigt ist, weist ein löschbarer, program mierbarer Nur-Lese-Speicher von dem Typ, der durch ultra violettes Licht löschbar ist, einen Steuerabschnitt 1 zum Steuern des EPROMs als Ganzem auf. Ein V _CC/V_PP-Spannungs versorgungsschaltkreis 15 empfängt Signale von dem Steuerab schnitt 1. Eine Programmierspannung V _PP und eine Versorgungs spannung V _CC, die von außen zum Vorsehen einer internen Span nungsversorgung an den Steuerabschnitt 1 angelegt sind, sind an eine periphere Schaltung 5 zum Auswählen von Speicher zellen angelegt. Die periphere Schaltung 5 zum Auswählen von Speicherzellen ist mit einer mit dem Steuerabschnitt 1 verbundenen peripheren Schaltungssteuersignalleitung ver bunden. Der V _CC/V_PP-Spannungsversorgungsschaltkreis 15 ist mit dem Steuerabschnitt 1, der peripheren Schaltung und einer von außen angelegten Programmierspannung V _PP verbunden, die größer als V _CC ist. Ein Speicherfeld 12 enthält eine Anordnung von Speicherzellen in Zeilen und Spalten zum Spei chern von Ladungen, die die Informationen darstellen und durch die periphere Schaltung 5 zum Auswählen von Speicher zellen ausgewählt werden. Steuersignaleingangsanschlüsse und sind entsprechend mit dem Steuerabschnitt 1 verbunden, an den Steuersignale zum Steuern des EPROMs ein gegeben werden.

Die periphere Schaltung 5 zum Auswählen von Speicherzellen weist die folgenden Bestandteile auf: einen Zeilendecoder 7 zum Auswählen einer Speicherzelle 9, die in dem Speicher feld 12 enthalten ist; einen Spaltendecoder 8; einen Adreß puffer 6 zum Ausgeben von Adreßsignalen an den Zeilendecoder 7 und den Spaltendecoder 8 als Reaktion auf externe Adreß signale A ₀ bis A _n; einen Eingangs-/Ausgangspuffer 11, der mit externen Dateneingangs-/-ausgangsanschlüssen D ₀ bis D _n zum zeitweiligen Speichern von Eingangs-/Ausgangsdaten ver bunden ist; und einen Leseverstärker 10, der mit dem Spalten decoder 8 und dem Eingangs-/Ausgangspuffer 11 verbunden ist und zum Bestimmen des Vorhandenseins oder der Abwesenheit von Ladungen beim Lesen dient, die die Information in der Speicherzelle des Speicherfeldes 12 darstellen.

Der EPROM-Programmer wird im folgenden beschrieben. Der EPROM-Programmer ist eine Anlage, die willkürliche Informa tionen in EPROMs verschiedenen Typs, die von verschiedenen Herstellern produziert werden, schreiben kann. Er wird in weitem Maße von EPROM-Benutzern benutzt. Der Programmer ent hält verschiedene Verfahren zum Schreiben in verschiedene EPROMs, so daß das Programmieren verschiedener EPROMs mög lich ist. Der Benutzer kann nach Bedarf das Schreibverfahren auswählen.

Wie in Fig. 5B gezeigt ist, weist der EPROM-Programmer fol gende Bestandteile auf: einen Programmierspannungsversor gungsanschluß zum Anlegen der Programmierspannung V _PP; einen Spannungsversorgungsanschluß V _CC zum Anlegen von Spannung; Steuersignalausgangsanschlüsse und zum Ausgeben von entsprechenden Steuersignalen zum Steuern des EPROMs; einen Adreßsignalausgangsanschluß zum Ausgeben von Adreß signalen A₀ bis A _n zum Auswählen einer Speicherzelle in dem Speicherfeld 12; und Dateneingangs-/-ausgangsanschlüsse D₀ bis D _n zum Eingeben und Ausgeben von Daten. Wenn der EPROM programmiert werden soll, werden die Spannungsversorgungs- und Signalanschlüsse, die in dem EPROM und dem EPROM-Pro grammer durch gleiche Bezugszeichen gekennzeichnet sind, durch eine entsprechende IC-Fassung (nicht gezeigt) verbun den. Die Einzelheiten des EPROM-Programmers sind auf den Seiten 3-1 bis 3-14 in "the operation manual of 120A-, 121A programmer" beschrieben, das zum Beispiel von der DATA I/D- Corporation herausgegeben ist.

Fig. 6A ist eine schematische Schnittansicht, die die Struk tur einer Speicherzelle 9 zeigt, die in dem Speicherfeld 12 enthalten ist. Wie in Fig. 6A gezeigt ist, weist eine Speicherzelle des EPROMs folgende Bestandteile auf: eine Source 54 und ein Drain 53, die in einem Abstand voneinander auf einer Hauptoberfläche eines Halbleitersubstrates 51 ge bildet sind; ein schwimmendes Gate 55, das in einem Gebiet gebildet ist, das von der Source 54 und dem Drain 53 einge schlossen ist, wobei ein Isolierfilm dazwischen zum Speichern von Informationen darstellenden Ladungen angeordnet ist; und ein Steuergate 56, das über dem schwimmenden Gate 55 zum Auswählen der Speicherzelle gebildet ist, wobei ein iso lierender Film dazwischen angeordnet ist.

Das Drain 53 ist mit einer Aℓ-Verdrahtung 59 über ein Kon taktloch 57 verbunden. Das schwimmende Gate 55 und das Steuergate 56 sind mit einer Zwischenschichtisolierschicht 58 bedeckt. Die Speicherzellen 9 sind voneinander durch einen Feldoxidfilm 52 getrennt. Die Aℓ-Verdrahtung 59 und die Zwischenschichtisolierschicht 58 sind mit einem Chip-Schutz film 60 bedeckt.

Fig. 7 ist eine Grafik, die das Verhältnis zwischen einer Steuergatespannung V _CG und einem Drainstrom I _DS zu dem Zeit punkt darstellt, wenn Ladungen, die die Informationen dar stellen, in die Speicherzelle 9 geschrieben werden und in der Speicherzelle 9 gelöscht werden. Wenn die die Informa tionen darstellenden Ladungen in das schwimmende Gate 55 der Speicherzelle 9 geschrieben werden, fließt ein Drainstrom I _DS, der durch das Bezugszeichen a bezeichnet ist. Wenn die die Informationen darstellenden Ladungen in dem schwimmenden Gate 55 gelöscht werden, fließt ein Drainstrom I _DS, der durch das Bezugszeichen b bezeichnet ist. Dieser Zustand wird durch Anlegen einer Lesegatespannung V _R an das Steuergate 56 ge lesen. Das Vorhandensein oder die Abwesenheit der die Infor mationen darstellenden Ladungen in dem schwimmenden Gate 55 kann auf diese Weise bestimmt werden.

Die Tätigkeit des EPROMs wird im folgenden beschrieben. Beim Programmieren wird der außerhalb des EPROMs gelegene, in Fig. 5B gezeigte EPROM-Programmer benutzt. Der Steuerab grammer, und der EPROM weist nach, daß das Signal zum Bestim men der Tätigkeit in dem Programm-Modus ist. Der Steuerab schnitt 1 legt die von dem EPROM-Programmer angelegte Pro grammierspannung an die periphere Schaltung 5 zum Auswählen der Speicherzellen zum Einstellen eines Programmfreigabe zustandes an. Der Adreßpuffer 6 überträgt Adreßsignale an den Zeilendecoder 7 und den Spaltendecoder 8, die eine vor geschriebene Speicherzelle 9 auf der Grundlage des von dem EPROM-Programmer gelieferten Signales auswählen. Der Zeilen decoder 7 bzw. der Spaltendecoder 8 wählen eine Wortleitung und eine Bitleitung aus, die mit dem Steuergate 55 und dem Drain 53 der Speicherzelle 9 verbunden sind. Zur gleichen Zeit werden die vorgeschriebene Informationen darstellenden Ladungen, die von dem Eingangs-/Ausgangspuffer 11 angelegt werden, in die ausgewählte Speicherzelle 9 geschrieben.

Die Tätigkeit der Speicherzelle 9 des EPROMs wird kurz be schrieben. Wie in den Fig. 6A und 7 gezeigt ist, wird eine positive hohe Spannung, zum Beispiel 12,5 V an das Steuergate 56 angelegt, wenn Schreiben in das schwimmende Gate 55 durchgeführt werden soll. Eine positive hohe Span nung, zum Beispiel 8,0 V wird an das Drain 53 angelegt. Die Source 54 und das Halbleitersubstrat 51 werden auf Masse gelegt. In diesem Zustand werden die durch den Kanal fließen den Elektronen in dem zwischen dem Drain 53 und der Source 54 vorhandenen elektrischen Feld in dem Einschnürbereich nahe des Drains 53 beschleunigt, so daß sie heiße Elektronen werden. Diese Elektronen werden in das schwimmende Gate 55 über die Energielücke des Gateoxidfilms unterhalb des schwim menden Gates 55 durch das durch das Steuergate 56 erzeugte elektrische Feld eingeführt. Die Elektronen in dem schwimmen den Gate 55 bleiben in dem schwimmenden Gate 55 nach dem Ende des Schreibens aufgrund der Energielücke des darum befindlichen isolierenden Filmes. Auf diese Weise wird in Abhängigkeit von dem Vorhandensein oder der Abwesenheit von Elektronen in dem schwimmenden Gate 55 Information gespei chert. Das Löschen wird durch Bestrahlen mit ultraviolettem Licht durchgeführt. Das von außen eingestrahlte ultraviolette Licht geht durch den Chip-Schutzfilm 60, die Zwischenschicht isolierschicht 58 und die Isolierfilme um das schwimmende Gate 55 und erreichen das schwimmende Gate 55. Die in dem schwimmenden Gate 55 vorhandenen Elektronen werden durch die Energie des ultravioletten Lichtes angeregt, wodurch sie in das Halbleitersubstrat 51 oder in das Steuergate 56 über die Energielücke des darum befindlichen Isolierfilmes entladen werden. Wenn Elektronen in das schwimmende Gate 55 eingeführt werden, wird Schreiben in das schwimmende Gate durchgeführt, und die Schwellenspannung wird höher. Wenn die Elektronen in dem schwimmenden Gate entladen werden, wird das schwimmende Gate gelöscht, und der Schwellenwert geht auf den ursprünglichen Pegel zurück.

Der Betrieb der EPROM-Speicherzelle wird im einzelnen unter Bezugnahme auf die Fig. 6B beschrieben. Zuerst wird der Programmiermodus beschrieben. Wie in Fig. 6B gezeigt ist, wird das Potential des Steuergates durch V _CG dargestellt, das Potential des schwimmenden Gates wird durch V _FG darge stellt, das Substratpotential wird durch V _SUB dargestellt, das Drainpotential wird durch V _D dargestellt, das Source potential wird durch V _S dargestellt, die Kapazität zwischen dem schwimmenden Gate und der Source sowie dem Substrat wird als C ₁ dargestellt (die Gesamtkapazität beträgt C ₁, da V _SUB und V _S beide auf Masse liegen), die Kapazität zwischen dem Steuergate und dem schwimmenden Gate wird als C ₂ dargestellt, und die Kapazität zwischen dem Drain und dem schwimmenden Gate wird als C _D dargestellt. Bei dieser Gegebenheit kann die folgende Beziehung zwischen V _CG, V_FG und V _D angegeben werden:

Beim Schreiben werden V _FG entsprechende Elektronen in das schwimmende Gate eingeführt.

Wenn Programmieren des EPROM durchgeführt wird, wird eine vorgeschriebene Speicherzelle ausgewählt. Wenn die Informa tion "0" (entsprechend dem Zustand, in dem Elektronen in das schwimmende Gate eingeführt werden) geschrieben werden soll, dann werden hohe Spannungen an das Steuergate und an den Drain angelegt, wie oben beschrieben worden ist. Als Resultat werden Elektronen in das schwimmende Gate einge führt. Wenn die Information "1" (entsprechend dem Zustand, in dem Elektronen nicht in das schwimmende Gate eingeführt werden) geschrieben werden soll, werden entweder eines oder gar keines von Steuergate und Drain auf die hohe Spannung gesetzt. Folglich wird kein Elektron in das schwimmende Gate eingeführt. Allegemein wird die hohe Spannung nicht an den Drain angelegt. Durch eine Reihe von Tätigkeiten, wie sie oben beschrieben worden sind, werden Informationen in dem EPROM gespeichert.

Die Lesetätigkeit wird im folgenden beschrieben. Fig. 7 zeigt die Eigenschaften der Beziehung Gatespannung zu Drainstrom. Das Bezugszeichen b stellt den Zustand dar, in dem Elektronen nicht in das schwimmende Gate eingeführt sind, das heißt, den Zustand der Information "1" In dem Zustand, der mit dem Bezugszeichen a gekennzeichnet ist, sind Elektronen in dem schwimmenden Gate. Daher überschreitet der von dem Steuergate gesehene Schwellenwert die Spannung V _R beim Lesen. Selbst wenn diese Speicherzelle ausgewählt ist, wird der Speichertransistor nichtleitend, so daß die Information "0" gelesen wird.

Beim Lesen, nachdem das oben beschriebene Programmieren be endet ist, überträgt der Steuerabschnitt 1 ein Signal zum Einstellen des EPROMs in den Lesemodus an die periphere Schaltung 5 zum Auswählen von Speicherzellen. Wie beim Pro grammieren wird eine vorgeschriebene Speicherzelle 9 durch Adreßsignale ausgewählt. Der Leseverstärker 10 weist die Information in der Speicherzelle 9 nach und überträgt diese an den Eingangs-/Ausgangspuffer 11. Der Eingangs-/Ausgangs puffer 11 formt die Signalform der Leseinformationsspannung, verstärkt diese und gibt sie nach außen ab.

Zwei Typen von EPROMs sind gegenwärtig verfügbar, nämlich EPROMs, die mit einer Programmierspannung von 12,5 V program miert werden können, und EPROMs, die mit einer Programmier spannung von 21 V programmiert werden können. Die Lesespan nung beträgt im allgemeinen 5 V für beide Typen von EPROMs. Die meisten EPROM-Programmer sind für EPROMs, die mit 12,5 V programmiert werden können, als auch für EPROMs, die mit 21 V programmiert werden können, anwendbar.

Der Grund für die zwei verschiedenen Typen von EPROMs ist der folgende. Üblicherweise wurde Schreiben bei einer Span nung von 21 V im allgemeinen durchgeführt. Die Zuverlässig keit nimmt jedoch ab, wenn eine hohe Spannung zum Program mieren verwendet wird. Zusätzlich wird ein geringer Lei stungsverbrauch der Speicherzelle gewünscht. Im Hinblick auf das zuvor Gesagte wurden EPROMs, bei denen das Schreiben bei einer niedrigeren Spannung durchgeführt werden kann, gewünscht. Folglich sind EPROMs, bei denen Schreiben mit einer Spannung von 12,5 V durchgeführt werden kann, auf den Markt gekommen. Einige Benutzer benutzen jedoch immer noch herkömmliche EPROM-Programmer zum Schreiben bei 21 V. Daher kann es vorkommen, daß eine hohe Spannung von 21 V fehler hafterweise an EPROMs angelegt wird, bei denen Schreiben mit einer Spannung von 12,5 V durchgeführt wird.

Üblicherweise sind EPROMs so strukturiert, wie oben beschrie ben worden ist. Damit der EPROM miniaturisiert werden kann, damit der Leistungsverbrauch verbessert werden kann und damit die Zuverlässigkeit sichergestellt wird, ist die Programmier spannung des EPROMs gesenkt worden. Da es verschiedene EPROMs gibt, die verschiedene Programmierspannungen benötigen, be steht die Möglichkeit, daß eine Überspannung an einen EPROM aufgrund fehlerhafter Einstellung des EPROM-Programmers beim Programmieren auftritt, was zu einem Zusammenbruch des EPROMs führen kann.

Der Mechanismus eines Transistordurchbruches oder -durch schlages wird unter Bezugnahme auf die Fig. 8 beschrieben. Wie in Fig. 8 gezeigt ist, stellt eine Schnittstelle zwischen der N⁺-Diffusionsschicht (Drain) 63 und dem Halbleitersub strat 51 eine PN-Diode dar. Wenn die Schreibspannung von 21 V an einen EPROM angelegt wird, dessen Schreibspannung 12,5 V beträgt, wird eine hohe Spannung von der N⁺-Diffu sionsschicht (Drain) 63 zu dem Halbleitersubstrat 51 ange legt. Es wird nämlich eine hohe Spannung in Rückwärtsrichtung an die PN-Diode angelegt. Wenn diese Spannung die Durch schlagsspannung der PN-Diode überschreitet, fließt ein Puls strom zu dem Halbleitersubstrat 51. Folglich wird Joulesche Wärme erzeugt, und eine Temperatur an dem Kontaktabschnitt zwischen der Aℓ-Verdrahtung 66 und der N⁺-Diffusionsschicht (Drain) 63 wird erhöht, so daß das Aℓ schmilzt und von der N⁺-Diffusionsschicht (Drain) 63 zu dem Halbleitersubstrat 51 übergeht. Die Durchbruchsspannung in dem EPROM mit einer Schreibspannung von 12,5 V ist ungefähr 15 V. Die Durch bruchsspannung des EPROMs mit einer Schreibspannung von 21 V ist 26 V.

Der Durchbruch bzw. Durchschlag des Transistors wird wie oben beschrieben verursacht. Damit der Durchschlag verhindert wird, ist ein Verfahren zum Festhalten der Schreibspannung auf 12,5 V vorgeschlagen, selbst wenn 21 V an den EPROM mit einer Schreibspannung von 12,5 V von dem EPROM-Programmer angelegt wird. In diesem Fall ist das Schreiben in den EPROM möglich. In solchen Fällen jedoch, wenn der externe EPROM- Programmer die Versorgungsmöglichkeit von 21 V hat, ist es in der tatsächlichen Praxis schwierig, die 21 V auf einen konstanten Wert von 12,5 V zu beschränken.

Zum Lösen des oben beschriebenen Problems wird eine Program mierspannungserfassungsschaltung in dem Steuerabschnitt eines verbesserten EPROMs vorgesehen. Genauer gesagt, wenn es von der Programmierspannungserfassungsschaltung erfaßt wird, daß die Programmierspannung, die höher als ein logisch be stimmter Wert ist, an den EPROM angelegt wird, wird der Pro grammiermodus nicht eingestellt. Die Spannung V _CC wird als Versorgungsspannung an die interne periphere Schaltung an gelegt, die V _PP/V_CC als Versorgungsspannung verwendet, so daß der Durchbruch der Einrichtung durch eine überhöhte Span nungsversorgung oberhalb der Durchschlagsspannung der inter nen Einrichtungen verhindert wird.

Fig. 9 ist eine schematische Darstellung eines V _CC/V_PP-Span nungsversorgungsschaltkreises (entsprechend dem Bezugszeichen 15 in Fig. 5A) eines verbesserten EPROMs. Wie in Fig. 9 ge zeigt ist, weist der V _CC/V_PP-Spannungsversorgungsschaltkreis 15 des verbesserten EPROMs folgende Bestandteile auf: einen N-Kanal-Transistor 37, der zwischen einem Programmierspan nungsanschluß (V _PP) und einem Knotenpunkt N vorgesehen ist und als Reaktion auf einen Ausgang einer NOT-Schaltung 35 tätig wird, einen N-Kanal-Transistor 39, der zwischen dem Knotenpunkt N und einem Spannungsversorgungsanschluß (V _CC) vorgesehen ist und als Reaktion auf ein Steuersignal einer peripheren Schaltung, das von dem Steuerabschnitt 1 ausge geben ist, tätig wird, und eine NOT-Schaltung 35, die zwi schen dem Steuersignal der peripheren Schaltung und dem Gate des N-Kanal-Transistors 37 vorgesehen ist. Eine in dem Steuerabschnitt 1 und in der peripheren Schaltung 5 zum Aus wählen der Speicherzellen benutzte interne Versorgungsspan nung wird von dem Knotenpunkt N an Schaltungen abgegeben, die intern V _CC/V_PP benutzen (die peripheren Schaltungen zum Auswählen der Speicherzelle, die Steuerschaltung und ähn liches).

Wenn bei dem EPROM durch die Programmierspannungserfassungs schaltung nachgewiesen wird, daß eine Programmierspannung höher als ein logisch bestimmter Wert angelegt ist, wird der Programmiermodus nicht gesetzt. Bei dem verbesserten EPROM wird jedoch die von außen angelegte Programmierspannung V _PP direkt an den V _CC/V_PP-Spannungsversorgungsschaltkreis 15 angelegt, wie in Fig. 7 gezeigt ist. In diesem Fall kann der Grenzschichtdurchbruch der Vorrichtung, der durch eine Überspannung verursacht wird, nicht verhindert werden, wenn die Programmierspannung V _PP höher als die vorgeschriebene programmierbare Spannung ist. In anderen Worten, eine Über spannung kann möglicherweise an den V _CC/V_PP-Spannungsversor gungsschaltkreis 15 angelegt werden, wodurch der V _CC/V_PP- Spannungsversorgungsschaltkreis zerstört werden kann.

Daher ist es Aufgabe der Erfindung, den Zusammenbruch der eingangs genannten Einrichtung zu verhindern, der durch eine Überspannung verursacht wird, selbst wenn diese Überspannung von einem EPROM-Programmer an den EPROM angelegt wird, dabei soll, falls eine Spannung höher als ein vorgeschriebenes Potential angelegt ist, diese Spannung auf eine Spannung niedriger als das vorgeschriebene Potential in einem EPROM fixiert werden, dies soll bei einer einfachen Struktur des EPROMs erzielt werden, wobei das Schreiben von Daten in eine Speicherzelle in Abhängigkeit von dem Potential des Ausgangs signales in einem EPROM verhindert werden soll, selbst wenn ein Programmiersignal von einem EPROM-Programmer ausgegeben wird, und der Durchbruch eines Spannungsversorgungsschalt stromes in einem EPROM ohne Verriegelung oder übermäßigen Energieverbrauch verhindert werden soll. Des weiteren ist es Aufgabe der Erfindung, ein Verfahren zum Verhindern eines Durchbruchs in der eingangs beschriebenen Einrichtung vorzusehen, der durch eine Überspannung verursacht wird, selbst wenn die Überspannung angelegt wird.

Die oben beschriebene Aufgabe kann erfindungsgemäß durch einen EPROM gelöst werden, der eine nichtflüchtige Halblei terspeichereinrichtung darstellt, die ein Feld von Speicher zellen zum Speichern von Information darstellenden Ladungen mit schwimmenden bzw. schwebenden Gates bzw. floating Gates darstellt. Der erfindungsgemäße EPROM weist ebenfalls fol gende Bestandteile auf: einen Speicherzellenauswahlschal tungsabschnitt zum Auswählen einer Speicherzelle; einen Steuerabschnitt zum Steuern der Speicherzelle und des Spei cherzellenauswahlschaltungsabschnittes; und eine interne Spannungsversorgungserzeugeranlage zum Anlegen einer Be triebsspannung an den Steuerabschnitt, die Speicherzellen und den Speicherzellenauswahlschaltungsabschnitt. Die Pro grammierspannung zum Schreiben wird an den Speicherzellen auswahlschaltungsabschnitt, den Steuerabschnitt und die interne Spannungsversorgungserzeugerschaltung beim Schreiben angelegt.

Der EPROM weist weiter folgende Bestandteile auf: eine Pro grammspannungsbestimmungsschaltung zum Bestimmen, ob oder ob nicht die Programmierspannung ein zweites Potential höher als ein vorgeschriebenes erstes Potential ist; und eine Pro grammierspannungssenkungsschaltung zum Senken der Program mierspannung auf ein Potential niedriger als das erste Potential, wenn durch die Programmierspannungsbestimmungs schaltung bestimmt ist, daß die Programmierspannung auf dem zweiten Potential ist.

Die Programmierspannungssenkungsschaltung senkt die Program mierspannung V _PP, die von dem EPROM-Programmer angelegt ist, auf ein Potential niedriger als das vorgeschriebene erste Potential, wenn die Programmierspannung V _PP höher als ein vorgeschriebenes Potential ist. Daher gibt es keine Möglich keit, eine Spannung mit einem höheren Potential als das vor geschriebene erste Potential an die entsprechenden Schal tungsabschnitte anzulegen, an die die Programmierspannung V _PP angelegt ist.

Selbst wenn folglich eine Überspannung von dem EPROM-Pro grammer angelegt ist, kann der Durchbruch der Einrichtung wegen der Überspannung in dem EPROM verhindert werden.

Gemäß einer bevorzugten Ausführungsform der Erfindung weist die Programmierspannungssenkungsschaltung die folgenden Be standteile auf: eine Erzeugerschaltung für ein vorgeschrie benes Potential, das auf ein Ausgangssignal von der Program mierspannungsbestimmungsschaltung zum Ausgeben eines vorge schriebenen Potentiales reagiert; und eine Programmierspan nungseinstellschaltung, die auf ein vorgeschriebenes viertes Potential zum Fixieren der Programmierspannung auf einem niedrigeren Potential als das erste Potential reagiert.

Da die Programmierspannungssenkungsschaltung die oben be schriebenen Komponenten aufweist, wird die Spannung auf einem Potential niedriger als das erste Potential fixiert, wenn die von dem EPROM-Programmer angelegte Programmierspannung höher als das vorgeschriebene erste Potential ist. Wenn daher eine Spannung höher als ein vorgeschriebenes Potential in einem EPROM angelegt wird, wird die Spannung auf ein Poten tial niedriger als das vorgeschriebene Potential fixiert.

Bevorzugterweise weist die nichtflüchtige Halbleiterspeicher einrichtung weiterhin eine Programmverbieterschaltung auf, die das Schreiben von Daten in die Speicherzelle verbietet, wenn die Programmierspannungsbestimmungsschaltung bestimmt, daß die Programmierspannung auf dem zweiten Potential liegt; der Steuerabschnitt weist eine Programmiersteuerschaltung auf, die die Programmierspannung zum Ausgeben eines Signales zum Durchführen des Schreibens von Daten in die Speicherzelle empfängt; und die Programmierverbieterschaltung weist eine Programmschreibsteuerschaltung auf, die mit der Programmier steuerschaltung und der Programmierspannungsbestimmungsschal tung verbunden ist zum Verbieten des Schreibens von Daten, selbst wenn die Programmiersteuerschaltung ein Signal aus gibt, das das Schreiben von Daten anweist.

Da die Programmverbieterschaltung die oben beschriebenen Komponenten aufweist, wird das Schreiben von Daten in die Speicherzelle nicht ausgeführt, wenn nicht vorgeschriebene Bedingungen erfüllt sind, selbst wenn ein Signal, das das Datenschreiben anweist, von der Programmiersteuerschaltung ausgegeben wird. Selbst wenn daher ein Programmiersignal von dem EPROM-Programmer ausgegeben wird, wird das Schreiben von Daten in die Speicherzelle in Abhängigkeit von dem Poten tial des Ausgangssignales nicht in dem EPROM durchgeführt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigt:

Fig. 1 ein Blockschaltbild der gesamten Struktur eines Ausführungsbeispieles des erfindungs gemäßen EPROMs, der mit ultraviolettem Licht löschbar ist;

Fig. 2 ein schematisches Diagramm eines Ausfüh rungsbeispieles der erfindungsgemäßen Pro grammierspannungserfassungsschaltung;

Fig. 3 ein schematisches Diagramm einer Ausfüh rungsform einer erfindungsgemäßen Program mierschaltung;

Fig. 4 eine Grafik, die die Spannungsabhängigkeit an jedem in Fig. 2 gegebenen Punkt zeigt;

Fig. 5A ein Blockschaltbild der gesamten Struktur eines durch ultraviolettes Licht löschbaren EPROMs;

Fig. 5B ein schematisches Diagramm der Ausgangsan schlüsse eines EPROM-Programmers zum Schrei ben von Daten in den in Fig. 5A gezeigten EPROM;

Fig. 6A und 6B Querschnittsansichten der Struktur einer Speicherzelle;

Fig. 7 eine Grafik der Abhängigkeit des Drain stromes von der Gatespannung, wenn Informa tion darstellende Ladungen eingeschrieben werden und in der Speicherzelle gelöscht werden;

Fig. 8 eine Querschnittsansicht zum Darstellen des Durchbruchmechanismusses des Transi stors; und

Fig. 9 eine schematische Darstellung eines V _CC/V_PP- Spannungsversorgungsschaltkreises.

Wie in Fig. 1 gezeigt ist, weist eine Ausführungsform des erfindungsgemäßen EPROMs folgende Bestandteile auf: einen Steuerabschnitt 1 zum Steuern des EPROMs; einen V _CC/V_PP- Spannungsversorgungsschaltkreis 15, der auf eine von einem EPROM-Programmer angelegte Programmierspannung V _PP und ein von dem Steuerabschnitt 1 ausgegebenes Steuersignal einer peripheren Schaltung reagiert zum Anlegen einer Betriebsspan nungsversorgung des Steuerabschnittes 1 und einer peripheren Schaltung 5 zum Auswählen einer Speicherzelle; die periphere Schaltung 5 zum Auswählen einer Speicherzelle, die an die von dem EPROM-Programmer angelegte Programmierspannung und an das von dem Steuerabschnitt 1 ausgegebene Steuersignal der peripheren Schaltung zum Auswählen der Speicherzelle usw. angeschlossen ist; und ein Speicherzellenfeld 12 mit einem Feld von Speicherzellen zum Speichern von Information darstellenden Ladungen, das mit der peripheren Schaltung 5 zum Auswählen einer Speicherzelle verbunden ist.

Der Steuerabschnitt 1 weist folgende Bestandteile auf: eine Programmierspannungserfassungsschaltung 3, die an die von dem EPROM-Programmer angelegte Programmierspannung zum Er fassen des Potentiales der Programmierspannung V _PP ange schlossen ist; einen Programmier-/Lesesteuerabschnitt 2 zum Steuern des Programmierens und Lesens; und eine Programmier schaltung 4, die mit der Programmierspannungserfassungsschal tung 3 und mit dem Programmier-/Lesesteuerabschnitt 2 ver bunden ist zum Ausgeben des Steuersignales der peripheren Schaltung zum Steuern des Speichers und der peripheren Schal tung zum Auswählen einer Speicherzelle.

Da die Strukturen der peripheren Schaltung 5 zum Auswählen einer Speicherzelle und des Speicherfeldes 12 die gleichen sind wie die der in Fig. 5A gezeigten, sind die gleichen Abschnitte durch die gleichen Bezugszeichen bezeichnet, und deren Beschreibung wird fortgelassen.

Die Beziehung zwischen dem EPROM und dem EPROM-Programmer ist ebenfalls die gleiche wie unter Bezugnahme auf die Fig. 5A und 5B beschrieben worden ist. Daher sind die gleichen Abschnitte ebenfalls mit gleichen Bezugszeichen versehen, und deren Beschreibung wird fortgelassen.

Der Betrieb des Steuerabschnittes 1 der Ausführungsform des erfindungsgemäßen EPROMs wird im folgenden beschrieben. Wie in Fig. 1 gezeigt ist, wird beim Programmieren der EPROM- Programmer benutzt, und ein Signal von dem EPROM-Programmer wird von der Programmier-/Lesesteuerschaltung 2 empfangen. Ein Steuersignal zum Einstellen des EPROMs in einen Program miermodus wird an die Programmierschaltung 4 übertragen. Die Programmierspannungserfassungsschaltung 3 weist nach, ob die von dem EPROM-Programmer zugeführte Programmierspan nung V _PP eine angemessene Spannung zum Programmieren ist oder nicht, und sie führt das Resultat dieses Nachweises der Programmierschaltung 4 zu.

Die Programmierschaltung 4 empfängt ein Programmiersignal von der Programmier-/Lesesteuerschaltung 2 und ein Program miersignal von der Programmierspannungserfassungsschaltung 3 und gibt die von dem EPROM-Programmer zugeführte Program mierspannung an die periphere Schaltung 5 zum Auswählen einer Speicherzelle nur weiter, wenn beide Signale die Programmier bedingungen erfüllen, wodurch der EPROM in einen Programmier freigabezustand gesetzt wird.

Der Adreßpuffer 6 legt Adreßsignale an den Zeilendecoder 7 und den Spaltendecoder 8 zum Auswählen einer vorgeschrie benen Speicherzelle 9 auf der Grundlage des Signales von dem EPROM-Programmer an. Der Zeilendecoder 7 und der Spalten decoder 8 wählen eine Wortleitung und eine Bitleitung aus, die mit dem Steuergate bzw. dem Drain der Speicherzelle 9 verbunden sind. Zur gleichen Zeit wird von dem EPROM-Pro grammer vorgeschriebene Information in die Speicherzelle 9 geschrieben.

Beim Lesen, nachdem das Programmieren beendet ist, überträgt der Programmier-/Lesesteuerabschnitt 2 ein Signal zum Ein stellen des EPROMs in den Lesemodus an die periphere Schal tung 5 zum Auswählen einer Speicherzelle. Folglich wird eine vorgeschriebene Speicherzelle 5 durch das Adreßsignal aus gewählt wie beim Programmieren. Der Leseverstärker 10 liest die Information in der Speicherzelle 9, wie unter Bezugnahme auf die Fig. 5 und 6 beschrieben worden ist, und überträgt den Inhalt zu dem Eingangs-/Ausgangspuffer 11. Der Eingangs-/ Ausgangspuffer 11 formt die Wellenform der Informationssi gnale, verstärkt diese und gibt die Informationssignale nach außen ab.

Fig. 2 ist eine schematische Darstellung eines Beispieles einer Programmierspannungserfassungsschaltung 3. Wie in Fig. 2 gezeigt ist, weist die Ausführungsform der erfindungsge mäßen Programmierspannungserfassungsschaltung 3 die folgen den Bestandteile auf: einen N-Kanal-Transistor 22, der mit dem Programmierspannungsanschluß (V _PP) und einem Knotenpunkt M verbunden ist und als Reaktion auf die Programmierspannung V _PP betätigt wird; einen Inverter 21, der zwischen dem Knoten punkt M und einem Massepotentialanschluß geschaltet ist und als Reaktion auf die Versorgungsspannung V _CC tätig ist; und einen N-Kanal-Transistor 25, der zwischen dem Programmier spannungsanschluß (V _PP) und dem Massepotentialanschluß ge schaltet ist und als Reaktion auf einen Ausgang von dem In verter 21 tätig wird. Die Programmierspannungsleitung (V _PP), mit der der N-Kanal-Transistor 25 verbunden ist, ist mit dem Steuerabschnitt 1, dem V _CC/V_PP-Spannungsversorgungs schaltkreis 15 zum Ausgeben einer internen Spannungsversor gung der peripheren Schaltung 5 zum Auswählen einer Speicher zelle und mit der peripheren Schaltung 5 zum Auswählen einer Speicherzelle verbunden, wie in Fig. 1 gezeigt ist.

Der Inverter 21 weist einen P-Kanal-Transistor 23 und einen N-Kanal-Transistor 24 auf, die in Reihe zwischen dem Knoten punkt M und der Masse geschaltet sind und als Reaktion auf die Versorgungsspannung V _CC tätig werden. Der Aufbau in der Schwellenspannung des N-Kanal-Transistors 22 ist so gewählt, daß sie 15 V beträgt, welches ein Zwischenwert zwischen den zwei Programmspannungen darstellt, nämlich 12,5 V und 21 V.

Der Betrieb der Programmierspannungserfassungsschaltung 3 wird im folgenden unter Bezugnahme auf die Fig. 2 beschrie ben. Zuerst wird die Beschreibung für den Fall gegeben, in dem die von dem EPROM-Programmer ausgegebene Programmierspan nung V _PP und die Programmierspannung V _PP des EPROMs beide gleich 12,5 V sind. Die Versorgungsspannung V _CC ist zu 5 V angenommen. Wenn die Programmierspannung V _PP 12,5 V ist, wird der N-Kanal-Transistor 22 in dem Aus-Zustand gehalten, da dessen Schwellenspannung 15 V beträgt. Da die Versorgungs spannung V _CC 5 V beträgt, wird der N-Kanal-Transistor 24 in dem Inverter 21 so eingeschaltet, daß die Ausgangsspannung des Inverters 21 auf dem "L"-Pegel liegt. Folglich wird der N-Kanal-Transistor 25, der als Reaktion auf die Ausgangs spannung des Inverters 21 betrieben wird, nicht eingeschal tet. Daher wird das Potential auf der Programmierspannungs leitung (V _PP) auf 12,5 V gehalten, welche Spannung an den V _CC/V_PP-Spannungsversorgungsschaltkreis 15 und an die peri phere Schaltung 5 zum Auswählen einer Speicherzelle angelegt wird.

Es folgt jetzt die Beschreibung für den Fall, in dem die Programmierspannung V _PP von dem EPROM-Programmer fälschli cherweise auf 21 V gesetzt ist, obwohl die Programmierspan nung V _PP des EPROMs 12,5 V beträgt. In diesem Fall wird der N-Kanal-Transistor 22 als erstes eingeschaltet. Folglich wird die Programmierspannung V _PP von 21 V an die Source des P-Kanal-Transistors 23 in dem Inverter 21 angelegt. Da die Versorgungsspannung V _CC auf 5 V gesetzt ist, wird bei dieser Gelegenheit der P-Kanal-Transistor 23 eingeschaltet, und der Ausgang von dem Inverter 21 geht auf den "H"-Pegel. Da der N-Kanal-Transistor 25 als Reaktion auf das Ausgangssignal von dem Inverter 21 tätig wird, wird der N-Kanal-Transistor 25 bei dieser Gelegenheit eingeschaltet.

Folglich wird, obwohl die von dem EPROM-Programmer angelegte Programmierspannung V _PP 21 V beträgt, das Potential durch den N-Kanal-Transistor 25 auf Masse gelegt, so daß das Potential auf der Programmierspannungsleitung (V _PP) auf das Massepotential gebracht wird. Das Massepotential wird an den V _CC/V_PP-Spannungsversorgungsschaltkreis 15 und an die periphere Schaltung 5 zum Auswählen einer Speicherzelle an gelegt, die mit der Programmierspannungsleitung (V _PP) ver bunden sind. Zum besseren Verständnis wird die zeitliche Änderung der Spannungen an den entsprechenden Punkten A, M und C in Fig. 2 in Fig. 4 gezeigt.

Wie oben beschrieben worden ist, wird die Überspannung nicht an die entsprechenden Schaltungen in dem EPROM angelegt, selbst wenn eine Programmierspannung von dem EPROM-Programmer angelegt wird, die höher als die vorgeschriebene Programmier spannung des EPROMs ist. Daher kann das Problem des Grenz schichtdurchbruches des EPROMs gelöst werden, das durch das Anlegen einer Überspannung an den EPROM verursacht wird, wenn der EPROM-Programmer falsch eingestellt wird.

Indem der Schwellenwert des P-Kanal-Transistors 23 und des N-Kanal-Transistors 24, die den Inverter 21 darstellen, geeignet eingestellt wird, kann die Betriebsspannung des N-Kanal-Transistors geeigneterweise verändert werden.

Im folgenden wird die Programmierschaltung 4 beschrieben. Die Programmierschaltung 5 dient zum Verhindern des Aus führens eines Programmes, wenn die Programmierspannung V _PP höher als ein vorgeschriebenes Potential ist, als Reaktion auf Ausgangssignale von der Programmierspannungserfassungs schaltung 3 und dem Programmier-/Lesesteuerabschnitt 2.

Wie in Fig. 3 gezeigt ist, weist die Ausführungsform der erfindungsgemäßen Programmierschaltung 4 folgende Bestand teile auf: eine NOR-Schaltung 28, die mit dem Programmier-/ Lesesteuerabschnitt 2 und der Programmierspannungserfassungs schaltung 3 verbunden ist; und eine NOT-Schaltung 29, die mit der NOR-Schaltung 28 verbunden ist, wobei das Ausgangs signal der NOT-Schaltung 29 an die periphere Schaltung 5 zum Auswählen einer Speicherzelle abgegeben wird. Die Ver hältnisse zwischen den Ausgangssignalen von dem Program mier-/Lesesteuerabschnitt 2 und der Programmierspannungser fassungsschaltung 3 sowie der Ausgangssignale der Program mierschaltung 4 für die entsprechenden Fälle sind in der folgenden Tabelle gezeigt:

Tabelle

Wie in der Tabelle gezeigt ist, wird der EPROM nur in den Programm-Modus gesetzt, wenn der Ausgang von dem Program mer-/Lesesteuerabschnitt 2 und der Programmierspannungser fassungsschaltung 3 beide auf dem "L"-Pegel sind. In anderen Worten, wenn die Programmierspannung V _PP höher als das vor schriebene Potential ist, wird der EPROM nicht program miert. Daher gibt es keine Möglichkeit, daß eine Programmier spannung V _PP höher als ein vorgeschriebener Wert an die peri phere Schaltung 5 zum Auswählen einer Speicherzelle in dem EPROM angelegt wird. Daher kann der Grenzschichtdurchbruch, der durch das Anlegen einer hohen Spannung in dem EPROM ver ursacht wird, verhindert werden.

Obwohl ein EPROM von dem Typ, der durch ultraviolettes Licht löschbar ist, im vorhergehenden beschrieben worden ist, kann die Erfindung auch auf andere nichtflüchtige Halbleiterspei chereinrichtungen angewandt werden, die externe Programmspan nungsversorgung benötigen.

Wie oben beschrieben worden ist, weist erfindungsgemäß der EPROM eine Programmierspannungsbestimmungsschaltung zum Be stimmen, ob die Programmierspannung höher als ein vorge schriebener Wert ist oder nicht, und eine Programmierspan nungsabsenkungsschaltung zum Absenken der Programmierspannung auf eine Spannung niedriger als der vorgeschriebene Wert, wenn die Programmierspannung höher als die vorgeschriebene Spannung ist, auf. Selbst wenn daher die Programmierspannung höher ist als ein vorgeschriebener Wert, wird sie auf eine niedrigere Spannung abgesenkt, und die Ausführung des Pro grammierens ist verboten, so daß keine Programmierspannung, die höher als das vorgeschriebene Potential ist, an irgend einem Abschnitt der nichtflüchtigen Halbleiterspeicherein richtung angelegt wird. Folglich kann eine nichtflüchtige Halbleiterspeichereinrichtung vorgesehen werden, die nicht zerstört wird, selbst wenn eine Programmierspannung höher als ein vorgeschriebener Wert angelegt wird.

Claims

1. Nichtflüchtige Halbleiterspeichereinrichtung, die eine von extern angelegte Programmierspannung (V _PP) zum Schreiben von Daten in Speicherzellen (9) empfängt, mit:

- einem Feld (12) der Speicherzellen (9), von denen jede ein schwimmendes Gate (55) zum Speichern von Information darstellenden Ladungen aufweist;
einem Speicherzellenauswahlabschnitt (5), der mit dem Feld (12) zum Auswählen der Speicherzellen (9) verbunden ist;
- einem Steuerabschnitt (1), der mit dem Speicherzellenaus wahlabschnitt (5) zum Steuern der Speicherzellen (9) und des Speicherzellenauswahlabschnittes (5) verbunden ist;
- einer internen Spannungsversorgungserzeugereinrichtung (15), die mit dem Steuerabschnitt (1), den Speicherzellen (9) und dem Speicherzellenauswahlabschnitt (5) zum Anlegen einer Betriebsspannung daran verbunden ist;
- wobei die Programmierspannung (V _PP) zum Schreiben an den Speicherzellenauswahlabschnitt (5), an den Steuerabschnitt (1) und an die interne Spannungsversorgungserzeugereinrich tung (15) angelegt ist, wenn das Schreiben von Daten durch zuführen ist;

gekennzeichnet durch:

- eine Programmierspannungsbestimmungseinrichtung (21, 22) zum Bestimmen, ob oder ob nicht die Programmierspannung (V _PP) auf einem zweiten Pegel höher als ein vorgeschrie bener erster Pegel liegt; und
- eine Programmierspannungsabsenkeinrichtung (21, 25) zum Absenken der Programmierspannung (V _PP) auf ein Potential niedriger als das erste Potential, wenn die Programmier spannungsbestimmungseinrichtung (21, 22) bestimmt, daß die Programmierspannung (V _PP) auf dem zweiten Potential liegt.

2. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 1, dadurch gekennzeichnet,

- daß der Steuerabschnitt (1) eine Programmierspannungsein gangseinrichtung zum Eingeben der Programmierspannung (V _PP) aufweist und
- daß die Programmierspannungsbestimmungseinrichtung (21, 22) eine erste Schalteinrichtung (22) aufweist, die mit der Programmierspannungseingangseinrichtung verbunden ist zum Betrieb als Reaktion auf die Programmierspannung (V _PP).

3. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 2, dadurch gekennzeichnet, daß die erste Schalteinrichtung (22) auf einem dritten Potential betrieben wird, welches einen mittleren Wert zwischen dem ersten und zweiten Potential darstellt.

4. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 2 oder 3, dadurch gekennzeichnet, daß die erste Schalteinrichtung (22) ein Feldeffektelement aufweist.

5. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 4, dadurch gekennzeichnet,

- daß das Feldeffektelement einen Feldeffekttransistor auf weist und
- daß ein Schwellenwert des Feldeffekttransistors so gewählt wird, daß er das dritte Potential darstellt.

6. Nichtflüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet,

- daß die Programmierspannungsabsenkeinrichtung (21, 25) eine Potentialerzeugereinrichtung (21) zum Ausgeben eines vorgeschriebenen vierten Potentiales, wenn die erste Schalteinrichtung (22) eingeschaltet ist und eine Programmierspannungseinstelleinrichtung (25), die auf das vorgeschriebene Potential zum Einstellen der Pro grammierspannung (V _PP) auf ein Potential niedriger als das erste Potential aufweist.

7. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 6, gekennzeichnet durch:

- eine Spannungsversorgungseingangseinrichtung zum Eingeben eines vorgeschriebenen Spannungsversorgungspotentiales zu dem Steuerabschnitt (1),
- wobei die Potentialerzeugereinrichtung (21) eine Inverter einrichtung (21) aufweist, die zwischen der ersten Schalt einrichtung (22) und dem Massepotential geschaltet ist und als Reaktion auf das Spannungsversorgungspotential tätig wird.

8. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 7, dadurch gekennzeichnet, daß die Invertereinrichtung (21) eine Reihenverbindung eines ersten Feldeffekttransistors (23) eines bestimmten Leitfähigkeitstyps und einen zweiten Feldeffekttransistor (24) des entgegengesetzten Leitfähig keitstyps aufweist.

9. Nichtflüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Programmierspannungseinstell einrichtung (25) eine zweite Schalteinrichtung (25) aufweist, die zwischen der Programmierspannung (V _PP) und dem Masse potential geschaltet ist und als Reaktion auf das vierte Potential betrieben wird.

10. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 9, dadurch gekennzeichnet, daß die zweite Schalteinrichtung (25) einen Feldeffekttransistor aufweist.

11. Nichtflüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 10, gekennzeichnet durch eine Programmverbietungseinrichtung (2, 3, 4) zum Verbieten des Schreibens von Daten in die Spei cherzelle (9), wenn die Programmierspannungsbestimmungsein richtung (22) bestimmt, daß die Programmierspannung (V _PP) das zweite Potential aufweist.

12. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 11, dadurch gekennzeichnet,

- daß der Steuerabschnitt (1) eine Programmsteuereinrichtung (2) aufweist, die die Programmierspannung (V _PP) zum Aus geben eines Signales zum Schreiben von Daten in die Spei cherzelle (9) empfängt, und
- daß die Programmverbietungseinrichtung (4) eine Programm schreibsteuereinrichtung (4) aufweist, die mit der Pro grammsteuereinrichtung (2) und der Programmspannungsbe stimmungseinrichtung (22, 23) zum Verbieten des Schreibens der Daten, selbst wenn die Programmsteuereinrichtung (2) ein Signal zum Datenschreiben ausgibt, verbunden ist.

3. Nichtflüchtige Halbleiterspeichereinrichtung nach An spruch 12, dadurch gekennzeichnet, daß die Programmschreibsteuereinrich tung (4) logische Verarbeitungseinrichtungen aufweist.

4. Nichtflüchtige Halbleiterspeichereinrichtung nach An pruch 13, dadurch gekennzeichnet, daß die logische Verarbeitungsein einrichtung eine Reihenverbindung einer NOR-Schaltung (28) und einer NOT-Schaltung (29) aufweist.

15. Verfahren zum Verhindern des Durchschlages in einer nichtflüchtigen Halbleiterspeichereinrichtung, wobei der Durchschlag als Resultat einer daran angelegten überhöhten Programmierspannung (V _PP) auftritt, mit den Schritten:

- Überwachen der an die Einrichtung angelegten Programmier spannung (V _PP);
- Bestimmen, daß die Größe der Programmierspannung (V _PP) größer als die einer vorbestimmten Programmierspannung ist, und als Reaktion
- Reduzieren der Größe der Programmierspannung (V _PP) auf eine vorbestimmte Größe, bei der Schäden an der Einrichtung nicht auftreten.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die vorbestimmte Größe einen Massepegel aufweist.

17. Verfahren zum Schützen gegen einen Durchschlag in einer nichtflüchtigen Halbleiterspeichereinrichtung als Resultat einer überhöhten Programmierspannung (V _PP), die daran ange legt ist, mit den Schritten:

- Überwachen der an die Einrichtung angelegten Programmier spannung (V _PP);
- Bestimmen, daß die Größe der Programmierspannung (V _PP) größer als eine vorbestimmte Programmierspannung ist, und als Reaktion
- Verringern der Programmierspannung (V _PP) auf ein vorbe stimmtes Potential geringer als diese Programmierspannung.