DE3931587A1 - Verfahren zum herstellen von halbleiterschichten - Google Patents

Verfahren zum herstellen von halbleiterschichten

Info

Publication number
DE3931587A1
DE3931587A1 DE19893931587 DE3931587A DE3931587A1 DE 3931587 A1 DE3931587 A1 DE 3931587A1 DE 19893931587 DE19893931587 DE 19893931587 DE 3931587 A DE3931587 A DE 3931587A DE 3931587 A1 DE3931587 A1 DE 3931587A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
doped
semiconductor
reaction chamber
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893931587
Other languages
English (en)
Inventor
Peter Dipl Phys Speier
Franz-Josef Dr Rer Nat Tegude
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19893931587 priority Critical patent/DE3931587A1/de
Publication of DE3931587A1 publication Critical patent/DE3931587A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterschichten auf einem Halbleiterwafer, bei dem mindestens eine Halbleiterschicht durch Diffusion mit Fremdatomen dotiert wird.
Aus Br. Telecom. Technol. J. 1 (1983), S. 23-30, ist es bekannt, Halbleiterschichten auf einem Halbleitersubstrat aufzutragen. Dies geschieht hier mittels der Flüssigphasenepitaxie. Ein Halbleiterlaser besteht aus mehreren Halbleiterschichten, die auf einem n⁺-leitenden, 200 µm dicken InP-Substrat aufgewachsen werden: n- und p-leitende InP-, GaInAsP und GaInAs-Schichten. Es wird jedoch nicht offenbart, auf welche Weise die Schichten ihre Dotierung erhalten. Allgemein ist es beispielsweise bekannt, die Schichten in Diffusionsampullen zu dotieren.
Es ist die Aufgabe der Erfindung, ein Verfahren zu schaffen, nach dem auf eine einfache und kostengünstige Weise Halbleiterschichten auf einem Halbleiterwafer dotiert werden.
Die Aufgabe wird dadurch gelöst, daß diese Halbleiterschicht in einer Reaktionskammer eines Epitaxiereaktors mit den Fremdatomen dotiert wird.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Besonders vorteilhaft ist das erfindungsgemäße Verfahren, wenn Epitaxieschritte, Ätzschritte und Diffusionsschritte aufeinanderfolgen. Die Halbleiterschichten werden nacheinander aufgebracht, ohne daß sie in Kontakt mit der Atmosphäre geraten. Dadurch werden Verschmutzungen vermieden.
Außerdem ist vorteilhaft, daß sich Halbleiterschichten selektiv ätzen lassen. Das zeitraubende, wechselnde Ein- und Ausbauen des Halbleiterwafers in Diffusionsampulle und Epitaxiereaktor erübrigt sich.
Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden nachstehend anhand der Zeichnung erläutert. Es zeigen:
Fig. 1a-b eine Halbleiterschicht, die teilweise von einer Maskenschicht bedeckt ist;
Fig. 2 die Halbleiterschicht und eine weitere, epitaktisch aufgebrachte Schicht;
Fig. 3a-b eine teilweise von der Oberfläche her abgeätzte und epitaktisch wiederbewachsene Halbleiterschicht;
Fig. 4 eine PIN-Photodiode integriert mit einem Feldeffekt-Transistor,
Fig. 5a-e Halbleiterschichten eines Halbleiterlasers.
Eine Halbleiterschicht 1 (Fig. 1a) besteht z.B. aus Silizium, Germanium, einer III-V-Verbindung, wie Galliumarsenid und Indiumphosphid, oder einer II-VI-Verbindung, wie Cadmiumtellurid und Zinkselenid. Sie wird teilweise mit einer Maskenschicht 2 versehen, für die sich z.B. SiO2, Si3N4, SiOxNy eignen.
Die Halbleiterschicht 1 (z.B. aus InP) befindet sich auf einem Halbleiterwafer 10. Der Halbleiterwafer 10 wird dann in die Reaktionskammer eines Epitaxiereaktors gebracht.
Der Epitaxiereaktor ist entweder für die Gasphasenepitaxie (z.B. Metallorganische Gasphasenepitaxie (MOVPE), Effer- oder Tietjenverfahren) oder die Flüssigphasenepitaxie geeignet.
In der Reaktionskammer wird der Halbleiterwafer 10 bei der Gasphasenepitaxie unter einer Inertgasatmosphäre (z.B. Wasserstoff und Phosphin) auf eine Temperatur gebracht, bei der die Dotierung erfolgt (z.B. 650°C). Dann wird ein Dotierstoff (z.B. in Wasserstoff mit einem molaren Anteil von 2 10-3 gelöstes Diethylzink) für eine bestimmte Dotierdauer (z.B. eine Stunde) eingeleitet.
Die Halbleiterschicht 1 weist nach Beendigung der Diffusion einen dotiertes Gebiet 3 (Fig. 1b) auf. Nach Beendigung des Dotiervorganges wird der Halbleiterwafer 10 auf Raumtemperatur abgekühlt. Damit hat das dotierte Gebiet 3 eine p-Ladungsträgerdichte von 3-1017 cm-3, die bis zu einer Tiefe von einem Mikrometer unter der Oberfläche reicht.
Sofern der Halbleiterwafer 10 in dem Epitaxiereaktor verbleibt, läßt er sich in einem nächsten Verfahrensschritt mit einer Halbleiterschicht 4 (Fig. 2) epitaktisch überwachsen. Dabei besteht die Halbleiterschicht 4 aus dem gleichen Material wie die Halbleiterschicht 1; sie läßt sich anschließend in einem weiteren Dotierschritt entweder n- oder p-dotieren.
Wenn die Halbleiterschicht 4 hingegen aus einem anderen Halbleitermaterial besteht, entsteht ein Heteroübergang zwischen den Halbleiterschichten 3 und 4. Die Halbleiterschicht 4 kann ebenfalls n- oder p-dotiert werden.
In einem anderen Ausführungsbeispiel wird der diffundierte Bereich 3 (vgl. Fig. 1b) teilweise abgeätzt, und es entsteht eine Ausnehmung 5 (Fig. 3a). Diese wird anschließend durch eine weitere Halbleiterschicht 6 (Fig. 3b) epitaktisch überwachsen, so daß diese zusammen mit der Halbleiterschicht 1 eine planare Oberfläche bildet. Bei diesem Verfahren lassen sich Ätzprozeß und Diffusionsprozeß in der Reihenfolge miteinander vertauschen. Der Ätzprozeß läßt sich auch vor dem Einbringen des Halbleiterwafers 10 in den Epitaxiereaktor durchführen.
Nach der Diffusion (vgl. Fig. 1b) läßt sich die Maskenschicht 2 auch entfernen (Fig. 3c). Dies wird durch ein Ätzgas (z.B. Fluorwasserstoff) bewirkt.
Anschließend wird epitaktisch eine Halbleiterschicht 7 aufgetragen.
Diese Verfahrensschritte (vgl. Fig. 1a-3c) werden genutzt, um eine planare, vergrabene PIN-Photodiode (Fig. 4) zu bauen, die für die Integration mit einem InGaAs-Feldeffekttransistor geeignet ist. Dabei besteht die Halbleiterschicht 1 aus semiisolierendem Indiumphosphid.
Der Bereich 3 wird dazu selektiv weggeätzt und anschließend p-diffundiert, so daß ein p⁺-leitendes Gebiet entsteht. Es wird bis zur Oberfläche der Halbleiterschicht 1 durch die Halbleiterschicht 6 aus n⁻-Indium-Gallium-Arsenid aufgefüllt. Nach Entfernen der Maskenschicht 2, die z. B. aus Siliziumoxid besteht, mit Fluorwasserstoff wird die Oberfläche mit n-leitendem Indiumphosphid epitaktisch überwachsen, das eine Halbleiterschicht 7 bildet.
Nach Herausnahme des Halbleiterwafers aus dem Epitaxiereaktor werden Bereiche 11, 12 p-dotiert. Es werden metallische n- bzw. p-Kontakte 20, 21, 22, 23 aufgebracht. Schließlich wird ein Feldeffekttransistor hergestellt, der einen Source- 31, einen Drain- 32 und einen Gateanschluß 33 aufweist. Dabei dient die Halbleiterschicht 7 als Kanalschicht für den Feldeffekttransistor, der z.B. ein Junction-Feldeffekttransistor sein kann.
In einem weiteren Beispiel wird ein Halbleiterlaser hergestellt (Fig. 5a). Dazu werden mittels der metallorganischen Gasphasenepitaxie (MOVPE) auf einem Halbleiterwafer 10 aus Indium-Phosphid nacheinander eine Schicht 1 aus n-leitendem Indium-Phosphid, die eine Dicke von 1 µm und eine Dotierung von 2×1018 cm-3 Fremdatomen aufweist, eine Schicht 8 aus undotiertem Indium-Gallium-Arsenid-Phosphid mit einer Dicke von 0,15 µm und eine Schicht 9 aus p-dotiertem Indium-Phosphid aufgebracht, die eine Dotierung von 1×1018cm-3 Fremdatomen und einer Dicke von 1,2 µm aufweist.
Anschließend wird eine Schicht 13 (Fig. 5b) aus Siliziumdioxid aufgebracht, die lithographisch strukturiert wird. Nach Einbringen des Halbleiterwafers 10 in den Epitaxiereaktor werden die Schichten 1, 8, 9 sowie teilweise der Halbleiterwafer 10 von der Oberfläche her mittels Chlorwasserstoff weggeätzt, indem die Schicht 13 als Maskenschicht dient. Die Schichten 1, 8, 9 bilden eine Mesa.
Seitlich der Mesa wird eine Schicht 14 (Fig. 5c) aus semiisolierendem Indium-Phosphid epitaktisch überwachsen. Durch Fluorwasserstoff wird die Schicht 13 (Fig. 5d) entfernt. Oberhalb der Schichten 9 und 14 wird eine weitere Schicht 15 (Fig. e) aus p-leitendem Indium-Gallium-Arsenid abgeschieden.
Auf diese Weise entsteht ein Halbleiterlaser dessen laseraktive Zone die Schicht 8 bildet, ohne daß während seiner Herstellung der Halbleiterwafer 10 oder eine der Schichten 1, 8, 9, 14, 15 mit der Atmosphäre in Berührung kommt.

Claims (7)

1. Verfahren zum Herstellen von Halbleiterschichten auf einem Halbleiterwafer, bei dem mindestens eine Halbleiterschicht durch Diffusion mit Fremdatomen dotiert wird, dadurch gekennzeichnet, daß diese Halbleiterschicht in einer Reaktionskammer eines Epitaxiereaktors mit den Fremdatomen dotiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht auf dem Halbleiterwafer epitaktisch aufgebracht und anschließend ganzflächig dotiert wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
  • - daß die Halbleiterschicht mit einer Maskenschicht überzogen wird, die mittels eines Lithographieverfahrens strukturiert wird, und
  • - daß der Halbleiterwafer in die Reaktionskammer eingebracht und in einem Bereich oder Bereichen dotiert und/oder geätzt wird, an denen die Maskenschicht entfernt wurde.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterwafer oberhalb des dotierten oder geätzten Bereichs oder der dotierten oder geätzten Bereiche epitaktisch mit einer weiteren Halbleiterschicht beschichtet wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
  • - daß der dotierte Bereich oder die dotierten Bereiche oberflächlich teilweise abgeätzt werden und
  • - daß oberhalb von ihm/ihnen epitaktisch eine weitere Halbleiterschicht aufgetragen wird.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
  • - daß die Maskenschicht ganz entfernt wird und
  • - daß auf dem Halbleiterwafer ganzflächig eine Halbleiterschicht epitaktisch aufgetragen wird.
7. Epitaxiereaktor zur Durchführung des Verfahrens nach Anspruch 1, der eine Reaktionskammer aufweist, in der die epitaktische Beschichtung von Halbleiterschichten durchgeführt wird, dadurch gekennzeichnet, daß die Reaktionskammer derart ausgebildet ist, daß in ihr mindestens eine Halbleiterschicht (1) auf einem Halbleiterwafer (10) mit Fremdatomen dotiert wird.
DE19893931587 1989-09-22 1989-09-22 Verfahren zum herstellen von halbleiterschichten Withdrawn DE3931587A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893931587 DE3931587A1 (de) 1989-09-22 1989-09-22 Verfahren zum herstellen von halbleiterschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893931587 DE3931587A1 (de) 1989-09-22 1989-09-22 Verfahren zum herstellen von halbleiterschichten

Publications (1)

Publication Number Publication Date
DE3931587A1 true DE3931587A1 (de) 1991-04-04

Family

ID=6389929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893931587 Withdrawn DE3931587A1 (de) 1989-09-22 1989-09-22 Verfahren zum herstellen von halbleiterschichten

Country Status (1)

Country Link
DE (1) DE3931587A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1087425B (de) * 1956-03-05 1960-08-18 Motorola Inc Verfahren und Vorrichtung zum Herstellen dotierter Halbleitereinkristalle durch Aufdampfen und Diffusionsgluehen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1087425B (de) * 1956-03-05 1960-08-18 Motorola Inc Verfahren und Vorrichtung zum Herstellen dotierter Halbleitereinkristalle durch Aufdampfen und Diffusionsgluehen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Buch: PAUL, R.: Mikroelektronik-Technologie und Schaltungstechnik, Heidelberg 1981, S. 42-56 *

Similar Documents

Publication Publication Date Title
DE69225520T2 (de) Gegenstand, beinhaltend eine in Gitterschichten fehlangepasste Halbleiter-Heterostruktur
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE69127574T2 (de) Lawinenphotodiode mit Schutzring und Verfahren zu deren Herstellung
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE69319169T2 (de) Verfahren zur Herstellung von heteroepitaxischen dünnen Schichten und elektronischen Bauelementen
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
EP0450274A1 (de) Halbleiteranordnung mit durch Feldeffekt steuerbarer Raumladungszone und Verfahren zu deren Herstellung
DE69020717T2 (de) Verfahren zur Herstellung von selbststabilisierten Halbleitergittern.
DE68918306T2 (de) Verfahren zum Herstellen einer integrierten optoelektronischen Schaltung.
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE19532761A1 (de) Verfahren zum Herstellen einer Halbleiterschicht, Verfahren zum Herstellen eines Halbleiterlasers und Halbleiterlaser
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE4010889A1 (de) Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
DE3015422A1 (de) Verfahren zur herstellung einer elektrolumineszierenden halbleiteranordnung und durch dieses verfahren hergestellte elektrolumineszierende halbleiteranordnung
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
DE2812727A1 (de) Verfahren zur herstellung eines doppelheterostruktur-injektionslasers
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE3105786C2 (de)
DE3782599T2 (de) Laser mit monolitisch integrierten, planaren elementen und verfahren zu deren herstellung.
DE19650802B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19838810A1 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE69207069T2 (de) Lichtemittierende Halbleitervorrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee