DE3924505A1

DE3924505A1 - Hochaufloesender a/d-umsetzer

Info

Publication number: DE3924505A1
Application number: DE19893924505
Authority: DE
Inventors: Ulrich Dipl Ing Horbach
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1989-07-25
Filing date: 1989-07-25
Publication date: 1991-01-31
Also published as: DE3924505C2

Description

Die Erfindung betrifft eine rückgekoppelte interpolative A/D-Umsetzer-Anordnung gemäß Oberbegriff des Anspruches 1.

Solche Umsetzer sind bekannt beispielsweise durch den Aufsatz "Design and Imple mentation of an Audio 18 Bit Analog-Digital Converter Using Oversampling Techniques" von R. W. Adams in JAES, Vol. 34, March 1986, page 153-166. Die höch ste Auflösung, die bisherige Analog-Digital-Umsetzer bei Bandbreiteanforderungen im Audio-Bereich (Signalbandbreite 20 kHz) aufwiesen, waren 16 bzw. 18 Bit bei kleiner Aussteuerung - eine höhere Genauigkeit konnte bisher nicht erzielt wer den.

Der Erfindung lag die Aufgabe zugrunde, einen AD-Umsetzer der eingangs genannten Art zu entwerfen, welcher eine höhere Wortlänge als 18 Bit erreicht.

Kennzeichnend für den interpolativen Umsetzer, daß in einer rückgekoppelten Struktur das Quantisierungsrauschen im Frequenzbereich des Nutzbandes stark reduziert wird. Der erreichbare Signal-/Geräuschabstand hängt dabei entscheidend von der aufgrund der Umsetzungszeiten der AD- und DA-Umsetzer in der Schleife entstehenden Totzeit ab. Die Aufgabenstellung bestand darin, durch geeignete Dimensionierung und Ablaufsteuerung diese Totzeit zu minimieren.

Die Aufgabe wurde gelöst durch die Merkmale des Anspruchs 1. Vorteilhafte Aus gestaltungen ergeben sich durch die Unteransprüche.

Es folgt nun die Beschreibung der Erfindung anhand der Figuren.

Die Fig. 1 zeigt das Blockschaltbild des interpolativen Umsetzers. Dieser besteht aus dem analogen Schleifenfilter H_c(s), dem nachfolgenden internen grob auflösenden Analog-Digital-Umsetzer und dem Digital-Analog-Umsetzer auf dem Rückkoppelpfad zum eingangsseitigen Additionsglied, an dem das Eingangssignal v₀(t) anliegt. Die beiden internen Umsetzer werden mit der Überabtastrate r · f_a betrieben. Am Ausgang des AD-Umsetzers liegt das digitalisierte Signal y(k) vor, welches über ein Tiefpaßdezimationsfilter mit der Übertragungsfunktion H₁(z) ge führt wird und anschließend mit 1 : r unterabgetastet in das gewünschte Ausgangs signal y₁(k) der Abtastrate f_a überführt wird.

Beschreibt man modellhaft den internen AD-Umsetzer durch eine Kaskade aus Abta ster und additive Rauschquelle und den DA-Umsetzer durch ein Abtasthalteglied nullter Ordnung und einem Term e^-sT₀, welcher die gesamte Totzeit in der Schlei fe repräsentiert, so erhält man mit Hilfe der modifizierten Z-Transformation die Störleistungsübertragungsfunktion

wobei

G(s) = s^-1(1-e^-sT ^γ)e^-sT₀, T₀ = (l-γ)T/γ,

[-]_* _,γ = {L^-1[·]_t=(k+ _q _)T/ _γ},

0 γ 1, l ∈ |N

sind.

Optimiert man die Parameter des Schleifenfilters H_c(s) bei vorgegebener Totzeit, so wird die im Nutzungsfrequenzbereich [0, π/γ] verbleibende Rauschleistung minimal. Man erhält den S/N-Gewinn

In Fig. 2 ist der erreichbare S/N-Gewinn über der normierten Totzeit aufge tragen, abhängig vom Grad n des Schleifenfilters. Es ist zu erkennen, daß bei einer Reduzierung der Totzeit eine deutliche Verbesserung erwartet werden kann. Anzustreben ist eine Totzeit T₀<0.5 · T/γ, d. h. weniger als die Hälfte der Periode des Worttaktes, mit dem AD- und DA-Umsetzer in der Schleife betrieben werden.

Die erfindungsgemäße Realisierung geht aus Fig. 3 hervor. Der interne AD- Umsetzer wird zunächst mit der gegenüber dem Systemtakt r · f_a um den Faktor k er höhten Taktrate k · γ · f_a ("Encode-Signal") betrieben.

Verwendet wird ein Baustein mit minimaler Ausgangsverzögerungszeit t_PD (Fig. 3). Der Abtastwert wird entsprechend der erhöhten Taktrate mit der Verzögerung von T/k · γ aus dem Register 1 ausgelesen (Taktsignal "Clock 1"). Der DA-Umsetzer besteht aus einem Dekoder mit Ausgangsregister, welches mit dem Signal "Clock 2" getaktet wird, sowie einer parallelen Anordnung aus Stromschaltern. Die Umset zungszeit des DA-Umsetzers beträgt ca. 2 · T/k · γ. Die Totzeit entspricht dann genau 3 · T/k · γ, d. h. die normierte Totzeit ist

Bei den hier gewählten Werten einer Übertastrate γ=64, Abtastfrequenz f_a= 1/T=48 kHz ergibt sich T₀=122 nsec.

Claims

1. Rückgekoppelter interpolativer A/D-Umsetzer mit einem analogen Schleifen filter H_c(s), einem sich anschließenden inneren A/D-Umsetzer und einen fol genden D/A-Umsetzer, dessen Ausgangssignal auf den Eingang des Schleifen filter rückgekoppelt wird, mit Übertastung r · f_a, mit einem dem A/D- Umsetzer folgenden Dezimationsfilter H₁(z) und Reduzierung auf die Ab tastrate f_a, dadurch gekennzeichnet,
daß der innere A/D-Umsetzer mit der erhöhten Abtastfrequenz k · γ · f_a, k ∈ |N, betrieben wird, und
daß der umgesetzte Signalwert mit dem nächsten Takt der zusätzlichen Übertastrate k · γ · f_a an den D/A-Umsetzer übergeben wird.

2. A/D-Umsetzer-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zu sätzlich überabgetasteten Signalwerte in einem Register zwischengespeichert werden und daß die zusätzliche Überabtastung durch Auslesen aus dem Regi ster mit einer um den Faktor k reduzierten Abtastfrequenz γ · f_a wieder auf gehoben wird.

3. A/D-Umsetzer-Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Ausgangsverzögerungszeit t_PD des inneren A/D-Umsetzers durch entspre chende Verzögerung des Taktsignals des Ausgangsregisters berücksichtigt wird.

4. A/D-Umsetzer-Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Weitergabe der Daten an den aus parallelen Stromschaltern und einem Dekoder bestehenden D/A-Umsetzer nach Durchlaufen des Dekoders synchron nach zwei weiteren Takten der zusätzlichen Überabtastrate erfolgt.