DE3905478A1 - Verfahren und vorrichtung fuer die buszuweisung in einem computersystem - Google Patents

Verfahren und vorrichtung fuer die buszuweisung in einem computersystem

Info

Publication number
DE3905478A1
DE3905478A1 DE3905478A DE3905478A DE3905478A1 DE 3905478 A1 DE3905478 A1 DE 3905478A1 DE 3905478 A DE3905478 A DE 3905478A DE 3905478 A DE3905478 A DE 3905478A DE 3905478 A1 DE3905478 A1 DE 3905478A1
Authority
DE
Germany
Prior art keywords
bus
requester
request
access
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3905478A
Other languages
English (en)
Inventor
Jon Rubinstein
Glen S Miranker
John Sanguinetti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUBOTA PACIFIC COMPUTER INC., SANTA CLARA, CALIF.,
Original Assignee
Ardent Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ardent Computer Corp filed Critical Ardent Computer Corp
Publication of DE3905478A1 publication Critical patent/DE3905478A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrich­ tung zur Steuerung des Zugriffs einer Zahl von Anforderern auf einen Systembus in einem Computersystem.
Computersysteme weisen typischerweise mehrere Betriebsmittel, wie Prozessoreinheiten, Eingabe/Ausgabe-Steuergeräte, Spei­ chermittel etc. auf, die zum Zwecke der Kommunikation unter­ einander alle einen gemeinsamen Systembus teilen. Es ist not­ wendig, den Zugriff auf den Systembus zu steuern, um zu ver­ hindern, daß mehr als einem Betriebsmittel zur gleichen Zeit der Zugriff auf den Bus erlaubt wird.
Allgemein betrachtet sind zwei Techniken bekannt um den Zu­ griff auf den Systembus zu steuern. Eine Technik verwendet eine zentrale Steuerstelle, um alle Anforderungen auf den Systembus zu steuern. Eine zweite Technik verteilt die Steue­ rung der Systembusanfragen, indem z.B. ermöglicht wird, daß alle Betriebsmittel auf einem einzigen Board von einem einzi­ gen Steuergerät gesteuert werden. In einem solchen verteilten System müssen alle Steuergeräte bei der Zugriffszuteilung zusammenarbeiten, um Kollisionen auf dem Bus zu vermeiden.
In beiden Fällen wird ein Systembus-Vermittlungsschema er­ stellt, das eine oder mehrere der folgenden Aufgaben erfüllt:
(1) Minimierung der zur Bedienung einer Anforderung notwendi­ gen Zeit, (2) Reduzierung der Benutzung von Systembus-Be­ triebsmitteln und (3) Ermöglichung flexibler Prioritäten bei der Behandlung von Systembusanforderungen.
Bei einem bekannten Verfahren, den Zugriff auf einen Systembus zu steuern, wird dem Anforderer die Anfrage unabhängig davon erlaubt, ob das angeforderte Betriebsmittel besetzt ist. Wenn das Betriebsmittel belegt ist, ist der Systembus mit der An­ frage gebunden, bis letztere bedient werden kann. Ein solches Verfahren nimmt die Systembus-Betriebsmittel während des War­ tens auf die Bedienung der Anforderung voll in Anspruch.
Eine bekannte Alternative besteht darin, die Anforderungen an den angesprochenen Orten in Warteschlangen einzureihen und den Systembus auf diese Weise freizumachen. Ein solches Verfahren erfordert jedoch zusätzliche Schaltungen an jedem Betriebsmit­ tel, um die Anfrageinformation in der Warteschlange speichern zu können, und ist ferner beschränkt durch begrenzte Warte­ schlangengrößen.
Es ist daher wünschenswert, ein Busvermittlungsschema zu fin­ den, das jede der oben genannten Forderungen erfüllt und die Nachteile des Standes der Technik überwindet.
Bekannte verteilte Systeme, die sich einen Bus teilen, leiden unter Schwierigkeiten bei der Übergabe des Busses von einem Betriebsmittel auf ein anderes. Aus einer Vielzahl von Gründen haben die Systeme Probleme mit dem Zeittakt, der den Zugriff auf Systembusse oder andere Einrichtungen mit einem gewissen Taktversatz zwischen verschiedenen Ports steuert. So lassen es verschiedene bekannte Systeme zu, daß der Bus für einen Takt­ zyklus zwischen der Freigabe des Busses durch ein Betriebsmit­ tel und der Belegung durch ein anderes ungenutzt ist. Dies stellt sicher, daß die beiden Betriebsmittel nicht in Konkur­ renz um den Bus eintreten. Auf der anderen Seite nutzt ein solches Verfahren den Bus ungenügend aus, indem es ermöglicht, daß er für einen Taktzyklus zwischen der Übergabe von einem Betriebsmittel zum nächsten ungenutzt bleibt.
Ein anderes bekanntes Verfahren zur Behandlung der Konkurrenz um den Bus in einem verteilten System besteht darin, das Sy­ stem so auszulegen, daß der Taktversatz zwischen den Betriebs­ mitteln minimiert wird. Die Konkurrenz wird, soweit sie auf­ tritt, in diesen Systemen ignoriert. So ein Verfahren kompli­ ziert jedoch die Auslegung der Schaltungsnetze in dem System zusätzlich.
Ein drittes bekanntes Verfahren zur Steuerung der Buskonkur­ renz benutzt Mehrfachtakte auf dem Bus, die um einen präzisen Betrag versetzt sind. Ein Takt kann zur Freigabe, ein anderer zum Sperren verwendet werden. Solch ein Verfahren bringt Pro­ bleme mit der Steuerung von Mehrfachtakten mit präzisem Ver­ satz mit sich.
Die vorliegende Erfindung offenbart ein Busvermittlungssystem, bei dem Anforderer ein Betriebsmittel nur abfragen, nachdem festgestellt wurde, daß das Betriebsmittel nicht belegt ist. Im bevorzugten Ausführungsbeispiel der vorliegenden Erfindung gibt es achtzehn Betriebsmittel, sechzehn Speichermittel, ein Eingabe-Ausgabemittel und ein Graphik-Betriebsmittel. Jedem Betriebsmittel ist ein Signal auf dem Systembus zugeordnet, das angibt, ob das Betriebsmittel belegt ist oder nicht. Das System umfaßt eine Vielzahl von Zuweisern, die jeweils mit ein oder zwei Anforderern verbunden sind. Die Anforderer können aus dem Signal bestimmen, ob ein Betriebsmittel, das sie nut­ zen möchten, belegt ist oder nicht.
Nachdem ein Anforderer festgestellt hat, daß ein Betriebsmit­ tel, welches er aufrufen möchte, nicht belegt ist, muß dieser Anforderer eine Entscheidung für die Busbenutzung treffen. In einem Taktzyklus wird eine Anforderung an den Bus gegeben für die Benutzung des Busses in dem Zyklus, der der erfolgreichen Zuweisung folgt. Wenn der Anforderung nicht stattgegeben wird, fährt der Anforderer fort, den erforderlichen Bus anzufragen, bis stattgegeben wird. Im bevorzugten Ausführungsbeispiel ist die Zuweisungsentscheidung auf zwei Ebenen aufgeteilt; global und lokal. Die lokale Zuweisung bestimmt, welcher Anforderer auf welchem Board Zugriff auf die lokalen Busse hat. Die glo­ bale Zuweisung bestimmt, welches Board Zugriff auf den System­ bus hat.
Nachdem ein Anforderer festgestellt hat, daß ein Betriebsmit­ tel für einen Vorgang zur Verfügung steht, macht der Anforde­ rer eine Busanforderung geltend. Der Zuweiser bestimmt auf­ grund eines Satzes von Prioritätsregeln, welcher Anforderer den lokalen Bus bekommt. Parallel zu dieser Bestimmung wird eine Busanforderung auf den Systembus angemeldet. Der Zuweiser sammelt dann alle anliegenden Systembusanfragen und bestimmt, ob die Priorität des Anforderers die höchste unter allen gül­ tigen Anforderungen ist. Wenn der Anforderer die höchste Prio­ rität hat, gibt der Zuweiser eine Systembusfreigabe an den Anforderer. Zur selben Zeit wird vom Zuweiser ein Belegt-Si­ gnal für das angeforderte Betriebsmittel gemeldet, bis das Betriebsmittel in der Lage ist, sein eigenes Belegt-Signal auszugeben. Das verhindert, daß andere Anforderer das Be­ triebsmittel im nächsten Taktzyklus anfordern.
Die vorliegende Erfindung offenbart weiterhin ein Verfahren zur Steuerung des Zugriffs auf einen Bus in einem System mit verteilter Bussteuerung, wenn der Zugriff von einem Betriebs­ mittel auf ein anderes übergeben wird, und gibt eine Technik zur Vermeidung verketteter Konflikte an.
Es ist eine Aufgabe der Erfindung, Konkurrenz auf dem System­ bus zu verhindern und gleichzeitig alle verfügbaren Taktzyklen auf dem Bus voll auszunutzen.
In dem bevorzugten Ausführungsbeispiel kann ein Betriebsmittel den Systembus nur benutzen, wenn sein Busfreigabesignal (BMINE) anliegt. Das BMINE-Signal kann nur dann gegeben oder nicht gegeben werden, wenn auf einer zentralen Freigabeleitung kein Signal anliegt. Der Zugriff auf den Bus ist so gesteuert, daß nicht von einem Betriebsmittel auf den Bus zugegriffen werden kann, ohne daß Signale sowohl auf der BMINE- als auch der zentralen Freigabeleitung anliegen.
Im folgenden wird die Erfindung anhand der beigefügten Zeich­ nung näher erläutert. Es zeigen
Fig. 1 ein Flußdiagramm, das ein erfindungsgemäßes Zuweisungsverfahren darstellt;
Fig. 2 ein Zeitablaufdiagramm, das den erfindungsge­ mäßen Zeitablauf von Busanforderungen und -freigaben darstellt;
Fig. 3 ein Blockdiagramm, das ein erfindungsgemäßes Zuweisungsgatterfeld darstellt;
Fig. 4 ein Blockdiagramm, das darstellt, wie Boards und Zuweisungsgatterfelder erfindungsgemäß auf einen Systembus zugreifen;
Fig. 5 ein Zeitablaufdiagramm, das die Zeitgabesignale für die erfindungsgemäße Freigabe des Buszu­ griffs darstellt; und
Fig. 6 die schematische Darstellung einer erfindungs­ gemäßen Schaltung, die zur Steuerung des Zu­ griffs auf den Bus verwendet werden kann.
Im folgenden werden ein Verfahren und eine Vorrichtung zur Buszuweisung beschrieben. Dabei sind zahlreiche spezielle Details angegeben, wie Pinnummern, Prioritätsränge usw., um ein besseres Verständnis der vorliegenden Erfindung zu ermögli­ chen. Für den Fachmann ist es jedoch offensichtlich, daß die vorliegende Erfindung auch ohne diese speziellen Details ver­ wirklicht werden kann. An anderen Stellen sind bekannte Schal­ tungen, Strukturen und Techniken nicht im Detail gezeigt, um die vorliegende Erfindung damit nicht unnötig zu belasten.
Die vorliegende Erfindung offenbart ein Verfahren und eine Vorrichtung, bei denen ein gemeinsamer Bus, der mit einer Vielzahl von Betriebsmitteln und einer Vielzahl von Anforde­ rern für diese Betriebsmittel gekoppelt ist, gemeinsam verwen­ det wird. Im bevorzugten Ausführungsbeispiel gibt es achtzehn Betriebsmittel: sechzehn Speichermittel, ein Eingabe/Ausgabe­ mittel und ein Graphik-Betriebsmittel. Die sechzehn Speicher­ mittel umfassen sechzehn verzahnte Speicher (d.h., getrennte Speicher, die parallel operieren können). Es ist jedoch für jeden Durchschnittsfachmann offensichtlich, daß andere Be­ triebsmittelkonfigurationen eingesetzt werden können, ohne daß vom Rahmen der Erfindung abgewichen würde. Es kann z.B. ein System mit mehreren Eingabe/Ausgabemitteln oder mehreren Gra­ phik-Betriebsmitteln eingesetzt werden.
Bei der Erfindung fordert ein Anforderer ein Betriebsmittel nur dann an, wenn das Betriebsmittel nicht belegt ist. Der Anforderer ist in der Lage festzustellen, ob ein Betriebsmit­ tel belegt ist oder nicht, indem er ein Belegt-Signal prüft, das jedem Betriebsmittel zugeordnet ist. Die Signale, mit denen identifiziert wird, ob ein Betriebsmittel belegt ist, werden im einzelnen für das gegebene Ausführungsbeispiel in Zusammenhang mit Fig. 3 beschrieben.
Nachdem ein Anforderer bestimmt hat, ob ein bestimmtes Be­ triebsmittel frei ist, entscheidet der Anforderer, einen Bus zu benutzen, um mit dem Betriebsmittel zu kommunizieren. Das im bevorzugten Ausführungsbeispiel verwendete Verfahren für die Zuweisung der Busbenutzung ist in Fig. 1 beschrieben.
Zuerst meldet ein Anforderer eine Anforderung bei seinem Zu­ weisungsgatterfeld (AGA) Block 10, an. Das Zuweisungsgatter­ feld ist einem Bus zugeordnet und kann die Zuweisung für ein oder zwei Anforderer behandeln. Das Zuweisungsgatterfeld un­ terstützt die Zuweisung für den Systembus und auch, soweit notwendig, die Zuweisung für einen lokalen Bus, der den Sy­ stembus speisen kann. Dann nimmt das Zuweisungsgatterfeld die Anforderung von dem Anforderer an, Block 11, und bestimmt, ob das angefragte Betriebsmittel in zwei Taktzyklen verfügbar sein wird, Block 12. Wie in Verbindung mit Fig. 2 zu sehen sein wird, folgt, wenn eine Anforderung im laufenden Taktzy­ klus gemacht wird, der früheste Zeitpunkt, zu dem das Be­ triebsmittel benötigt wird, nach zwei Taktzyklen, nämlich einem Taktzyklus für die Zuweisungsentscheidung und einem für den Bustransfer. Jedes Betriebsmittel verneint sein Belegt-Si­ gnal zwei Taktzyklen, bevor es fertig ist, um die nächste Anforderung zu erhalten.
Gesetzt den Fall, daß das Betriebsmittel verfügbar ist, be­ stimmt das AGA, welcher Anforderer Zugriff auf den lokalen Bus erhält, und erzeugt ein Zugriffszuteilungssignal auf den loka­ len Bus für den Anforderer, Block 13. Dies ist wesentlich, wenn mehrere Anforderer einen lokalen Bus teilen und zwei oder mehrere von ihnen im gleichen Taktzyklus anfordern. Parallel wird eine Busanforderung an den Systembus gegeben, Block 14.
Danach sammelt das AGA alle gültigen Systembusanforderungen, Block 15. Jedes AGA im System ist in der gleichen Weise ver­ antwortlich für die Überwachung aller gültigen Systembusanfra­ gen. Das AGA das feststellt, daß sein Anforderer die höchste Priorität aller Anforderer auf den Systembus hat, wird ausge­ wählt, um den Systembus im nächsten Taktzyklus zu erhalten, Block 16.
Das ausgewählte AGA weist danach seinem Anforderer eine Systembuszuteilung zu, Block 17. Zur gleichen Zeit wird vom AGA ein Belegt-Signal für das ausgewählte Betriebsmittel für den laufenden Taktzyklus plus zwei Taktzyklen gemeldet, Block 18. Dies stellt sicher, daß das Betriebsmittel für andere Anforde­ rer als belegt erscheint, bis das Betriebsmittel in der Lage ist, sein eigenes Belegt-Signal zu melden.
Fig. 2 stellt ein Zeitablaufdiagramm dar, wie es repräsentativ ist für verschiedene interessierende Signale, die von der vorliegenden Erfindung genutzt werden. Das Zeitablaufdiagramm zeigt ein Taktsignal 26, ein Anforderungssignal von einem Anforderer 27, ein Zuteilungssignal für einen lokalen Bus 28, ein Systembuszuteilungssignal 29, ein Busfreigabesignal (BMINE) 36, ein Lokaladreßbussignal 37 und ein Systembusadres­ sensignal 38.
Während eines ersten Taktzyklus′ wird von einem Anforderer eine Anfrage 20 abgegeben. Im vorliegenden Fall akzeptiert das AGA die Anforderung und stellt fest, ob das angeforderte Be­ triebsmittel in zwei Taktzyklen frei sein wird. Das AGA be­ stimmt ebenfalls, daß dieser Anforderer den lokalen Bus er­ hält, weil er die höchste Priorität aller Anforderer auf dem­ selben Board hat oder weil er der einzige Anforderer auf dem Board für den Bus ist. Das AGA gibt dann eine Lokalbuszutei­ lung 21 für diese Anforderung ab und meldet eine Systembusan­ forderung (nicht gezeigt). In diesem speziellen Fall ist die Systembusanforderung erfolgreich, und ein Systembuszuteilungs­ signal 22 wird ausgegeben. Zur gleichen Zeit wird infolge der Lokalbuszuteilung 21 eine Adresseninformation auf den Lokalbus 23 gegeben. Aufgrund der Systembuszuteilung wird vom AGA 24 ein BMINE-Signal ausgegeben. Das BMINE-Signal wird als eine Eingabe in eine Tristate-Schaltung für den Anforderer verwen­ det. Wenn sowohl das BMIN-Signal als auch eine zentrale Frei­ gabe (nicht gezeigt) anliegen, hat das Betriebsmittel Zugriff auf den Systembus. Das Betriebsmittel gibt dann eine Adreßin­ formation auf den Systemadreßbus 25 aus.
Bei der Anforderung mit der Nummer 5 handelt es sich um eine solche, bei der auf eine Anforderung eine Lokalbuszuteilung gegeben, jedoch die Systembuszuteilung für mehrere Taktzyklen nicht gegeben wird. Dies kann sich daraus ergeben, daß der Systembus mit der Bedienung anderer Anforderer, die höhere Prioritäten besitzen, belegt ist. Es wird eine Anforderung 30 angemeldet, und es werden die Lokalbuszuteilungen 31, 32 und 33 erteilt. Die Anfragen 31 und 32 ergaben keine Systembuszu­ teilung. Daher meldet das AGA die Systembusanforderung wieder­ holt, bis eine Systembuszuteilung erhalten wird, siehe 34.
Die Anforderung 6 stellt eine solche Anforderung dar, die keine Lokalbuszuteilung oder Systembuszuteilung beim ersten Versuch erhält. Die Anforderungen 40 und 41 erhielten keine Lokalbuszuteilung und wurden vom Anforderer erneut angemeldet. Anforderung 42 erhält eine Lokalbuszuteilung 43. Die entspre­ chende Systembusanforderung führte jedoch nicht zu einer Sy­ stembuszuteilung. Daher wird die Systembusanforderung wieder­ holt angemeldet, und es wird eine Systembuszuteilung 45 erhal­ ten. Daraufhin wird eine BMINE 46 an den Anforderer ausgege­ ben.
Fig. 3 stellt ein Zuweisungsgatterfeld (AGA) 50 dar, wie es bei der vorliegenden Erfindung verwendet werden kann. Es sind vierundfünfzig Pins des Zuweisungsgatterfeldes 50 dargestellt, das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung nutzt jedoch in Wirklichkeit ein 100-Pinfeld. Der Fachmann wird sich dessen bewußt sein, daß die restlichen Pins solche Pins wie Rückstellung, V cc , Takt und andere Pins, die für das Verständnis der vorliegenden Erfindung nicht von kriti­ scher Bedeutung sind enthalten.
Wenn ein Anforderer in dem System beabsichtigt, eine Zugriffs­ entscheidung zum Systembus herbeizuführen, weist er seine Lokalbus-Anforderungspins 60 und 68 an. Jedes AGA in dem be­ vorzugten Ausführungsbeispiel kann bis zu 2 Anforderer bedie­ nen. Wie in Fig. 3 gezeigt, ist das Lokalbus-Anforderungspin 60 dem Anforderer 0 zugeordnet und das Lokalbus-Anforderungs­ pin 68 dem Anforderer 1. Ein Signal auf den Lokalbus-Anforde­ rungspins 60 und 68 zeigt an, daß eine gültige Anforderung von den Anforderern 0 bzw. 1 geltend gemacht wird.
Ein Anforderer fordert den Zugriff auf die Busse an, indem er seinen Anforderungstyp auf die Anforderungstyp-Pins 48 und 54 gibt. Jeder Anforderer benötigt gesonderte Anforderungstyp­ -Pins. Wie in Fig. 3 dargestellt, sind die Pins 48 dem Anfor­ derer 0 und die Pins 54 dem Anforderer 1 zugeordnet. Jedem Anforderer sind drei Anforderungstyp-Pins 48 und 54 zugeord­ net. Ihre Signale werden, wie in der nachstehend angegebenen Tabelle gezeigt, übersetzt.
Wenn der Anforderungstyp eine Speicheranforderung (Anforde­ rungstyp = 011) ist, liefert der Anforderer auch eine Adresse für die jeweiligen Speicherschachtel-Adreßpins 49 und 58. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird ein Speicher mit sechzehn Schachtelungen verwendet. Mit jedem Anforderer sind vier Adreßpins 49 und 58 verknüpft, um die Adressierung der sechzehn Schachtelungen zu ermöglichen.
Leseanforderungspins 47 und 53 spezifizieren, ob der Zugriff ein Lese- oder ein Schreibzugriff ist. Wenn in dem bevorzugten Ausführungsbeispiel dieses Pin von einem Anforderer angewiesen wird, erfolgt eine Leseanforderung.
Das AGA verwendet ein Lesen-belegt-Pin 52 als Eingabe, wenn bestimmt wird, ob der Bus einem Anforderer zugeteilt werden soll, der eine Schreibanforderung initiiert. Der Lesen-belegt­ -Pin 52 zeigt an, daß in zwei Zyklen nach dem Zyklus, in dem er angewiesen wird, der Datenbus mit der Rückgabe von Leseda­ ten belegt sein wird. Einem Anforderer, der eine Schreibanfor­ derung ausgibt, wird der Zugriff auf den Bus verwehrt werden, wenn dieses Signal anliegt, um eine Kollision auf dem Datenbus zu verhindern. Das Speicheruntersystem steuert das Signal vom Lesen-belegt-Pin 52 und zwingt die Eingabe/Ausgabe- und Gra­ phik-Untersysteme zu einer Zugriffsentscheidung zum Bus, um Daten zurückzuführen.
Das Zuweisungsgatterfeld stellt fest, ob das Betriebsmittel belegt ist, indem es den entsprechenden Belegtpin prüft. Bei dem bevorzugten Ausführungsbeispiel gibt es sechzehn Schachte­ lung-belegt-Pins 55, die jeweils den Speicherschachtelungen entsprechen. Der I/O-belegt-Pin 56 zeigt an, ob das Eingabe-/ Ausgabe-Untersystem belegt ist. Der Graphik-belegt-Pin 57 zeigt an, ob das Graphikuntersystem belegt ist.
Jeder der Belegtpins 55, 56 und 57 ist sowohl Eingabe- als auch Ausgabepin. Die Belegtpins 55, 56 und 57 werden als Ein­ gaben für das AGA verwendet, wenn das AGA feststellt, ob ein bestimmtes Betriebsmittel belegt ist. Das AGA wird für drei Taktzyklen auf dem zugehörigen Belegtpin 55, 56 und 57 ein Signal ausgeben, wenn es erfolgreich an den Bus zugewiesen hat. Bei dem bevorzugten Ausführungsbeispiel ist es wesent­ lich, daß das AGA das Signal über drei Zyklen ausgibt, weil das Betriebsmittel nicht vor Ablauf von drei Zyklen beginnen wird, das Signal selbst auszugeben.
Wenn das Betriebsmittel verfügbar ist, wird eine Busanforde­ rung auf einen der Pins 51 ausgegeben. Es gibt acht Busanfor­ derungspins, einen für jeden Anforderer auf den Bus in dem bevorzugten Ausführungsbeispiel. Wie bereits erörtert, weist das AGA 50 den zugehörigen Belegtpin für drei Taktzyklen an, nachdem das Betriebsmittel einem Anforderer zugeteilt wurde. Danach ist das Betriebsmittel dafür verantwortlich, das rich­ tige Belegtsignal aufzugeben, bis es die Anforderung abge­ schlossen hat und für die nächste Anforderung frei ist. Wie oben beschrieben, gibt das Betriebsmittel den Belegtpin tat­ sächlich zwei Taktzyklen bevor es fertig ist frei, um die nächste Anforderung erhalten zu können, da die früheste Mög­ lichkeit, daß eine Anforderung das Betriebsmittel erreicht, zwei Taktzyklen später gegeben ist. Dies ermöglicht maximale Überlappung.
Das Zuweisungsgatterfeld stellt auf Basis der Prioritäten jedes lokalen Anforderers fest, welchem Anforderer der Zugriff auf den lokalen Bus gestattet wird. Dem Anforderer mit der höchsten Priorität wird vom AGA 50 der Zugriff auf den lokalen Bus gestattet, indem die zugehörigen Lokalbus-Zuteilungspins 61 und 69 angesprochen werden. Auf jedem AGA gibt es zwei Lokalbus-Zuteilungspins 61 und 69, einen für jeden Anforderer, der mit dem AGA 50 verbunden und durch dieses gesteuert sein kann.
Das AGA 50 sammelt alle gültigen Systembusanforderungen und bestimmt, ob dessen Anforderer die höchste Priorität hat. Wenn dies der Fall ist, wird eine globale Buszuteilung auf dem globalen Buszuteilungspin 62 ausgegeben. Ein BMINE-Signal wird auf Pin 63 ebenfalls ausgegeben, um den Zugriff auf den Sy­ stembus zu ermöglichen, wie in Verbindung mit Fig. 1 erör­ tert.
In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfin­ dung werden gleichzeitige Anforderungen auf den Systembus auf Prioritätsbasis gehandhabt. Es gibt acht Prioritätsgrade für den Systemzugriff, jeder Prioritätsgrad ist mit den Busanfor­ derungspins 51 verknüpft. Die Prioritätsgrade sind wie folgt zugewiesen, Grad 8 für eine freie Priorität, Grad 7 für Einga­ be/Ausgabe-initiierte Anforderungen, Grad 6 für graphikiniti­ ierte Anforderungen, Grade 4 und 5 für IPU-Anforderungen (IPU = Integer-Prozessoreinheit), Grade 2 und 3 für FPU-Anforderun­ gen (FPU = Fließkomma-Prozessoreinheit) und Grad 1 ist eine freie Priorität. Die Prioritätsgrade für die Prozessoren in dem System können in einem Kreislauf rotiert werden. Das be­ vorzugte Ausführungsbeispiel erlaubt zwei Arten von Priori­ tätsänderung im Kreislauf. Die Auswahl des Modus wird vom Rotationspin 65 gesteuert. Wenn dieses Signal 65 anliegt, rotieren die Prioritäten zwischen Prioritätsgraden 2 bis 5. Wenn das Signal 65 nicht anliegt, wird die Priorität zwischen den Graden 4 und 5 und zwischen den Graden 2 und 3 hin- und hergewechselt. Die Prioritätsgrade 1, 6, 7 und 8 bleiben fest.
Ein Globalzuweisungs-Prioritätspin 83 gibt den Umlauf in der Priorität zwischen den Boards an. Wenn dieses Signal 0 ist, hat Prozessorboard 0 Priorität bei der Zuweisung. Wenn das Signal 1 ist, hat Prozessorboard 1 Priorität. Der Globalzuwei­ sungs-Prioritätspin 83 wird alle vier Taktzyklen umgeschal­ tet.
Das Board-Zuweisungs-Prioritätssignal 84 gibt umlaufend die Priorität zwischen AGAs auf demselben Board an. Das Boardzu­ weisungs-Prioritätssignal 84 wird jedesmal weitergeschaltet, wenn eine Anforderung bedient wird.
Das interne Zuweisungssignal 85 gibt umlaufend die Priorität zwischen zwei vom selben AGA gesteuerten Anforderern an. Wenn dieses Signal 85 eine 0 ist, hat Anforderer 0 höhere Priori­ tät, wenn es eine 1 ist, hat Anforderer 1 höhere Priorität. Das Signal 85 wird jedesmal auf den anderen Anforderer umge­ schaltet, wenn eine Anforderung bedient wird.
Aufgrund des Zufallsmoments, das durch Wechsel der relativen Prioritätsgrade zwischen den verschiedenen Anforderern im System eingeführt wird, werden Probleme mit verketteten Kon­ flikten vermieden. Über Pin 66 wird dem AGA 50 ein Taktsignal als Eingabe zugeführt. Ein Busfreigabesignal wird auf Pin 67 eingegeben. Das Busfreigabesignal 67 steuert die Busfreigaben für alle Boards des Systems und wird zur Erzeugung des BMINE­ -Signals für die Freigabesteuerung verwendet.
Fig. 4 stellt einen Bus 70 dar, verbunden mit einem Prozessor­ board 71, einem Graphikboard 77, einem Eingabe/Ausgabe-Board 79 und einem Speicher 81, wie bei der vorliegenden Erfindung verwendbar. Bei dem bevorzugten Ausführungsbeispiel weist das Prozessorboard 71 vier AGAs 72, 73, 74 und 75 auf. Das eine AGA 72 kann einer Ganzzahl-Verarbeitungseinheit (IPU) auf dem Prozessorboard zugeordnet sein, das AGA 73 kann für eine Spei­ cherleitung einer Fließkomma-Verarbeitungseinheit vorgesehen sein und die beiden AGAs 74 und 75 können Fließkomma-Verarbei­ tungseinheits(FPU)-Ladeleitungen dienen. Das Graphikboard 77 hat ein einzelnes AGA 78. Das Eingabe/Ausgabe-Board 79 hat ebenfalls ein einzelnes AGA 80.
Die Fig. 5 und 6 veranschaulichen das Verfahren und die Vorrichtung, mit denen der Zugriff auf den Bus von einem An­ forderer auf den anderen übergeben wird, im größeren Detail. Es ist erwünscht, daß die Übergabe des Zugriffs von einem Betriebsmittel auf ein anderes so erfolgt, daß Buskonkurrenz­ probleme während der Übergabe verhindert werden.
Fig. 5 zeigt ein Zeitverlaufdiagramm, das darstellt, wie der Zugriff auf den Bus von einem ersten Anforderer, gesteuert durch BMINE1 Signal 91, auf einen zweiten Anforderer, gesteu­ ert durch BMINE2 Signal 92, übergeben wird. Der zweite Anfor­ derer erhält die Buskontrolle über einen Taktzyklus und über­ gibt sie im nächsten Taktzyklus zurück auf den ersten Anforderer.
Ein Bustaktsignal 90 bewerkstelligt die Zeitgabe für den Bus. Zum Zeitpunkt 97 wird das Freigabesignal 93 als Antwort auf die Anstiegsflanke des Taktsignals zum Zeitpunkt 96 weggenom­ men. BMINE1 91 wird zum Zeitpunkt 98 weggenommen, und BMINE2 92 zum Zeitpunkt 99 angelegt. Die BMINE-Signale 91 und 92 ändern ihren Zustand nur, nachdem das Freigabesignal 93 ungül­ tig gesetzt ist. Zum Zeitpunkt 100 wird das Freigabesignal 93 wieder angelegt. Das Freigabesignal 93 wird an alle Boards des Systems gegeben und durch eine zentrale Taktgabeschaltung gesteuert. Es wird so erzeugt, daß es nach der Anstiegsflanke des Bustakts weggenommen wird, und wird gesetzt, nachdem der Taktversatz im System über genügend lange Zeit ausgeglichen ist.
Zum Zeitpunkt 101 wird eine zweite Anstiegsflanke des Taktsi­ gnals 90 erzeugt. Das Freigabesignal 93 wird zum Zeitpunkt 102 weggenommen. Zum Zeitpunkt 103 wird BMINE1 Signal 91 gesetzt. Zwischen Zeitpunkt 102 und 103 sind sowohl BMINE1 Signal 91 als auch BMINE2 Signal 92 gesetzt. Daher können während dieser Zeitspanne sowohl Anforderer 1 als auch Anforderer 2 Zugriff auf den Systembus erlangen, wenn keine Zusatzsteuerung vorhan­ den ist. Wie vorstehend beschrieben, ist jeder Zugriff auf den Systembus während Zeitspannen, in denen das Freigabesignal 93 nicht anliegt, verboten, wodurch eine solche Zusatzkontrolle gegeben ist.
Zum Zeitpunkt 103 ist BMINE2 Signal 92 ungültig, und zum Zeit­ punkt 104 ist Freigabesignal 105 gültig. Durch die Verwendung eines zentralen Freigabesteuersignals 93 wird die Buskonkur­ renz während der Zeitspanne zwischen 102 und 103 vermieden.
Fig. 6 zeigt weiterhin die zur Steuerung des Zugriffs auf den Systembus verwendete Schaltung. BMINE-Signalleitung 110 und Freigabesignalleitung 111 sind durch eine Schaltung 115 UND- verknüpft. Nur wenn sowohl BMINE-Signalleitung 110 als auch Freigabesignalleitung 111 auf hohen Wert gesetzt sind, gestat­ tet die Tristate-Schaltung 113 der Leitung 114 den Zugriff auf den Bus 112.
Das offenbarte Verfahren und die offenbarte Vorrichtung für die Buszuweisung gestattet also Anforderern vor der Anfrage festzustellen, ob ein Betriebsmittel belegt ist, und gestatten die Buszuweisung in einem einzelnen Zyklus.

Claims (30)

1. Verfahren zur Steuerung des Zugriffs auf Betriebsmittel in einem Computersystem gekennzeichnet durch folgende Schritte:
ein Anforderer macht eine Anforderung auf Bedienung durch ein Betriebsmittel geltend;
es wird eine Entscheidung getroffen, ob das Betriebsmit­ tel für die Anforderung verfügbar ist;
dem Anforderer wird Zugriff auf das Betriebsmittel ge­ währt, wenn das Betriebsmittel verfügbar ist;
dadurch erhält der Anforderer nur Zugriff auf das Be­ triebsmittel, wenn das Betriebsmittel verfügbar ist, die An­ forderung zu bedienen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem weiteren Schritt entschieden wird, welchem aus einer Vielzahl von Anforderern der Zugriff auf das Betriebsmittel gewährt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Entscheidung auf vorbestimmten Prioritäten beruht, die den Anforderern zugeordnet sind.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß die Anforderer Eingabe/Ausgabe (I/O)-Prozes­ soren, Graphikprozessoren und zentrale Verarbeitungseinheiten (CPUs) umfassen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Betriebsmittel einen I/O-Prozessor, einen Graphikprozessor und eine Vielzahl von verschachtelten Speichern umfassen.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß der Anforderer die Anforderung bei einer Zuweisungsschaltung anmeldet, die dafür verantwortlich ist, zu bestimmen, ob das Betriebsmittel verfügbar für die Bedienung der Anforderung ist und ob der Anforderer die höchste Priori­ tät besitzt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Zugriff dem Anforderer von einem Buszuteilungssignal er­ teilt wird, das von der Zuweisungsschaltung ausgegeben wird.
8. Verfahren zur Steuerung des Zugriffs auf einen Bus in einem Computersystem, insbesondere nach einem der Ansprüche 1 bis 7, gekennzeichnet durch folgende Schritte:
ein Anforderer meldet eine Anforderung an für die Bedie­ nung durch ein Betriebsmittel;
eine mit dem Anforderer verknüpfte Zuweisungsschaltung empfängt die Anforderung;
die Zuweisungsschaltung bestimmt, ob das Betriebsmittel für die Bedienung der Anforderung verfügbar ist;
wenn das Betriebsmittel für die Anforderung zur Verfügung steht:
  • a) gibt die Zuweisungsschaltung eine Busanforderung aus;
  • b) sammelt die Zuweisungsschaltung alle gültigen Busanfor­ derungen in dem Computersystem, um zu bestimmen, ob die Priorität des Anforderers die höchste unter allen gül­ tigen Anforderungen ist;
  • c) erteilt die Zuweisungsschaltung an den Anforderer den Zugriff für die Benutzung eines Systembusses, wenn der Anforderer die höchsten Priorität besitzt;
wodurch der Anforderer nur dann Zugriff auf das Betriebs­ mittel erhält, wenn das Betriebsmittel für die Bedienung der Anforderung zur Verfügung steht und wenn der Anforderer die höchste Priorität unter allen gültigen Anforderungen in dem Computersystem besitzt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Anforderer einen Eingabe-/Ausgabe-Prozessor, einen Graphik­ prozessor und eine Vielzahl zentraler Verarbeitungseinheiten umfassen.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Betriebsmittel einen Eingabe-/Ausgabe-Prozessor, einen Graphikprozessor und eine Vielzahl von verschachtelten Spei­ chern umfassen.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Computersystem eine Vielzahl von Zu­ weisungsschaltungen umfaßt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß jede der Zuweisungsschaltungen Zuweisungsentscheidungen für eine Vielzahl von Anforderern treffen kann.
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß in einem weiteren Schritt jede der Zuwei­ sungsschaltungen bestimmt, welcher der mit den Zuweisungs­ schaltungen verknüpften Anforderer die höchste Priorität be­ sitzt.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß in einem weiteren Schritt die Prioritäts­ grade zwischen den Anforderern, die einer Zuweisungsschaltung zugordnet sind, nach jeder erfolgreichen Zuweisung für ein Betriebsmittel rotiert werden.
15. Vorrichtung für die Steuerung des Zugriffs auf Betriebs­ mittel in einem Computersystem, insbesondere zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 14, gekennzeich­ net durch:
ein Betriebsmittel;
eine Vielzahl von Anforderern zum Anfordern der Bedienung durch das Betriebsmittel;
erste Mittel zum Bestimmen, ob das Betriebsmittel für die Bedienung einer Anforderung zur Verfügung steht, verknüpft mit dem Betriebsmittel und den Anforderern;
wodurch die Anforderer Anforderungen anmelden können, die von dem Betriebsmittel bedient werden, wenn das Betriebsmittel frei ist, um die jeweilige Anforderung zu bedienen.
16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß ferner wenigstens ein zweites Mittel vorgesehen ist, das eine Zuweisungsentscheidung fällt, welcher Anforderer seine Anfor­ derung abgeben kann, wobei das zweite Mittel mit jedem der Anforderer verbunden ist.
17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß jedes der zweiten Mittel mit einer Vielzahl von Anforderern verbunden sein kann.
18. Vorrichtung nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß das Betriebsmittel ein Eingabe-/Ausgabe­ -Mehrfachprozessor, ein Mehrfachgraphikprozessor oder ein Schachtelspeicher sein kann.
19. Vorrichtung nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß der Anforderer ein Eingabe-/Ausgabe-Prozes­ sor, ein Graphikprozessor, eine zentrale Verarbeitungseinheit oder eine Fließkomma-Verarbeitungseinheit sein kann.
20. Vorrichtung nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, daß ferner ein Bus zum Verbinden des Betriebs­ mittels mit den Anforderern vorgesehen ist.
21. Vorrichtung nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet,
daß ein erstes, mit dem jeweiligen Betriebsmittel und den Anforderern verbundenes Mittel zum Bestimmen, ob das Betriebs­ mittel für die Bedienung der Anforderung verfügbar ist, und
wenigstens ein zweites, mit jedem der Anforderer verbun­ denes Mittel für die Zuweisung, welcher der Anforderer seine Anforderung abgeben kann, vorgesehen sind,
wodurch die Anforderer Anforderungen auf Bedienung durch das Betriebsmittel nur dann geltend machen können, wenn das Betriebsmittel für die Bedienung der Anforderung verfügbar ist.
22. Vorrichtung nach einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, daß das Betriebsmittel ein Eingabe-/Ausgabepro­ zessor, ein Graphikprozessor, eine zentrale Verarbeitungsein­ richtung (CPU) oder eine Fließkomma-Verarbeitungseinheit ist.
23. Eine Schaltung zur Steuerung des Zugriffs auf einen Bus in einem Computersystem durch eine Vielzahl von Anforderern, insbesondere für eine Vorrichtung nach einem der Ansprüche 15 bis 22 bzw. zum Durchführen des Verfahrens nach einem der Ansprüche 1 bis 14, gekennzeichnet durch
ein erstes Signalmittel zur Steuerung des Zugriffs auf den Bus, wobei das erste Signalmittel mit einem ersten einer Vielzahl von Anforderern verknüpft ist;
ein zweites Signalmittel, wobei das zweite Signalmittel mit jedem der Vielzahl von Anforderern verknüpft ist, um ein gemeinsames Steuersignal für den Buszugriff zu liefern,
ein Schaltungsmittel, das dem ersten aus der Vielzahl von Anforderern den Zugriff auf den Bus gestattet, wobei das Schaltungsmittel mit dem ersten Signalmittel und dem zweiten Signalmittel verbunden ist und den Zugriff auf den Bus dann gestattet, wenn ein Signal sowohl auf dem ersten Signalmittel als auch auf dem zweiten Signalmittel anliegt, und das den Zugriff auf den Bus nicht erlaubt, wenn auf dem ersten Signal­ mittel kein Signal anliegt oder auf dem zweiten Signalmittel kein Signal anliegt;
wodurch der Zugriff auf einen Bus durch ein lokales und ein globales Steuersignal gesteuert wird.
24. Schaltung nach Anspruch 23, dadurch gekennzeichnet, daß das erste Signalmittel seinen Zustand nur ändern kann, wenn das zweite Signalmittel nicht anliegt.
25. Schaltung nach einem der Ansprüche 23 oder 24, dadurch gekennzeichnet, daß weiterhin ein Zeitgabesignalmittel vorge­ sehen ist, das Taktimpulse abgibt, wobei das zweite Signalmit­ tel für eine vorbestimmte Zeitspanne, nachdem die Anstiegs­ flanke jedes Taktimpulses einen Buskonflikt verhindert, nicht anliegt.
26. Verfahren zur Steuerung des Zugriffs auf einen Bus durch einer Vielzahl von Anforderern in einem Computersystem, insbe­ sondere nach einem der vorhergehenden Ansprüche, gekennzeich­ net durch folgende Schritte:
Bestimmung, welchem der Vielzahl von Anforderern der Zugriff auf den Bus erteilt werden soll;
Zuteilung des Zugriffs auf einen ausgewählten Anforde­ rer;
Bewirken einer Zustandsänderung eines ersten Signalmit­ tels, wobei das erste Signalmittel jedem aus der Vielzahl von Anforderern zur Verfügung gestellt wird;
Bewirken einer Zustandsänderung eines zweiten Signalmit­ tels, wobei die Zustandsänderung des zweiten Signalmittels nach der Zustandsänderung des ersten Signalmittels stattfin­ det;
Wiederherstellung des ursprünglichen Zustandes des ersten Signalmittels,
Zugriff auf den Bus durch den ausgewählten Anforderer, nachdem der Ursprungszustand des ersten Signalmittels wieder­ hergestellt ist.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß ein erster aus einer Vielzahl von Anforderern eine Anforderung für Bedienung durch ein erstes der Betriebsmittel geltend macht; eine Entscheidung getroffen wird, ob das Betriebsmittel für die erste Anforderung verfügbar ist, wobei diese Entschei­ dung auf einer dem ersten Anforderer zugeordneten Priorität beruht; dem Anforderer Zugriff auf das Betriebsmittel gewährt wird, wenn das Betriebsmittel zur Verfügung steht; und die Priorität des ersten Anforderers unter einem Satz vorbestimm­ ter Bedingungen geändert wird.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Priorität nach einer vorbestimmten Anzahl von Taktzyklen geändert wird.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die vorbestimmte Anzahl 4 beträgt.
DE3905478A 1988-02-24 1989-02-22 Verfahren und vorrichtung fuer die buszuweisung in einem computersystem Withdrawn DE3905478A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15976988A 1988-02-24 1988-02-24

Publications (1)

Publication Number Publication Date
DE3905478A1 true DE3905478A1 (de) 1989-09-07

Family

ID=22573943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3905478A Withdrawn DE3905478A1 (de) 1988-02-24 1989-02-22 Verfahren und vorrichtung fuer die buszuweisung in einem computersystem

Country Status (6)

Country Link
JP (1) JPH028948A (de)
AU (1) AU3022589A (de)
DE (1) DE3905478A1 (de)
FR (3) FR2627606A1 (de)
GB (1) GB2216368B (de)
IL (1) IL89355A0 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438222A (en) * 1989-08-28 1995-08-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device with plural pad connection of semiconductor chip to leads
DE3928481C2 (de) * 1989-08-29 1994-09-22 Diehl Gmbh & Co Prioritätsorientiertes dezentrales Busvergabesystem
US6061599A (en) * 1994-03-01 2000-05-09 Intel Corporation Auto-configuration support for multiple processor-ready pair or FRC-master/checker pair
US5515516A (en) * 1994-03-01 1996-05-07 Intel Corporation Initialization mechanism for symmetric arbitration agents
TW400483B (en) * 1994-03-01 2000-08-01 Intel Corp High performance symmetric arbitration protocol with support for I/O requirements
GB2337138B (en) * 1998-01-30 2002-12-18 * Sgs-Thomson Microelectronics Limited Arbitration
US7035880B1 (en) 1999-07-14 2006-04-25 Commvault Systems, Inc. Modular backup and retrieval system used in conjunction with a storage area network
US6658436B2 (en) 2000-01-31 2003-12-02 Commvault Systems, Inc. Logical view and access to data managed by a modular data and storage management system
US7434219B2 (en) 2000-01-31 2008-10-07 Commvault Systems, Inc. Storage of application specific profiles correlating to document versions
US7003641B2 (en) 2000-01-31 2006-02-21 Commvault Systems, Inc. Logical view with granular access to exchange data managed by a modular data and storage management system
WO2003027891A1 (en) 2001-09-28 2003-04-03 Commvault Systems, Inc. System and method for archiving objects in an information store
US7454569B2 (en) 2003-06-25 2008-11-18 Commvault Systems, Inc. Hierarchical system and method for performing storage operations in a computer network
WO2005050381A2 (en) 2003-11-13 2005-06-02 Commvault Systems, Inc. Systems and methods for performing storage operations using network attached storage
US7603672B1 (en) * 2003-12-23 2009-10-13 Unisys Corporation Programmable request handling system and method
US7734669B2 (en) 2006-12-22 2010-06-08 Commvault Systems, Inc. Managing copies of data
US8396838B2 (en) 2007-10-17 2013-03-12 Commvault Systems, Inc. Legal compliance, electronic discovery and electronic document handling of online and offline copies of data
US8769048B2 (en) 2008-06-18 2014-07-01 Commvault Systems, Inc. Data protection scheduling, such as providing a flexible backup window in a data protection system
US9128883B2 (en) 2008-06-19 2015-09-08 Commvault Systems, Inc Data storage resource allocation by performing abbreviated resource checks based on relative chances of failure of the data storage resources to determine whether data storage requests would fail
US8352954B2 (en) 2008-06-19 2013-01-08 Commvault Systems, Inc. Data storage resource allocation by employing dynamic methods and blacklisting resource request pools
US8725688B2 (en) 2008-09-05 2014-05-13 Commvault Systems, Inc. Image level copy or restore, such as image level restore without knowledge of data object metadata
US20100070474A1 (en) 2008-09-12 2010-03-18 Lad Kamleshkumar K Transferring or migrating portions of data objects, such as block-level data migration or chunk-based data migration
US9021198B1 (en) 2011-01-20 2015-04-28 Commvault Systems, Inc. System and method for sharing SAN storage
US8849762B2 (en) 2011-03-31 2014-09-30 Commvault Systems, Inc. Restoring computing environments, such as autorecovery of file systems at certain points in time
US8490107B2 (en) 2011-08-08 2013-07-16 Arm Limited Processing resource allocation within an integrated circuit supporting transaction requests of different priority levels
US10157184B2 (en) 2012-03-30 2018-12-18 Commvault Systems, Inc. Data previewing before recalling large data files
US9633216B2 (en) 2012-12-27 2017-04-25 Commvault Systems, Inc. Application of information management policies based on operation with a geographic entity
US9459968B2 (en) 2013-03-11 2016-10-04 Commvault Systems, Inc. Single index to query multiple backup formats
US9798596B2 (en) 2014-02-27 2017-10-24 Commvault Systems, Inc. Automatic alert escalation for an information management system
US9648100B2 (en) 2014-03-05 2017-05-09 Commvault Systems, Inc. Cross-system storage management for transferring data across autonomous information management systems
US9823978B2 (en) 2014-04-16 2017-11-21 Commvault Systems, Inc. User-level quota management of data objects stored in information management systems
US9740574B2 (en) 2014-05-09 2017-08-22 Commvault Systems, Inc. Load balancing across multiple data paths
US9852026B2 (en) 2014-08-06 2017-12-26 Commvault Systems, Inc. Efficient application recovery in an information management system based on a pseudo-storage-device driver
US11249858B2 (en) 2014-08-06 2022-02-15 Commvault Systems, Inc. Point-in-time backups of a production application made accessible over fibre channel and/or ISCSI as data sources to a remote application by representing the backups as pseudo-disks operating apart from the production application and its host
US9444811B2 (en) 2014-10-21 2016-09-13 Commvault Systems, Inc. Using an enhanced data agent to restore backed up data across autonomous storage management systems
US9766825B2 (en) 2015-07-22 2017-09-19 Commvault Systems, Inc. Browse and restore for block-level backups
US10296368B2 (en) 2016-03-09 2019-05-21 Commvault Systems, Inc. Hypervisor-independent block-level live browse for access to backed up virtual machine (VM) data and hypervisor-free file-level recovery (block-level pseudo-mount)
US10838821B2 (en) 2017-02-08 2020-11-17 Commvault Systems, Inc. Migrating content and metadata from a backup system
US10740193B2 (en) 2017-02-27 2020-08-11 Commvault Systems, Inc. Hypervisor-independent reference copies of virtual machine payload data based on block-level pseudo-mount
US10891069B2 (en) 2017-03-27 2021-01-12 Commvault Systems, Inc. Creating local copies of data stored in online data repositories
US10776329B2 (en) 2017-03-28 2020-09-15 Commvault Systems, Inc. Migration of a database management system to cloud storage
US11074140B2 (en) 2017-03-29 2021-07-27 Commvault Systems, Inc. Live browsing of granular mailbox data
US10664352B2 (en) 2017-06-14 2020-05-26 Commvault Systems, Inc. Live browsing of backed up data residing on cloned disks
US10795927B2 (en) 2018-02-05 2020-10-06 Commvault Systems, Inc. On-demand metadata extraction of clinical image data
US10761942B2 (en) 2018-03-12 2020-09-01 Commvault Systems, Inc. Recovery point objective (RPO) driven backup scheduling in a data storage management system using an enhanced data agent
US10789387B2 (en) 2018-03-13 2020-09-29 Commvault Systems, Inc. Graphical representation of an information management system
US10860443B2 (en) 2018-12-10 2020-12-08 Commvault Systems, Inc. Evaluation and reporting of recovery readiness in a data storage management system
US11308034B2 (en) 2019-06-27 2022-04-19 Commvault Systems, Inc. Continuously run log backup with minimal configuration and resource usage from the source machine
US12019525B2 (en) * 2021-10-05 2024-06-25 Commvault Systems, Inc. Cloud-based recovery of backed up data using auxiliary copy replication and on-demand failover resources

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1063296A (en) * 1963-05-31 1967-03-30 Automatic Telephone & Elect Improvements in or relating to data handling systems
GB2038517B (en) * 1978-12-26 1983-05-11 Honeywell Inf Systems Interrupt system
IT1126474B (it) * 1979-12-03 1986-05-21 Honeywell Inf Systems Apparato per l'accesso a risorse comuni di memoria da parte di piu' processori interconnessi mediante un bus comune
EP0121030B1 (de) * 1983-03-29 1987-11-11 International Business Machines Corporation Arbitervorrichtung für die Zuweisung eines gemeinsamen Betriebsmittels an eine ausgewählte Einheit eines Datenverarbeitungssystems
FR2547934B1 (fr) * 1983-06-21 1988-12-02 Electricite De France Installation de calcul a commutation automatique de peripheriques et peripherique propre a de telles commutations
US4719569A (en) * 1985-10-11 1988-01-12 Sun Microsystems, Inc. Arbitrator for allocating access to data processing resources
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system

Also Published As

Publication number Publication date
GB8903961D0 (en) 1989-04-05
GB2216368B (en) 1992-04-08
JPH028948A (ja) 1990-01-12
AU3022589A (en) 1989-08-24
FR2630839A1 (fr) 1989-11-03
FR2627606A1 (fr) 1989-08-25
GB2216368A (en) 1989-10-04
FR2630840A1 (fr) 1989-11-03
IL89355A0 (en) 1989-09-10

Similar Documents

Publication Publication Date Title
DE3905478A1 (de) Verfahren und vorrichtung fuer die buszuweisung in einem computersystem
EP0179936B1 (de) Verfahren und Einrichtung zur Steuerung einer Sammelleitung
DE3300260C2 (de)
DE3300262C2 (de)
DE69724463T2 (de) Verfahren und gerät um einen gleichzeitigen zugriff von mehreren agenten auf einem gemeinsamen speicher zu gewährleisten
DE3300261C2 (de)
DE3909948C2 (de)
DE3300263C2 (de)
DE3642324C2 (de) Multiprozessoranlage mit Prozessor-Zugriffssteuerung
DE69834739T2 (de) Ausgleichen von daten die zwischen verschiedenen leitern fliessen die auf unterschiedlichen frequenzen operieren
DE68917317T2 (de) Befehlsausgabesteuerung mit vorausschau für einen rechner.
DE3810231A1 (de) Digitalrechner mit programmierbarer dma-steuerung
DE4121446C2 (de) Terminal-Server-Architektur
DE3586245T2 (de) Bildverarbeitungsgeraet und interkommunikationsbus dafuer.
DE3606211A1 (de) Multiprozessor-computersystem
DE3933361A1 (de) Einrichtung und verfahren zur warteschlangenbildung von anforderungen und antworten auf einem pipeline-paketbus
DE10296959T5 (de) System und Verfahren zum Steuern der Buszuteilung während Cache-Speicher-Burstzyklen
DE4018481C2 (de)
DE60036923T2 (de) Dram-auffrischungsüberwachung und taktgenaue verteilte busarbitrierung in einer multiprozessorumgebung
DE2912073C2 (de)
DE69024912T2 (de) Rechnersystem
DE10056152B4 (de) Verfahren zur Durchführung von Busarbitration zwischen Steuerchips eines Chipsatzes mit preemptiver Fähigkeit
DE69026336T2 (de) Bevorrechtigungsschaltung für ein Rechnersystem
EP1567938B1 (de) Speichersystem mit mehreren speichercontrollern and verfahren zu deren synchronisierung
DE68926430T2 (de) Vektorprozessor

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee
8127 New person/name/address of the applicant

Owner name: KUBOTA PACIFIC COMPUTER INC., SANTA CLARA, CALIF.,

8128 New person/name/address of the agent

Representative=s name: SOLF, A., DR.-ING., 8000 MUENCHEN ZAPF, C., DIPL.-