-
Die vorliegende Erfindung betrifft eine integrierte
Halbleiterschaltung mit einem verbesserten Makrozellenmuster.
-
Im allgemeinen müssen Datenverarbeitungsapparate mit
vielfältigen Datenarten umgehen, und ein zur Datenübertragung
verwendeter Bus ist mit Arithmetikeinheiten und Registern
verschiedener Bitbreiten gekoppelt. Insbesondere
großintegrierte Halbleiterschaltungen (im folgenden als LSI'S für
Large Scale Integration bezeichnet) bedienen sich häufig
mehrerer interner Busse mit unterschiedlichen Bitbreiten, über
die der Datenaustausch abgewickelt wird. Die Fig. 1 ist ein
Blockschaltbild eines Beispiels für einen derartigen
Datenverarbeitungsapparat. In der Fig 1 kennzeichnet 51 einen 8-
Bit-Datenprozessor, welcher eine 8-Bit-Arithmetikeinheit und
ein 8-Bit-Register umfaßt, Bezugszeichen 52 ist ein 8-Bit-
Datenbus, 53 kennzeichnet einen 16-Bit-Datenprozessor,
welcher eine 16-Bit-Arithmetikeinheit und ein 16-Bit-Register
umfaßt, und 54 ist ein 16-Bit-Datenbus. Hier sind der 8-Bit-
Datenbus 52 und der 16-Bit-Datenbus 54 mit einem Datenwandler
55 gekoppelt, mit dessen Hilfe Daten unterschiedlicher
Bitbreiten verarbeitet werden.
-
Seit kurzem wird zur effektiven Verbesserung des
Musterentwurfs eines LSI der Datenprozessor unter Verwendung eines
Datenwegblocks konzipiert. Insbesondere wird das Muster bzw.
die Struktur so entworfen, dar ein 1-Bit breiter
Datenprozessor eine längliche, rechteckige Form hat und der
übergeordnete Datenprozessor grundsätzlich dadurch aufgebaut wird,
daß solche 1-Bit-Strukturen (die im folgenden jeweils als
"Blatt" bezeichnet sind) parallel zueinander bis zur
gewünschten Bitbreite des Bus angeordnet werden. Die Fig. 2A
und 2B zeigen Beispiele eines Musters bzw. einer Struktur
nach dem Datenwegverfahren, die erstegenannte Figur ist eine
Draufsicht auf die Struktur eines Blattes 61 für ein Bit, und
die zweitgenannte stellt einen 8-Bit-Datenprozessor 62 dar,
welcher acht parallel angeordnete 1-Bit-Blätter 61 gemäß Fig.
1 umfaßt. Ein entsprechendes System ist beispielsweise in
"PRINCIPLES OF CMOS VLSI DESIGN", 1985, Seiten 401-402, vom
N.H.E. Weste, K. Eshraghian beschrieben.
-
Wenn die Struktur eines Apparats mit
Datenverarbeitungsapparaten verschiedener Bitbreiten nach dem obengenannten
Datenwegverfahren entworfen wird, so ändert sich die Breite eines
Datenwegs als eine Makrozelle in Abhängigkeit von der
Bitbreite, so daß die Gesamtstruktur des Datenwegs keine
rechteckige Form haben wird. Die Fig. 3 ist eine Draufsicht auf
die allgemeine Struktur eines Datenwegs, bei dem drei
Datenprozessoren 71, 72, 73 kombiniert sind und als Makrozellen
mit Breiten von 8, 16 und 24 Bit dienen. Schraffiert
dargestellte Zonen 74 und 75 in der Fig. 3 sind Verdrahtungszonen,
in denen Aluminiumverdrahtung zur gegenseitigen Kopplung der
Datenprozessoren ausgebildet ist. Aus der Fig. 3 dürfte
offensichtlich sein, daß dann, wenn der Datenweg kompliziert
wird, wahrscheinlich Verluste verursacht werden, z.B. bei der
Bereitstellung einer Verbindung mit einem anderen
Datenprozessor etc., und es ist deshalb schwierig LSI's hoher
Integration zu verwirklichen.
-
Des weiteren sind bedingt durch den Anschluß von Bussen oder
solchen Abschnitten mit unterschiedlichen Bitbreiten große
Verdrahtungszonen erforderlich, welche eine hohe Integration
von LSI's behindern.
-
Es ist deshalb eine Aufgabe dieser Erfindung, eine
integrierte Halbleiterschaltung bereitzustellen, welche den
Gesamtdatenweg so konzipieren kann, daß er eine rechteckige Form
zur höheren Integration erhält, indem eirie hohe Integration
von Makrozellen verwirklicht wird, welche über
Datenprozessoren und Busse unterschiedlicher Bitbreiten verfügen.
-
Die Erfindung ist in Anspruch 1 dargelegt.
-
Eine integrierte Halbleiterschaltung gemäß dieser Erfindung
umfaßt einen k Makrozellen enthaltenden Datenpfad zur
Verarbeitung von Daten unterschiedlicher Datenbreiten, wobei jede
Makrozelle aus einer Vielzahl von Blättern gebildet ist,
wovon jedes eine bitweise Datenverarbeitung ausführt. Die
Breite jedes Blattes der Makrozelle, welche Datenverarbeitung
von Daten mit einer Breite von j x n Bit (wobei j eine ganze
Zahl größer oder gleich 2 ist) ausführt, ist gleich 1/j der
Breite jedes Blattes der Makrozelle eingestellt, welche die
Datenverarbeitung von n-Bit breiten Daten abwickelt.
-
Dieses spezielle Konzept ermöglicht den einzelnen den
Datenweg bildenden Makrozellen, stets dieselbe Breite aufzuweisen,
und kann deshalb die Gesamtstruktur des Datenwegs rechteckig
gestalten.
-
Wenn bei dem obigen Konzept die Blätter einer Makrozelle mit
einer Datenbreite von j x n Bit für jeweils j Bit angeordnet
sind, kann eine Verdrahtungszone zur Verbindung von
Makrozellen unterschiedlicher Datenbreiten sehr klein gehalten
werden.
-
Diese Erfindung wird in der nachfolgenden detaillierten
Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen
erläutert; es zeigen:
-
Fig. 1 ein Blockschaltbild eines
Datenverarbeitungsapparats;
-
Fig. 2A eine Draufsicht auf das Muster eines 1 Bit breiten
Blattes in einem Datenwegblock;
-
Fig. 2B eine Draufsicht auf das Muster eines
Datenprozessors mit einer 8 Bit breiten Struktur in einem
Datenwegblock;
-
Fig. 3 eine Draufsicht auf das Muster eines
konventionellen Datenwegs;
-
Fig. 4 eine Draufsicht auf das Muster zur Darstellung der
Konfiguration eines Teils einer integrierten
Halbleiterschaltung mit einem verbesserten
Makrozellenmuster gemäß dieser Erfindung;
-
Fig. 5 ein Blockschaltbild eines
Datenverarbeitungsapparats, welcher aus der in der Fig. 4 gezeigten
integrierten halbleiterschaltung aufgebaut ist; und
-
Fig. 6 ein Blockschaltbild eines
Datenverarbeitungsapparats, welcher aus der in der Fig. 4 gezeigten
integrierten Halbleiterschaltung aufgebaut ist, jedoch
eine andere Konfiguration aufweist als der in der
Fig. 5 gezeigte Apparat.
-
Eine Ausführungsform dieser Erfindung wird nachstehend unter
Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
-
Die Fig. 4 ist eine Draufsicht auf das Musten zur Darstellung
der Konfiguration eines Teils einer integrierten
Halbleiterschaltung mit einem verbesserten Makrozellenmuster gemäß
dieser Erfindung, wobei diese Schaltung in einem
Halbleiterchip eingebaut ist. In der Fig. 4 ist eine Makrozelle MA mit
Bus, Datenprozessor, Register etc. mit jeweils einer Breite
von 8 Bit in einer Zone A angeordnet. In einer Zone B ist
eine Makrozelle MB mit einem 16-Bit-Bus, Datenprozessor,
Register etc. vorgesehen. Weiterhin ist in einer Zone C ist
eine Makrozelle Mc mit einem 24-Bit-Bus, Datenprozessor,
Register etc. vorgesehen. D ist eine Verdrahtungszone, in der
Verdrahtung zur Verbindung der Zonen A und B ausgebildet ist,
und E ist eine weitere Verdrahtungszone, in der Verdrahtung
zur Verbindung der Zonen B und C ausgebildet ist. Diese drei
Makrozellen und die beiden Verdrahtungszonen bilden einen
einzelnen Datenweg.
-
Die Makrozelle MA in der Zone A hat acht Blätter A1 bis A8,
wovon jedes zur Verarbeitung von 1 bit breiten Daten in der
Lage ist; die Breite jedes Blattes wird als 1/8 der Breite
des Gesamtdatenwegs eingestellt. Die Makrozelle MB in der
Zone B hat 16 Blätter B1 bis B16, und die Breite jedes
Blattes wird als 1/16 der Breite des Gesamtdatenwegs eingestellt.
Die Makrozelle Mc in der Zone C hat 24 Blätter C1 bis C24,
und die Breite jedes Blattes wird als 1/24 der Breite des
Gesamtdatenwegs eingestellt. Mit anderen Worten, die Breite
jedes Blattes der Makrozelle MB bzw. Mc ist auf 1/2 bzw. 1/3
der Breite jedes Blattes der Makrozelle MA eingestellt.
Deshalb ist die Breite des Gesamtdatenwegs in jeder der Zonen
A, B, und C gleich, so daß der Gesamtdatenweg als eine
rechteckige Struktur ausgebildet werden kann. Dadurch werden
Verluste vermieden, die anderweitig unvermeidlich bei der
Verwirklichung der Verbindung mit anderen
Datenverarbeitungsapparaten sind, welche zu dem Zeitpunkt einbezogen werden, zu
dem der vorliegende Apparat mit Peripheriegeräten gekoppelt
wird, wodurch eine höhere Integration sichergestellt ist.
-
Des weiteren können die Verdrahtungszonen D und E zur
Verbindung der einzelnen Zellen verkleinert werden, indem die
Bitanordnung der Daten in jeder Makrozelle wie dargestellt
ausgeführt wird. So befinden sich z.B. auf dem Platz des ersten
Blattes A1 in der Zone A das erste Bitblatt B1 und das neunte
Bitblatt B9 in der Zone B sowie das erste Bitblatt C1, das
neunte Bitblatt C9 und das 17. Bitblatt C17. Das heißt,
Blätter, welche die Datenverarbeitung des l-ten, (l+n) ten, ...
und (l+(j-1)n) ten Bit (l = 1, 2, ..., n) abwickeln, sollten
im Abschnitt 1/n einer Makrozelle angeordnet sein, welche die
Datenverarbeitung von (j x n) Bit breiten Daten ausführt.
-
Bei der obigen Blattanordnung kann die Verdrahtung, die zur
Übertragung von 8-Bit-Daten in der Zone A, des oberen Byte
(Bit 1-8) und des unteren Byte (Bit 9-16) der 16-Bit-Daten in
der Zone B sowie des oberen Byte (Bit 1-8), des mittleren
Byte (Bit 9-16) und des unteren Byte (Bit 17-24) der 24-Bit-
Daten in der Zone C zwischen diesen Zonen A bis C
erforderlich ist, innerhalb der Breite des Blattes mit einer Breite
von 1/n der Breite der Makrozelle im Bereich A ausgebildet
werden. Dementsprechend können die Zonen D und F kleiner
gestaltet werden.
-
Nunmehr wird eine Anwendung dieser Erfindung beschrieben. Die
Fig. 5 zeigt die Schaltungskonfiguration eines Teils eines
LSI, welches eine Makrozelle 10 zur Ausführung der 16-Bit-
Datenverarbeitung und eine Makrozelle 20 für die
8-Bit-Datenverarbeitung enthält.
-
Die 16-Bit-Makrozelle 10 hat ein Register 11 zur Speicherung
von 16-Bit-Daten, eine 16-Bit-Arithmetik- und -Logikeinheit
(im folgenden als ALU für Arithmetic and Logic Unit
bezeichnet) 12 zur Ausführung verschiedener arithmetischer
Operationen mit den im Register 11 gespeicherten und anderen
16-Bit-Daten sowie Register 13 und 14 zur Speicherung der oberen und
unteren 8 Bit der von der ALU 12 resultierenden Daten. Die 8-
Bit-Makrozelle 20 hat einen Multiplexer 21 zur Auswahl der
Ausgänge der Register 13 und 14, eine 8-Bit-ALU 22 zur
Ausführung verschiedener arithmetischer Operationen mit den vom
Multiplexer 21 ausgewählten und anderen 8-Bit-Daten und ein
Register 23 zur Speicherung der von der ALU 22 resultierenden
Daten und zu deren Übergabe als die genannten anderen Daten
an die ALU 22.
-
Zur Verwirklichung der Integration einer solchen Makrozelle
10 zur Ausführung der 16-Bit-Datenverarbeitung und der
Makrozelle 20 zur Ausführung der 8-Bit-Datenverarbeitung wird die
erstgenannte Makrozelle 10 aus 16 Blättern 30&sub1;, 30&sub2;, ... und
30&sub1;&sub6; und die zweitgenannte aus 8 Blättern 40&sub1;, 40&sub2;, ... und
40&sub8;, wie in der Fig. 6 dargestellt, aufgebaut. Jedes der 16
Blätter 30 in der Makrozelle 10 umfaßt ein 1 Bit breites
Register 31, eine ALU 32 zur Durchführung einer arithmetischen
Operation mit den 1 Bit breiten Daten und ein 1 Bit breites
Register 33 zur Speicherung der Ausgangsdaten der ALU 32.
Jedes Blatt 40 der Makrozelle 20 umfaßt einen 1 Bit breiten
Multiplexer 41, eine ALU 42 zur Durchführung einer
arithmetischen Operation mit den 1 Bit breiten Daten und ein 1 Bit
breites Register 43 zur Speicherung der Ausgangsdaten der ALU
42 und zu deren Rückführung zur ALU 42.
-
Die Breite jedes Blattes der Makrozelle 10 wird auf 1/2 der
Breite jedes Blattes der Makrozelle 20 eingestellt.
Demzufolge hat die Makrozelle 10 dieselbe Breite wie die
Makrozelle 20, so daß eine rechteckige Gesamtstruktur des
Datenwegs ermöglicht wird.