DE3856394T2

DE3856394T2 - Zwischenverbindungssystem für Multiprozessorstruktur

Info

Publication number: DE3856394T2
Application number: DE3856394T
Authority: DE
Inventors: Manchester Burkhardt Henry Iii; Steven J. Frank; Frederick D. Weber
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1987-12-22
Filing date: 1988-11-24
Publication date: 2000-05-18
Anticipated expiration: 2008-11-25
Also published as: EP0322116A3; ATE189070T1; EP0322116A2; JPH022451A; EP0936778A1; DE3856394D1; JP2782521B2; CA1320003C; EP0322116B1

Description

Allgemeiner Stand der Technik

Diese Erfindung betrifft im allgemeinen digitale Datenverarbeitungssysteme und insbesondere eine Busstruktur, die zur Verwendung mit Multiprozessor-Rechnersystemen geeignet ist.
Multiprozessor-Rechnersysteme stellen vielfache unabhängige zentrale Verarbeitungseinheiten (CPUs) bereit, die kohärent miteinander verbunden sein können. Neue Bemühungen auf dem Gebiet der Multiprozessoren konzentrierten sich auf Multiprozessorsysteme, in denen jeder einer Mehrzahl von Prozessoren mit einer reservierten Direktzugriffs- oder Cache- Speichereinheit ausgestattet ist. Diese mehrfachen Prozessoren kommunizieren über eine gemeinsame Systembusstruktur miteinander (d. h. Systeme mit gemeinsamem Bus) oder signalisieren innerhalb eines gemeinsamen Speicheradreßbereichs (d. h. Systeme mit gemeinsamem Adreßraum).
In den letzten Jahren wurde eine große Auswahl von Strukturen und Verfahren vorgeschlagen oder entwickelt, um die Prozessoren eines Multiprozessors mit gemeinsamem Bussystem untereinander zu verbinden.
Ein solches Multiprozessor-Rechnersystem mit gemeinsamem Bus ist in der UK-Patentanmeldung Nr. 2 178 205 (am 4. Februar 1987 veröffentlicht) offenbart. Dieses System wird so aufgefaßt, daß es eine Mehrzahl von Prozessoren umfaßt, die jeweils ihren eigenen reservierten Cache-Speicher aufweisen, und bei dem die Cache-Speicher über einen gemeinsamen Bus miteinander verbunden sind.
Herkömmliche Systeme mit gemeinsamem Bus besitzen jedoch keine hinreichende Bandbreite, um mehrfache Prozessoren mit kurzen effektiven Zugriffszeiten während Perioden mit hoher Buskonkurrenz zu versehen. Obwohl eine Anzahl von Cache- Schemata zum Zwecke der Verringerung der Buskonkurrenz vorgeschlagen und entwickelt wurden, begrenzt die Bussättigung immer noch die Geschwindigkeit und die Größe von Multiprozessor-Rechnern.
Außerdem ist die Geschwindigkeit einer herkömmlichen Busstruktur durch die Lichtgeschwindigkeit und die Buslänge begrenzt. Wenn mehr Prozessoren mit einem herkömmlichen Bus verbunden werden, erhöht sich insbesondere die Buslänge und erhöht sich somit die für die Signalübertragung erforderliche Zeit.
Eine weitere Klasse von Verbindungssystemen, die als Crossbar-Netzwerke bekannt sind, vermeiden einige der Einschränkungen herkömmlicher Bussysteme. Bei einem Crossbar-Netzwerk kann jedoch der von einem gegebenen Signal genommene Weg nicht eindeutig festgesetzt werden. Überdies wachsen die Kosten wie das Quadrat der Anzahl von miteinander verbundenen Prozessoren. Diese Eigenschaften machen Crossbar- Netzwerke für Multiprozssorsysteme ungeeignet.
Folglich gibt es einen Bedarf für ein Verbindungssystem für Multiprozessor-Rechnersysteme, das das große Volumen von durch die mehrfachen Prozessoren erzeugten Verbindungszugriffsanforderungen fassen können. Es gibt insbesondere einen Bedarf für ein Verbindungssystem, bei dem die Übergabezeit von der Anzahl der miteinander verbundenen Prozessoren unabhängig ist.
EP-A-0 014 926 offenbart ein digitales Datenverarbeitungssystem gemäß dem Oberbegriff von Anspruch 1.
Wie in Fig. 2 dieser Veröffentlichung offenbart, beinhaltet jede Schnittstelle zwei parallele Schieberegister, die abwechselnd zur Verbindung mit einem Zwischenprozessorbusring und einem zugehörigen Prozessor geschaltet werden können.
Die Schnittstelle kann nur die Funktion des Leitens eines gegebenen Informationspakets herauskopieren.
Es ist somit Aufgabe der Erfindung, ein verbessertes digitales Multiprozessor-Datenverarbeitungssystem bereitzustellen.
Die vorliegende Erfindung ist durch die Merkmale des kennzeichnenden Teils von Anspruch 1 gekennzeichnet.
Bei einer Ausführungsform der Erfindung umfaßt die Busstruktur unidirektionale Flußwege für eine Information darstellende Signale und umfassen die Zellenverbindungseinheiten Elemente zum Antreiben der eine Information darstellenden Signale entlang des von der Busstruktur definierten Busweges.
Vorzugsweise beinhaltet jede Stufe des Schieberegisterelements Signalsspeicher- und Registerelemente zum Speichern eines digitalen, eine Information darstellenden Signalworts aus (n) digitalen Bits, wobei (n) eine positive ganze Zahl ist, und umfassen die Zellenverbindungseinheiten auf angewendete digitale Taktzyklussignale des Taktgebers reagierende Zeitsteuerungselemente, um eine Information darstellende digitale Wörter nacheinander über aufeinanderfolgende Stufen des Schieberegeisterelements mit einer durch die digitale Taktzyklusrate gesteuerten Rate anzutreiben. Gemäß diesem Aspekt der Erfindung beinhaltet das Schieberegisterelement Elemente zum Speichern eines gegebenen digitalen Worts in einer gegebenen Stufe des Schieberegisterelements für einen angewendeten digitalen Taktzyklus und Übergeben eines gegebenen digitalen Wortes an eine nachfolgende Stufe des Schieberegisterelements nach einem angewendeten digitalen Taktzyklus. Überdies gehört bei diesem Aspekt der Erfindung zu jeder Zellenverbindungseinheit eine Untermenge von (s) Stufen der Schieberegisterstruktur, wobei (s) eine positive ganze Zahl ist, so daß sich ein gegebenes digitales Wort für (s) angewendete digitale Taktzyklen in einer zu jeder Zellenverbindungseinheit gehörigen Stufe befindet.
Die Schieberegisterstruktur kann Elemente zum aufeinanderfolgenden Übertragen digitaler Signalpakete beinhalten, die (w) entsprechende digitale Wörter umfassen, wobei (w) eine positive ganze Zahl ist, so daß sich ein digitales Wort, das einem gegebenen digitalen Signalpaket entspricht, für (s) X (w) digitale Taktzyklen in wenigstens einer zu einer gegebenen Zellenverbindungseinheit gehörigen Stufe befindet.

Kurze Beschreibung der Zeichnungen

Es werden nun als Beispiel Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in welchen:
Fig. 1 die Struktur eines Multiprozessor-Rechnersystems darstellt, das gemäß der Erfindung aufgebaut ist;
Fig. 2 eine Einzelheit der Struktur einer in Fig. 1 dargestellten Verarbeitungszelle darstellt;
Fig. 3 eine Mehrzahl der Verarbeitungszellen von Fig. 2 darstellt, die durch ein gemäß der Erfindung aufgebautes Bussystem miteinander verbunden sind;
Fig. 4 eine Einzelheit der Struktur einer Zellenverbindung von Fig. 3 darstellt;
Fig. 5 eine Einzelheit der Struktur einer Zellenverbindungseinheit in der Zellenverbindung von Fig. 4 darstellt;
Fig. 6 die zu den Zellenverbindungen von Fig. 3 gehörigen Schieberegisterstufen darstellt;
Fig. 7 die Taktsignalverteilung in der Ausführungsform von Fig. 3 darstellt; und
Fig. 8 den Inhalt eines beispielshaften Datenpakets darstellt, das von der Ausführungsform von Fig. 3 verarbeitet wird.

Beschreibung der Struktur der dargestellten Ausführungsform

Fig. 1 stellt einen Multiprozessorrechner dar, der ein gemäß der Erfindung aufgebautes Bussystem verwendet. Das Multiprozessorsystem ist hierarchisch aus Prozessoren, Zellen und Domänen aufgebaut. Jede der Verarbeitungszellen 0, 1, 2 und 3 enthält einen Prozessor und einen Cache-Speicher, wie unten in Verbindung mit Fig. 2 erörtert. Die Zellen 0-3 sind durch Zellenverbindungen (CIs) 10-13 und den Bus 8 miteinander verbunden, wodurch sie gemeinsam die Domäne 0 bilden. Domänen sind wiederum durch Domänenverbindungen (nicht gezeigt) miteinander verbunden, um ein vollständiges System zu bilden. Die Struktur der Zellenverbindungen ist nachfolgend in Verbindung mit Fig. 4 und 5 beschrieben und die Struktur und der Betrieb des dargestellten Multiprozessorsystems ist in der gleichzeitig anhängigen europäischen Patentanmeldung EP-A-0 322 177 ausführlicher erörtert.
Fig. 2 stellt die Komponenten der Verarbeitungszelle 0 dar, die einen Prozessor (PROC) 50, einen Cache-Speicher 40 und eine Zellenverbindung (CI) 10 beinhaltet. In Fig. 2 sind Daten-, Paritäts- und Steuersignale angegeben, die zwischen dem Prozessor 50, dem Cache-Speicher 40 und der Zellenverbindung 10 übermittelt werden. Die zu jedem jeweiligen Signal gehörige Datenwegbreite ist durch Zahlen in Klammern angegeben. Beispielsweise haben zwischen der Zellenverbin dung 10 und dem Cache-Speicher 40 übermittelte Cache-Datensignale (cache_data [64]) eine Datenwegbreite von 64 Bit, wie auch zwischen dem Cache-Speicher 40 und dem Prozessor 50 übermittelte Prozessordatensignale (p data[64]).
Wie Fig. 2 darstellt empfängt und überträgt die Zellenverbindung 10 Signale DOMAIN DATA (dmn_data), Signale DOMAIN PARITY (dmn_parity), Signale DOMAIN EMPTY (dmn_empty), Signale DOMAIN HEADER (dmn_hdr), Signale DOMAIN CELL ADDRESS (dmn_cell_addr) und Signale DOMAIN CLOCK (dmn_clk50), die nachfolgend ausführlicher erörtert werden. Außerdem verarbeitet die Zellenverbindung 10 Cache-Speicher-Arbitration-, Leit-, Operations- und Paritätssignale, wie in Fig. 2 angegeben. Die Struktur der Verbindungszelle 10 wird unten in Verbindung mit Fig. 4 ausführlicher erörtert. Darüber hinaus kann ein weiteres Verständnis der Schaltkomponenten und Struktur des Cache-Speichers 40 und Prozessors 50 unter Bezugnahme auf die oben genannte, gleichzeitig anhängige europäische Anmeldung erhalten werden. Die Zellenverbindung 10 stellt eine Verbindung der Zelle 0 in einer Domäne mit mehrfachen Zellen, wie der in Fig. 3 dargestellten, bereit.
Fig. 3 stellt die Konfiguration einer Domäne mit zehn Zellen dar, die die Zellen 0-9 enthält, die gemäß der Erfindung in einer Doppelring-Busstruktur miteinander verbunden sind, die als Ring A und B organisiert ist. Die Verwendung mehrerer Ringe ist ein wichtiges Merkmal der Ausführungsform, das das System befähigt, im Falle von Ausfällen einer Komponente an einem einzelnen Punkt, weiter zu arbeiten, und die Bandbreite des Verbindungssystems erhöht. Bei einer bevorzugten Praxis der Erfindung ist bei Verwendung zweier Ringe, A und B, der Ring A für gerade Seitenadressen im Speicher umfassende Übermittlungen und B für ungerade Seitenadressen im Speicher konfiguriert. Dieser überlappende bzw. verzahnende (nachfolgend "verzahnend" genannt) Modus wird nachfolgend ausführlicher erörtert. Fachleute auf dem Gebiet verstehen, daß die Erfindung in einer Ausführungsform mit mehr als zwei Ringen in die Praxis umgesetzt werden kann.
Die Ringe A und B sind vorzugsweise synchrone Schieberegister mit 50 Megahertz, die mehrfache Datenspeicherstufen mit einer Bandbreite von 128 Bit aufweisen, wie in Fig. 3 angegeben. Jede der Zellen 0-9 kommuniziert mit den Ringen A und B über zwei zugehörige Zellenverbindungen (CIs). Wie Fig. 3 darstellt verbinden die Zellenverbindungen 10-19 die Zellen 0-9 jeweils mit Ring B, während die Zellenverbindungen 20-29 die Zellen 0-9 jeweils mit Ring A verbinden.
Eine bevorzugte Zellenverbindungsstruktur ist in Fig. 4 dargestellt. Zwei Zellenverbindungseinheiten (CIUs) 72 und 73 und zwei statischer RAMs (SRAMs) 70 und 71 mit 64K · 4 sind in Paaren konfiguriert, um eine einzige Zellenverbindung 20 zu bilden. Ebenso werden die Zellenverbindungseinheiten 62 und 63 und die SRAMs 60 und 61 verwendet, um die Zellenverbindung 10 zu bilden. Jede Zellenverbindung weist Datenverbindungen mit 64 Bit von ihrer Zelle von einem jeweiligen Ring (dmn_data) und eine Verbindung mit 64 Bit zu ihrem Zellen-Cache-Bus (cache_data) auf. Die Struktur und der Betrieb eines solchen Zellen-Cache-Bus sind in der oben genannten, gleichzeitig anhängigen europäischen Anmeldung beschrieben. Über diese Verbindungen bewegt die Zellenverbindung Anforderungen und Antworten zwischen den Zellen und einem jeweiligen Ring.
Die Ringverbindungen jeder Zellenverbindung bilden gemeinsam einen Eingangsanschluß und einen Ausgangsanschluß. Im Betrieb bewegt jede Zellenverbindung die Daten an ihrem Eingangsanschluß über zwei Stufen (die vier Signalspeicher umfassen), modifiziert die Daten, wie es von einer gegebenen Operation einer Zellenverbindungseinheit gefordert wird, und bietet die Daten an ihrem Ausgangsanschluß an.
Wenn eine Anzahl von Zellenverbindungen in einer Schleife verbunden sind, bilden folglich die Verzögerungsstufen ein Schieberegister, wie Ring A oder Ring B. Jede Zellenverbindung empfängt Daten von der vorhergehenden Zellenverbindung in ihrem Ring und übermittelt Daten zur nächsten. Ein nachfolgend ausführlicher beschriebenes Einfüge- und Auswahlprotokoll gestattet den Zellenverbindungen, Daten zwischen Zellen zu übermitteln.
Wie Fig. 4 darstellt wird jede Zellenverbindungseinheit (CI) von zwei Zellenverbindungseinheiten (CIUs) und zugehörigen SRAMs zum Speichern von Zustandsbits gebildet. Jede Zellenverbindungseinheit (CIU) besteht wiederum aus einer Mehrzahl integrierter Schaltungen. Die integrierten Schaltungen, die die Zellenverbindungseinheit (CIU) 72 bilden, sind in Fig. 5 dargestellt.
Die Cache-Bus-Verbindung der Zellenverbindung ist eine bidirektionale Schnittstelle. Die Zellenverbindung empfängt Daten vom Cache-Bus, um sie zum Ring zu senden, und gibt Daten, die sie vom Ring empfängt, auf den Cache-Bus, damit sie von der Cache-Steuereinheit oder der Domänenleiteinheit verwaltet werden. Die Struktur und der Betrieb bevorzugter Cache-Steuer- und Domänenleiteinheiten sind in der oben erwähnten, gleichzeitig anhängigen europäischen Anmeldung beschrieben.
Wie in Fig. 6 dargestellt trägt jede Zellenverbindung zwei Scheiberegisterstufen zu den Schieberegisterstrukturen der Ringe A und B bei. Beispielsweise besteht ein Ring mit 10 Zellenverbindungen, wie die in Fig. 6 gezeigten Ringe A und B, aus zwanzig Fließbandstufen. Jede Fließbandstufe ist fähig, ein eine Information darstellendes Signal, das ein Datenwort darstellt, selektiv zu speichern und zu übergeben. Alle Datenwörter laufen durch den Ring um, indem sie parallel mit einer Rate von einer Stufe pro angewendetem Taktzy klus fortschreiten. Es ist dieses Merkmal der Ausführungsform, das es jeder Zelle erlaubt, die Quelle und das Ziel jedes Datenwortes auf dem Bus eindeutig zu identifizieren und für jedes Datenwort geeignete Verarbeitungsschritte zu bestimmen. Ein Beispiel einer bevorzugten Taktsignalverteilungskonfiguration ist in Fig. 7 dargestellt.
Erfindungsgemäß ist die Zellenverbindungseinheit (CIU) 72 aus einer Peripherieeinheit 80, einer CIU-Etikettiereinheit 81, einer SRAM-Steuereinheit 82, einer Cache-Bus-Steuereinheit 83, einer CIU-Datenwegeinheit 84, einer CIU-Hauptsteüereinheit 85 und einer CIU-Verzeichniseinheit 86 aufgebaut. Die in Fig. 5 dargestellten integrierten Schaltungen enthalten Signalspeicher, FIFO-Puffer, Multiplexer (MUXs) und weitere herkömmliche Schaltelemente.
Insbesondere ist der zur CIU-Datenwegschaltung 84 gehörige CIU-Datenweg ein 36 Bit breiter Datenweg, der niedrige und hohe Cache-Gruppeneinheiten, einen Auswahl-FIFO und einen Einfüge-FIFO beinhaltet. Diese vier Einheiten stellen gemeinsam Wege zum (i) Bewegen von Adressen von der durch die Ringe A und B verbundenen Domäne und vom Cache-Bus zum Verzeichnis zum Nachschlagen von Adressen, (ii) Bewegen von Paketen durch die beiden Fließbandstufen jeder CIU, (iii) Bewegen von Paketen von der Domäne zum Cache-Bus und (iv) Bewegen von Paketen vom Cache-Bus zur Domäne bereit.
Die niedrigen und hohen Cache-Gruppeneinheiten leiten geeignete Adressen zur CIU-Verzeichnisschaltung 86 zum Nachschlagen und liefern eine Modifikation der Verzeichniseinträge. Insbesondere können die Cache-Gruppeneinheiten Domänen-, Cache- oder ständig umlaufende Adressen für Nachschlageoperationen übermitteln, Verzeichniseinträge modifizieren und Daten vom Verzeichnis 86 zum zugehörigen Cache- Bus bewegen.
Die Auswahl-FIFO-Einheit bewegt Daten von den CIU-Domäneneingängen in eine Halteregisterdatei und übermittelt diese Daten danach an die CIU-Domänenausgänge. Außerdem sorgt die Einfüge-FIFO-Einheit für das Mofizieren von Paketen auf der von den Ringen A und B gebildeten Domäne. Der zur CIU-Datenwegeinheit 84 gehörige Datenweg-Steuerabschnitt empfängt Befehle von der Hauptsteuereinheit 85 und wandelt sie in Befehlssignale zur Verwendung durch die Elemente des CIU- Datenwegs um. Ausführliche schematische Darstellungen und Diagramme der zeitlichen Regulierung für die Elemente dieser integrierten Schaltungen sind in Anhang A dargelegt, der hier aufgenommen ist.
Die Steuerung der CIU 72 auf höchster Ebene wird von der CIU-Hauptsteuerschaltung 85, der SRAM-Steuerschaltung 82 und der Cache-Bus-Steuerschaltung 83 geleitet. Die Hauptsteuerschaltung 85 empfängt die Bits PACKET HEADER und EMPTY STATUS und liefert eine Sequentialisierung an den Verzeichnisblock, um das Nachschlagen von Adressen auszuführen. Die Hauptsteuerschaltung 85 verwendet die Ergebnisse dieser Nachschlageoperationen, um zu bestimmen, welche der Operationen PASS, EXTRACT und INSERT, die nachfolgend ausführlicher erörtert werden, geeignet ist. Die Hauptsteuereinheit 85 führt diese Operationen auf der Basis von Signalen von der CIU-Datenwegschaltung 84 und der Cache-Bus-Steuerschaltung 83 aus.
Die SRAM-Steuerschaltung 82 erzeugt Steuersignale zum Adressieren der externen SRAMs 70 und 71, die von der CIU 72 verwendet werden und in Fig. 4 dargestellt sind. Die Cache-Bus-Steuerschaltung 83 leitet die Arbitration- und Flußsteuerung auf dem Cache-Bus. Die Cache-Bus-Steuerschaltung 83 empfängt Befehlssignale von der Hauptsteuerschaltung 85 und überträgt wiederum Zustandsberichtssignale an die Hauptsteuerschaltung 85.

Signale und Felder

Wie Fig. 7 zeigt wird ein einziges Domänen-Taktsignal (h, 1), das vom Taktgenerator 30 erzeugt wird, auf die gesamte von den Ringen A und B gebildete Domänenverbindung verteilt. Der Domänentakt (h, 1) liefert eine synchrone Information zur zeitliche Regulierung mit 50 MHz an die Zellenverbindungen innerhalb der von den Ringen A und B gebildeten Domänenverbindung.
Durch richtiges Verteilen des Domänentakts (h, 1) ist der effektive Taktversatz für eine Zellenverbindung, wie beispielsweise die Zellenverbindung 14, die der Zelle 4 entspricht, der Taktversatz zwischen der Eingangsstufe 14.0 dieser Zellenverbindung und der vorhergehenden benachbarten Zellenverbindung (Zelle 2) und ihrer Ausgangsstufe 14.1 und ihrer nächsten benachbarten Zelle (Zelle 6). Ein bedeutender Vorteil der Erfindung ist, daß sich der Taktversatz nicht summiert und die Ausbreitungszeit zwischen den Zellenverbindungen von der Anzahl der Zellenverbindungen oder Stufen unabhängig ist.
Das grundlegende Ergebnis ist, daß die Taktzykluszeit - d. h. das Inverse der Taktfrequenz - der Domänenverbindung einfach die Zykluszeit zwischen zwei benachbarten Zellenverbindungen ist. Die Taktzykluszeit erhöht sich nicht und die Frequenz verringert sich nicht, wenn die Anzahl von Zellenverbindungen erhöht wird. Somit ist der Fluß von Operationen durch den Ring konstant, wenn die Anzahl von Zellenverbindungen in einem Ring erhöht wird, während sich die Anzahl von Busoperationen linear erhöht, die während eines vollständigen Buszyklus ausgeführt werden können. Dies ist ein wichtiges Merkmal der Erfindung, das für Multiprozessorstrukturen ideal geeignet ist.
Die Hochgeschwindigkeitseigenschaft einer gemäß der Erfindung aufgebauten Domänenverbindung wird durch zwei topologische Faktoren weiter verbessert. Erstens treibt die Ausgangsstufe (d. h. zweite Stufe) jeder Zellenverbindung eine einzige Last an, die Eingangsstufe der benachbarten Zellenverbindung. Zweitens erfordert jede Zellenverbindung die Verbindung nur zu ihren beiden benachbarten Zellenverbindungen, was eine große Nähe aller direkt verbundenen Zellenverbindungen gestattet. Diese Kombination von absoluter minimaler Belastung und sehr kurzer physikalischen Entfernung zwischen benachbarten Zellen minimiert die Ausbreitungszeit zwischen Zellenverbindungen.
Fachleute auf dem Gebiet werden verstehen, daß während die oben in Verbindung mit Fig. 7 beschriebene Ausführungsform einen synchronen Takt verwendet, die Erfindung in Verbindung mit einer asynchronen oder selbstgetakteten Taktkonfiguration in die Praxis umgesetzt werden kann.
Gemäß der Ausführungsform werden durch einen gegebenen Ring umlaufende Daten in Datenpakete von zehn Datenwörtern unterteilt, die zehn Scheiberegisterringstufen entsprechen. Die Anzahl von Schieberegisterstufen muß ein genaues Vielfaches der Anzahl von Datenwörtern im Datenpaket sein. Wenn beispielsweise ein Ring mit zwanzig Zellen und zwei Registerstufen pro Zelle gegeben ist, besteht der Ring aus vierzig Stufen. Somit können in diesem Ring vier Pakete mit zehn Wörtern gleichzeitig übergeben werden. Diese Eigenschaft ist unten in Tabelle I verallgemeinert. TABELLE I
Die Erfindung wird vorzugsweise in Verbindung mit der in Fig. 8 gezeigten Paketkonfiguration in die Praxis umgesetzt. Das erste Datenwort in jeder Hälfte ist eine Adresse, das zweite Datenwort ist ein Befehl und die verbleibenden Datenwörter sind Daten, wie in Fig. 8 angegeben. Fachleute auf dem Gebiet werden verstehen, daß alternative Paketkonfigurationen möglich sind und im Umfang der Erfindung liegen.
Zusätzlich zu den oben beschriebenen Operationen kann eine Zellenverbindung das Befehlsfeld eines Pakets modifizieren. Beispielsweise kann eine Zellenverbindung ein Paket auswählen, indem sie das Paket aus dem Ring kopiert und das Befehlsfeld auf EMPTY ändert. Alternativ würde, wenn eine Zellenverbindung ein Paket nur kopiert, das Befehlsfeld unverändert bleiben, was dem Paket gestattet, weiter durch den Ring umzulaufen.
Alle Paketen laufen nur einmal durch die Domänenverbindung um. Diese Eigenschaft ergibt sich aus einem Betriebsprotokoll, in welchem jede Operation von derselben Zellenverbindung erzeugt und zurückgezogen wird. Zellen, die ein Paket auswählen, um Antwortdaten hinzuzufügen, müssen das Paket später wieder einfügen.
Die Operationen, die die Zellenverbindungseinheiten auf den Paketen ausführen können, schließen somit die folgenden ein:
PASS PACKET: Die Zellenverbindungseinheit übermittelt ein Paket von ihren Ringeingängen zu ihren Ringausgängen ohne jegliche Modifikation, wenn das Paket eine Adresse bezeichnet, von der die Zellenverbindung keine Kenntnis hat.
EXTRACT PACKET: Die Zellenverbindungseinheit wählt ein Paket aus dem Ring aus, wenn es eine Anforderung, die die Zellenverbindungseinheit an den Ring gemacht hat, darstellt oder eine Adresse enthält, wonach die Zellenverbindungseinheit handeln muß. Wenn die Zellenverbindungseinheit ein Paket aus dem Ring auswählt, modifiziert sie den Befehl des Pakets, um die Auswahl anzugeben.
SEND PACKET zum Cache-Bus: Die Zellenverbindungseinheit sendet jedes Paket, das sie aus dem Ring auswählt, zur Verwaltung durch die Cache-Steuerung zum Cache-Bus.
RECEIVE PACKET vom Cache-Bus: Die Cache-Steuerung kann zum Einsetzen in den Ring ein Paket an die Zellenverbindungseinheit senden. Die Zellenverbindungseinheit empfängt diese Pakete und hält sie fest, bis sie in den Ring eingefügt werden können.
INSTER PACKET: Die Zellenverbindungseinheit fügt immer dann ein Paket in den Ring ein, wenn sie ein auf das Einfügen wartendes Paket hat und das laufende Ringpaket als EMPTY markiert ist.
Bei einer bevorzugten Ausführungsform der Erfindung trägt die von den Ringen A und B gebildete Domänenverbindung zwei Mengen von Feldern, die als die Domänenfelder und die Felder der Zellenverbindungseinheit bezeichnet werden. Die Domänenfelder werden durch serielle Verbindungen von einer Zellenverbindung zur nächsten Zellenverbindung aufgebaut, die einen Ring bilden. Jede Zellenverbindung hat einen ge trennten Empfangs- und Übertragungsanschluß für die Domänenfelder, wie in Fig. 4 angegeben. Die Felder der Zellenverbindungseinheit stellten eine Kommunikation unter den Zellenverbindungseinheiten der Zelle bereit. Die Domänenfelder sind unten in Tabelle 2 zusammengefaßt:

TABELLE II: DOMÄNENFELDER

DOMAIN DATA
DOMAIN ECC
DOMAIN HEADER
DOMAIN CLOCK
CIU ID
CIU CELL ADDRESS
CIU EXTRACT
Die Felder DOMAIN DATA und DOMAIN ECC sind für das Bewegen von Daten von Ringoperationen verantwortlich. Jede Operation ist ein Paket von zehn Domänen-Bus-Übergaben. Das Feld DOMAIN HEADER markiert den Beginn einer Operation. Das Feld DOMAIN CLOCK stellt die zeitliche Regulierung für die Schieberegisterstruktur in Zusammenarbeit mit dem in Fig. 7 dargestellten Taktgenerator bereit. Das Feld CIU ID identifiziert den Typ einer Zellenverbindungseinheit, die an einer gegebenen Übergabe beteiligt ist. Das Feld CIU CELL ADDRESS identifiziert die lokale Adresse der Zelle in der Domäne. Das Feld CIU EXTRACT überträgt Information zwischen Zellenverbindungseinheiten.
Im Betrieb überträgt das Feld DOMAIN DATA die Adressen-, Befehls- und Dateninformation, die einer Operation entspricht. Die Konfiguration des Felds DOMAIN DATA besteht zuerst aus einer Adresse, dann einem Befehl und schließlich acht Datenwerten, von denen einer oder mehrere leer sein können.
Das Feld DOMAIN ECC überträgt für jede Domänendatenübergabe ein Wort für den auf Hamming basierenden Fehlerkorrekturcode (ECC). DOMAIN ECC wird von den Zellenverbindungseinheiten nicht erzeugt oder geprüft, sondern unverändert zu den Zieleinheiten übermittelt.
Das Feld DOMAIN HEADER bezeichnet ein gegebenes Wort der laufenden Domänendatenübergabe als das erste Wort eines Pakets.
Die Durchsetzung des Signals DOMAIN RESET durch die Domänenstruktur oder die Domänenleistungssteuerung bewirkt, daß jede Zellenverbindung und entsprechende Zelle in einen zurückgesetzten Zustand eintritt. Der zurückgesetzte Zustand ist in der oben erwähnten, gleichzeitig anhängigen europäischen Anmeldung beschrieben.
Die Durchsetzung von CELL RESET durch eine Zelle bewirkt, daß sich die entsprechende Zelle und Zellenverbindung zurücksetzen. Wenn sie zurückgesetzt sind, führen die Zellenverbindungen nur Operationen PASS PACKET aus.
Felder zur Steuerung der Zellenverbindungseinheiten sorgen für eine für die Zellenverbindungseinheiten spezifische Kommunikation. Diese Felder zur Steuerung der Zellenverbindungseinheiten sind unten in Tabelle III zusammengefaßt.

TABELLE III: FELDER ZUR STEUERUNG DER CIU

CIU ID
CIU EXTRACT
CIU CELL ADDRESS
Das Feld CIU ID für jede CIU ist durch die Konfiguration elektrischer Verbindung von der CIU zu den Strom- und Erdungsanschlüssen festgelegt. Diese Konfiguration setzt eine eindeutige CIU-Identifikationsnummer für jede CIU fest. Die Interpretation der Identifikationsnummer hängt davon ab, ob die Mehrfachringstruktur in einem Zwei-Wege- oder Vier- Wege-Speicherverzahnungsmodus konfiguriert ist. Normalerweise ist der Ring A für gerade Seitenadressen im Speicher und der Ring B für ungerade Seitenadressen im Speicher konfiguriert. Fachleute auf dem Gebiet werden jedoch einsehen, daß die Schieberegisterstruktur so konfiguriert sein kann, daß alle Adressen auf jedem Ring übermittelt werden. Eine Seitenadressenverzahnung wird normalerweise von Steuerstellen in den Zellenverbindungen zum Zeitpunkt der Systemkonfiguration konfiguriert. Tabelle IV unten faßt die Interpretation von id-Nummern im verzahnten Zwei-Wege-Modus zusammen.

TABELLE IV: VERZAHNT, ZWEI WEGE

ID-WERT DEFINITION
0 Haupt-CIU 1
1 Haupt-CIU 1
2 abhängige CIU 0
3 abhängige CIU 1
Tabelle V unten faßt die Interpretation von id-Nummern im verzahnten Vier-Wege-Modus zusammen:

TABELLE IV: VERZAHNT, VIER WEGE

ID-WERT DEFINITION
0 Haupteinheit 0
1 Haupt-CIU 1
2 Haupt-CIU 2
3 Haupt-CIU 1
Wenn zwei CIUs als Haupteinheit und abhängige Einheit assoziiert sind, treibt die abhängige Zellenverbindungseinheit ein Ein-Bit-Signal CIU EXTRACT an, das von ihrer Partner- Hauptzellenverbindungseinheit gelesen wird. Das Signal CIU EXTRACT wird durchgesetzt, oder nicht durchgesetzt, je nachdem ob die abhängige CIU die laufende Operation als eine identifiziert, die eine Entfernung aus der Schieberegisterstruktur erfordert.
Das Signal CIU CELL ADDRESS stellt die Adresse der das Signal durchsetzenden Zellen innerhalb der Domäne dar.
Erfindungsgemäße bilden alle Domänenverbindungsübergaben ein einziges Paket. Die von den mehrfachen Ringen gebildete Domänenverbindung wird so initialisiert, daß sie eine feste Anzahl von Paketen auf der Basis der Anzahl von Zellenverbindungen enthält. Beispielsweise enthält eine Domänenverbindung mit zwanzig Zellen acht Pakete pro Ring. Somit können bei diesem Beispiel acht Pakete pro Ring oder sechzehn Pakete pro Domänenverbindung parallel übertragen werden.
Bei einer bevorzugten Praxis der Erfindung in Verbindung mit einer Multiprozessorstruktur, wie der in der oben erwähnten, gleichzeitig anhängigen europäischen Anmeldung beschriebenen, führt die Zellenverbindung zwei Interpretationsebenen aus, um zu bestimmen, wie auf einem Paket Operationen ausgeführt werden sollen. Zuerst prüft die Zellenverbindung die im Paket spezifizierte Adresse. Die Zellenverbindung kann so konfiguriert sein, daß sie als Positiv- oder als Negativfilter arbeitet. Als Positivfilter arbeitet sie auf jeder virtuellen Systemadresse (SVA), die in ihren Cache-Deskriptoren einen Eintrag aufweist. Die Wechselwirkung von SVA-Adressen und Cache-Deskriptoren ist in der oben erwähnten, gleichzeitig anhängigen Anmeldung weiter beschrieben. Die Positivfilterkonfiguration wird verwendet, wenn eine Zellenverbindung entweder direkt oder durch eine entfernte Schnittstelle mit einem Cache verbunden ist. Die Negativfilterkonfiguration wird verwendet, wenn die Zellen verbindung mit einem Router verbunden ist. In jeder Konfiguration führt die Zellenverbindung auf an sie gerichtete SVA-Adressen Operationen aus.
Als zweites prüft die Zellenverbindung, nachdem sie eine Adresse erkannt hat, den Befehlsteil des Paketes, um zu bestimmen, ob sie das Antwortfeld des Befehls modifizieren und das Forschreiten des Pakets gestatten kann, oder ob sie das Paket aus der Domänenverbindung auswählen muß.
Eine Zellenverbindung kann ein Paket in den Ring einfügen, wenn ein leeres Paket ankommt. Ein leeres Paket wird durch einen Operationstyp IDLE im Befehlswort des Pakets angegeben. Eine gleichmäßig verteilte Nutzung der Pakete des Rings wird von der Ausführungsform bereitgestellt, weil keine Verbindungszelle ein Paket nutzen kann, das durch eine Auswahloperation gerade leer gemacht wurde. Um eine Einfügung auszuführen, muß die Zellenverbindung ihre Operation in den zehn nachfolgenden Stufen des leeren Pakets anordnen.
Es ist selbstverständlich, daß unter Voraussetzung der · Mehrfachringstruktur der Erfindung die Zellenverbindung, die anfangs eine besondere Operation in den Ring injiziert, schließlich diese Operation zurück erhält. Gleichzeitig zerstört die Zellenverbindung die Operation, indem sie das Befehlswort auf IDLE ändert. Jede Zellenverbindung, die eine Operation entfernt, die sie nicht erzeugte, muß diese Operation an den Ring zurückgeben.
Eine Zellenverbindung wählt eine Operation auf dem Ring aus, indem sie ihren Inhalt aus den zehn nachfolgenden Stufen ihres Pakets kopiert und den Operationstyp in IDLE in das Befehlswort des Pakets schreibt. Jede Zellenverbindung, die eine Operation auswählt, die sie nicht erzeugte, muß diese Operation an den Ring zurückgeben.
Die Bustrukturen werden in zwei Schritten initialisiert. Zuerst werden die Domänenstufen durch Initialisieren des Domänenkopfsignals zu Paketen mit zehn Wörtern formatiert. Als zweites wird jedes Paket zu einem Zustand IDLE initialisiert. Wenn die Anzahl von Stufen in jedem Ring kein gerades Vielfaches von zehn Stufen ist oder wenn der ringförmige Weg logisch unterbrochen ist, wird der Ring sich nicht initialisieren.
Bei einer bevorzugten Ausführungsform der Erfindung wird die Businitialisierung von einer Software mit Zellenverbindungsunterstützung aufgeführt. In jeder Zellenverbindung befindet sich ein Bit DOMAIN HEADER STATUS, das durch Verifikation des Signals DOMAIN HEADER angibt, ob die Domäne richtig formatiert ist. Wenn das Bit DOMAIN HEADER STATUS angibt, daß ein gegebener Ring nicht richtig formatiert ist, führt ein Befehl SETUP DOMAIN, der von einer gegebenen Zelle an eine Zellenverbindung ausgegeben wird, eine Domäneninitialisierung durch.
Es ist somit zu sehen, daß die Erfindung die oben dargelegten Zeile unter denen, die aus der vorhergehenden Beschreibung offensichtlich sind, erreicht. Es ist selbstverständlich, daß am obigen Aufbau und in den vorhergehenden Operationsfolgen Änderungen vorgenommen werden können. Es ist folglich beabsichtigt, daß alle in der obigen Beschreibung enthaltenen oder in den beigefügten Zeichnungen gezeigten Dinge eher als darstellend als im einschränkenden Sinne interpretiert werden.
Es ist auch selbstverständlich, daß die folgenden Ansprüche alle Gattungs- und speziellen Merkmale der Erfindung, wie sie hier beschrieben ist, und alle Aussagen zum Umfang der Erfindung abdecken soll, die sprachlich als dazwischen fallend betrachtet werden könnten.
Wo hier in irgendeinem Anspruch erwähnten technischen Merkmalen Bezugszeichen folgen, sind diese Bezugszeichen nur zum Zwecke der Verbesserung der Verständlichkeit der Ansprüche aufgenommen.

Claims

1. Digitale Datenverarbeitungsvorrichtung des Typs mit:

A) einer Buseinrichtung (RING A; RING B) zum Übergeben von Paketen (Fig. 8), wobei jedes Paket eine Vielzahl von Mehrbitwörtern umfaßt, wobei die Buseinrichtung eine Schieberegistereinrichtung beinhaltet, die eine Reihe von digitalen Speicher- und Übergabestufen (10.0-29.1), die in einer Ringkonfiguration verbunden sind, zum sequentiellen Speichern und Übergeben der Pakete umfaßt, wobei jede Stufe in der Schieberegistereinrichtung eine Einrichtung zum Speichern wenigstens eines Wortes beinhaltet, und

B) einer Mehrzahl von Verarbeitungszellen (0-3), wobei jede Verarbeitungszelle beinhaltet:

i) eine zugehörige Speichereinrichtung (40) zum Speichern von Information und

ii) eine Zellenverbindungseinrichtung (10-13), die mit einer zugehörigen Untermenge der Stufen und der zugehörigen Speichereinrichtung verbunden ist, wobei die Zellenverbindungseinrichtung eine Steuereinrichtung (62, 63, 72, 73) für die Paketübergabe beinhaltet, die so angeordnet ist, daß sie selektiv ausführt:

1) eine Übergabeoperation, um die zugehörige Untermenge von Stufen zu befähigen, ein von einer zur vorhergehenden Verarbeitungszelle gehörigen Stufe empfangenes Paket an eine Stufe zu übergeben, die zur nächsten Verarbeitungszelle gehört, und

2) eine Auswahloperation, um die zugehörige Untermenge von Stufen zu befähigen, ein von einer zur vorherigen Verarbeitungszelle gehörigen Stufe empfangenes Paket an die zu seiner Verarbeitungszelle gehörigen Speichereinrichtung (40) zu übergeben; dadurch gekennzeichnet, daß

C) alle Stufen in einer einheitlichen Ringkonfiguration verbunden sind und

D) die Steuereinrichtung (62; 63; 72; 73) für die Paketübergabe so angeordnet ist, daß sie selektiv die eine oder beide der folgenden Operationen ausführt:

a) eine Wiederholungsoperation, die ein eine Information darstellendes Signal im Paket an die zur nächsten Verarbeitungszelle gehörigen Stufe übergibt und gleichzeitig das eine Information darstellende Signal in die zu seiner Verarbeitungszelle gehörige Speichereinrichtung kopiert, und

b) eine Modifikationsoperation, die das Paket wie durch eine gegebene Zellenverbindungsoperation gefordert so modifiziert, daß sie entweder eine neue Paketinformation einsetzt oder auf eine Auswahloperation reagiert.

2. Digitale Datenverarbeitungsvorrichtung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß jede Zellenverbindungseinrichtung mit wenigstens zwei seriell verbundenen der Mehrzahl von Stufen verbunden ist.

3. Digitale Datenverarbeitungsvorrichtung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Steuereinrichtung für die Paketübergabe selektiv die Übergabe-, Auswahl- und Wiederholungsoperationen in Verbindung mit einem Paket ausführt, während wenigstens ein Teil des Pakets (Fig. 8) in der zugehörigen Untermenge von Stufen (10.0-29.1) gespeichert ist.

4. Digitale Datenverarbeitungsvorrichtung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Zellen- 63; 72; 73) umfaßt, die auf angelegte digitale Zyklussignale (DMNX_CLK50_X) eines Taktgebers (30) reagieren, um wenigstens ein ausgewähltes digitales Signalpaket (Fig. 8) über aufeinanderfolgende Stufen an die zugehörige Untermenge von Stufen (10.0-29.1) mit einer Rate zu übergeben, die auf die digitale Zyklusrate des Taktgebers (30) reagiert.

5. Digitale Datenverarbeitungsvorrichtung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Zellenverbindungseinrichtung weiterhin selektiv eine Modifizierungsoperation ausführt, um wenigstens etwas der Information in einem Paket, das von einer zu einer anderen der Verarbeitungszellen gehörigen Stufe empfangen wird, zu modifizieren und danach ihre zugehörige Untermenge von Stufen zu befähigen, das Paket an eine zu noch einer anderen Verarbeitungszelle gehörigen digitalen Speicher- und Übergabestufe zu übergeben.

6. Digitale Datenverarbeitungsvorrichtung nach Anspruch 5, bei der die Steuereinrichtung (62; 63; 72; 73) für die Paketübergabe so angeordnet ist, daß sie selektiv wenigstens eine der Modifizierungs-, Auswahl-, Wiederholungs- und Übergabeoperationen auf demselben digitalen Signalpaket (Fig. 8) auf der Basis einer Verbindung, wenn überhaupt einer, zwischen Information im Paket (Fig. 8) und Information, die in der zugehörigen Speichereinrichtung (40) gespeichert ist, ausführt.

7. Digitale Datenverarbeitungsvorrichtung nach Anspruch 6, bei der wenigstens eine Verarbeitungszelle (0-3) umfaßt

A. eine Verzeichnungseinrichtung (86) zum Speichern von Signalen, die in der zugehörigen Speichereinrichtung (40) gespeicherte Information darstellen,

B. eine Einrichtung, die an die Zellenverbindungseinrichtung (10-13) und die Verzeichniseinrichtung (86) gekoppelt ist, zum Erzeugen eines Steuersignals für die Zellenverbindung auf der Basis eines Vergleichs der Verzeichniseinrichtung (86) und

C. die Zellenverbindungseinrichtung (10-13) eine Einrichtung, die selektiv auf das Steuersignal für die Zellenverbindung antwortet, zum Ausführen der wenigstens einen Modifizierungs-, Auswahl-, Wiederholungs- und Übertragungsoperation auf dem digitalen Signalpaket (Fig. 8) umfaßt.

8. Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die wenigstens eine Verarbeitungszelle (0-3) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Anforderung zur Paketspeicherung darstellt, zur zugehörigen Zellenverbindungseinrichtung (10-13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Anforderungssignal zur Paketspeicherung reagiert, um ein ausgewähltes Informationssignal in einer zugehörigen Stufe (10.0-29.1) der Schieberegistereinrichtung zu speichern.

9. Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die wenigstens eine Verarbeitungszelle (0-3) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Anforderung für den Zugang zum Paket darstellt, zur zugehörigen Zellenverbindungseinrichtung (10-13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Anforderungssignal für den Zugang zum Paket reagiert, um der Verarbeitungszelle (0-3) Zugang zu in einer zugehörigen Stufe (10.0-29.1) der Schieberegistereinrichtung gespeicherten Information zu verschaffen.

10. Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 8, bei der die wenigstens eine Verarbeitungszelle (0-3) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Anforderung für die Paketauswahl darstellt, zur zugehörigen Zellenverbindungseinrichtung (10-13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Anforderungssignal für die Paketauswahl reagiert, um in einer zugehörigen Stufe (10.0-29.1) der Schieberegistereinrichtung gespeicherte Information auszuwählen und diese ausgewählte Information an die zugehörigen Verarbeitungszelle (0-3) zu übergeben.

11. Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die wenigstens eine Verarbeitungszelle (0-3) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Anforderung für die Paketwiederholung darstellt, zur zugehörigen Zellenverbindungseinrichtung (10- 13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Anforderungssignal für die Paketwiederholung reagiert, um in einer zugehörigen Stufe (10.0-29.1) der Schieberegistereinrichtung gespeicherte Information zu wiederholen und diese wiederholte Information an die zugehörige Verarbeitungszelle (0-3) zu übergeben.

12. Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die wenigstens eine Verarbeitungszelle (0-3) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Anforderung für die Paketübergabe darstellt, zur zugehörigen Zellenverbindungseinrichtung (10-13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Anforderungssignal für die Paketübergabe reagiert, um in einer zugehörigen Stufe (10.0-29.1) der Schieberegistereinrichtung gespeicherte, ungeänderte Information an eine zweite nachfolgende zugehörige Stufe (10.0-29.1) der Schieberegistereinrichtung zu übergeben.

13. Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die wenigstens eine Verarbeitungszelle (0-3) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Anforderung zur Paketidentifizierung darstellt, zur zugehörigen Zellenverbindungseinrichtung (10-13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Anforderungssignal Paketidentifizierung reagiert, um in einer zugehörigen Stufe (10.0-29.1) der Schieberegistereinrichtung gespeicherte Information als das erste Informationssignal eines digitalen Signalpakets (Fig. 8) zu identifizieren.

14. Digitale Datenverarbeitungsvorrichtung nach Anspruch 13, bei der die Zellenverbindungseinrichtung (10-13) beinhaltet

A. eine Einrichtung zum Erzeugen und Übertragen eines Steuersignals für die Zellenverbindung, das eine Befehl zur Paketidentifizierung darstellt, zur zugehörigen Zellenverbindungseinrichtung (10-13) und

B. die zugehörige Zellenverbindungseinrichtung (10- 13) eine Einrichtung beinhaltet, die auf das Befehlssignal zur Paketidentifizierung reagiert, um in einer zugehörigen Stufe (10.0-29.1) des Schieberegisters gespeicherte Information auf einen ausgewählten Wert zu setzen, der dieses Informationssignal als das erste solche Signal in einem digitalen Signalpaket identifiziert (Fig. 8).

15. Digitale Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die Zellenverbindung eine Einrichtung zum Assemblieren eines digitalen Signalpakets umfaßt (Fig. 8), das Information beinhaltet, die eine Adresse, einen Befehl und Daten umfaßt.

16. Digitale Datenverarbeitungsvorrichtung nach den Ansprüchen 1 bis 7, bei der die Schieberegistereinrichtung beinhaltet

A. eine Einrichtung (10) zum Speichern eines gegebenen digitalen Worts in einer ersten Stufe (10.0-29.1) der Schieberegistereinrichtung und

B. eine Einrichtung (10), die auf das angewendete digitale Signal (DMNx_CLK50_x) des Taktgebers (30) reagiert, um das in der ersten Stufe (10.0-29.1) gespeicherte digitale Wort an eine nachfolgende Stufe (10.0-29.1) der Schieberegistereinrichtung zu übergeben.

17. Digitale Datenverarbeitungsvorrichtung nach Anspruch 16, bei der ein gegebenes digitales Wort in der Untermenge von Stufen (10.0-29.1), die zu der Zellenverbindungseinrichtung (10-13) gehören, für N angewendete digitale Zyklen des Taktgebers (30) resident ist.

18. Digitale Datenverarbeitungsvorrichtung nach Anspruch 17, bei der die Schieberegistereinrichtung eine Einrichtung (10.0-29.1) zum gleichzeitigen Übergeben von p digitalen Signalpaketen an aufeinanderfolgende Stufen (Fig. 8), wobei p eine positive ganze Zahl ist, die durch

p = cN/w

gegeben ist, worin c die Anzahl der Zellenverbindungseinrichtungen (10-13), die mit der Buseinrichtung (RING A; RING B) verbunden sind, und die w die Anzahl von digitalen Wörtern in jedem digitalen Signalpaket ist (Fig. 8).

19. Digitale Datenverarbeitungsvorrichtung nach Anspruch 17, bei der der Fluß der digitalen Wörter durch die Stufen der Schieberegistereinrichtung konstant bleibt, wenn sich die Anzahl von Stufen (10.0-29.1) der Schieberegistereinrichtung erhöht.

20. Digitale Datenverarbeitungsvorrichtung nach Anspruch 17, bei der der Zyklusversatz des Taktgebers (30), der zu dem wenigstens einen Satz von digitalen Zyklen des Taktgebers (30) gehört, bezüglich jeder der N Stufen (10.0-29.1) der Schieberegistereinrichtung im wesentlichen konstant bleibt, wenn sich die Zahl N erhöht.

21. Digitale Datenverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 7, bei der die Zellenverbindungseinrichtung (10-13) wenigstens eine der folgenden umfaßt:

A. eine Einsetzpuffereinrichtung zum Speichern wenigstens eines ausgewählten digitalen Signalpakets (Fig. 8) zur Übergabe an wenigstens eine Stufe (10.0-29.1) der zugehörigen Untermenge von Stufen (10.0-29.1) zum Einsetzen in die Schieberegistereinrichtung und

B. eine zweite Puffereinrichtung zum Speichern wenigstens eines ausgewählten digitalen Signalpakets (Fig. 8), das aus der zugehörigen Untermenge von Stufen (10.0-29.1) ausgewählt wird.