DE3724012A1 - Strukturierter halbleiterkoerper - Google Patents

Strukturierter halbleiterkoerper

Info

Publication number
DE3724012A1
DE3724012A1 DE19873724012 DE3724012A DE3724012A1 DE 3724012 A1 DE3724012 A1 DE 3724012A1 DE 19873724012 DE19873724012 DE 19873724012 DE 3724012 A DE3724012 A DE 3724012A DE 3724012 A1 DE3724012 A1 DE 3724012A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
structured
layer sequence
body according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873724012
Other languages
English (en)
Inventor
Ulf Dr Koenig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19873724012 priority Critical patent/DE3724012A1/de
Publication of DE3724012A1 publication Critical patent/DE3724012A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen strukturierten Halbleiterkör­ per nach dem Oberbegriff des Patentanspruchs 1.
Die Erfindung ist insbesondere anwendbar zur Herstellung von elektronischen oder optoelektronischen integrierten Schaltungen aus III/V-Halbleitermaterialien oder Si-, SiGe-Materialien auf Si- oder III/V-Halbleitersubstraten.
In der nicht vorveröffentlichten Patentanmeldung P 37 20 304.5 ist die Herstellung passiver dreidimensional angeordneter Halbeiterbauelemente aus III/V-Halbleiterverbindungen beschrieben, die in Serie und parallel schaltbar sind.
Derzeitige Herstellungverfahren von integrierten Schaltun­ gen beschränken sich jedoch hauptsächlich auf zweidimen­ sionale, d. h. in einer Ebene, angeordneten Halbleiterbau­ elemente. Die zweidimensionalen integrierten Schaltungen haben den Nachteil, daß sie einen großen Flächenbedarf und dadurch lange Verbindungen zwischen den Halbleiterbauele­ menten und eine lange Laufzeit der Ladungsträger erfordern.
Der Erfindung liegt daher die Aufgabe zugrunde, einen gattungsgemäßen strukturierten Halbleiterkörper anzugeben, der insbesondere für schnelle elektronische und optoelek­ tronische integrierte Schaltungen geeignet ist und bei einer zuverlässigen und kostengünstigen Herstellung eine hohe packungsdichte von optoelektronischen und elektroni­ schen Bauelementen ermöglicht.
Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteil­ hafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen zu entnehmen.
Ein Vorteil der Erfindung liegt darin, daß dreidimensional angeordnete III/V-Halbleiterbauelemente mit Si- und Si/SiGe- Bauelementen monolithisch integriert werden können.
Voraussetzung für derartig komplexe, integrierte Schaltun­ gen sind geeignete Epitaxieverfahren, insbesondere die MBE(molecular beam epitaxy), die CVD (chemical vapor deposition) und die MOCVD (metal organic vapor deposition). Damit können Halbleiterschichtenfolgen aufgewachsen werden, die aus GaAs-, Inp oder Si-Schichten sowie dazu kompatiblen Halbleiterschichten aus GaAsInP, InAlAs oder SiGe bestehen. Dadurch ist es möglich, daß z.B. GaAs-Schichten auf kostengünstigen Si-Substraten aufgewachsen werden oder daß im gleichen Epitaxieprozeß halbisolierende Zwischenschichten, vorzugsweise aus InP oder GaAs, und leitende Halbleiterschichten aus z.B. InAlAs oder GaAsInP abgeschieden werden.
Außerdem ist von Vorteil, daß bei der Herstellung von dreidimensionelen Schaltungen die Maskierungen und Bauele­ mentverbindungen in kostengünstiger und technisch vorteil­ hafterweise vereinfacht werden und sich dadurch die Lauf­ zeiten der Ladungsträger verkürzen.
Beim Aufbau dreidimensionaler Schaltkreise sind die Halb­ leiterbauelemente vertikal zur Halbleiterschichtenfolge angeordnet. In Fig. 1 ist eine Halbleiterschichtenfolge dargestellt, die aus Teilschichtenfolgen T 1, T 2,...T m besteht. Die Teilschichtenfolgen T 1, T 2,...T m sind aus drei leitenden Halbleiterschichten 2 ma, 2 mb, 2 mc mit m 1, 2... und einer halbisolierenden Zwischenschicht 2 m + 1 aufgebaut sind. Die leitenden Halbleiterschichten 2 ma, 2 mb 2 mc (m = 1, 2 ...) sind in den folgenden Ausführungsbei­ spielen derart dotiert, daß sie eine npn-Struktur besit­ zen. In den Teilschichtenfolgen T 1, T 2,...T m sind aktive und/oder passive Halbleiterbauelemente herstellbar.
Die Erfindung ist nicht auf die npn-Struktur der Teil­ schichtenfolgen beschränkt, sondern die leitenden Halblei­ terschichten 2 ma, 2 mb, 2 mc können auch eine pnp-Struktur aufweisen. Außerdem können für eine ausschließlich aus dreidimensional angeordneten Dioden und/oder Sperrschicht­ kapazitäten aufgebaute Schaltung die Teilschichtenfolgen lediglich aus zwei unterschiedlich dotierten Halbleiter­ schichten und einer halbisolierenden Zwischenschicht bestehen.
Weiterhin können die Teilschichtenfolgen aus mehr als drei leitenden Halbleiterschichten aufgebaut werden, so daß beispielsweise die Teilschichtenfolgen eine n++n⁺pn⁻n++- oder p++pnn++-Struktur besitzen.
Die halbisolierenden Zwischenschichten dienen zur elektri­ schen Isolierung der leitenden Halbleiterschichten der Teilschichtenfolgen.
Durch die Kontaktierung der leitenden Halbleiterschichten der Schichtenfolge über Kontaktwannen wird eine vorteil­ hafte planare Bauweise von dreidimensional angeordneten Bauelementen erreicht. In der nicht vorveröffentlichten deutschen Patentanmeldung P 37 20 305 ist die Kontaktie­ rung von mehrschichtigen Halbleiterbauelementen über entsprechende Kontaktwannen beschrieben. Sind aus techno­ logischen Gründen Kontaktwannen nicht herstellbar, so können die dreidimensional angeordneten Bauelemente in Mesabauweise hergestellt werden oder durch eine Kombina­ tion aus partieller Mesaätzung und partieller, flacher Implantation bzw. Diffusion können die entsprechenden Halbleiterschichten der Bauelemente kontaktiert werden. Eine Planarisierung derartig strukturierter Halbleiterkör­ per erfolgt dann durch Auffüllen der Atzgräben mit Polyimid oder Fließglasern.
Die Erfindung wird im folgenden anhand von Ausführungsbei­ spielen unter Bezugnahme auf schematische Zeichnungen näher erläutert.
Fig. 1 zeigt den Halbleiterschichtaufbau des strukturierten Halbleiterkörpers.
Fig. 2 zeigt den Aufbau einer beispielhaften Halbleiterschichtenfolge, deren leitende Halbleiterschichten über getrennt angeord­ nete Kontaktwannen kontaktiert werden.
Fig. 3 und Fig. 4 zeigen Ersatzschaltbilder für mögliche Parallel- und Reihenschaltungen von Dioden, die aus einer Halbleiterschichtenfolge gemäß Fig. 2 herstellbar sind.
Fig. 5 zeigt das Ersatzschaltbild einer Differenz­ verstärkerstufe 52, 53 mit nachfolgendem Emitterfolger 54.
Fig. 6 zeigt den Aufbau und die Kontaktierung einer Halbleiterschichtenfolge zur Herstellungeiner dreidimensionalen Schaltungsanordnung gemäß Fig. 5.
Fig. 7 zeigt eine Aufsicht auf eine Schaltungsan­ ordnung gemäß Fig. 5.
In den nachfolgenden Ausführungsbeispielen besteht der strukturierte Halbleiterkörper aus einem Substrat 1, aus z.B. halbisolierendem InP oder halbisolierendem GaAs oder aber leitenden InP, GaAs oder Si auf dem eine erste Halb­ leiterschicht 1 a aufgebracht ist. Die erste Halbleiter­ schicht 1 a hat verschiedene Funktionen in Bezug auf das Substrat 1 und die darauf aufgewachsene Halbeiterschich­ tenfolge:
  • a) Ist das Substrat 1 leitend und besteht die erste Halbleiterschicht 1 a aus z.B. halbisolierendem InP, so hat die erste Halbleiterschicht 1 a die Funktion einer Isolatorschicht. Die Inp-Schicht ist z.B. Fe-dotiert und besitzt eine Schichtdicke von 100 nm bis 2 µm.
  • b) Besitzen Substrat 1, z.B. Si, und die Halbleiter­ schicht 2 a, z.B. Si0,5Ge0,5, eine unterschiedliche Gitterstruktur, so dient die erste Halbleiterschicht 1 a, z.B. Si0,7Ge0,3, als Anpassungsschicht.
  • c) Besitzt das Substrat 1 Kristalldefekte, so wirkt die erste Halbleiterschicht 1 a als Pufferschicht.
  • d) Ist die erste Halbleiterschicht 1 a als Übergitter aus z.B. fehlangepaßten InP/GaP-Schichten aufgebaut, so wirkt dieses Übergitter sowohl als Pufferschicht als auch als Anpassungsschicht. Das Übergitter gleicht mechanische Spannungen aus, die zwischen fehlangepaß­ ten Substraten und der Halbleiterschichtenfolge auftreten.
Auf die erste Halbleiterschicht 1 a ist beispielsweise eine erste Teilschichtenfolge T 1 aus
  • - einer n⁻-dotierten Halbleiterschicht 2 a aus GaInAs mit einer Ladungsträgerkonzentration von ungefähr 1016cm-3 und einer Schichtdicke von etwa 0,1 µm,
  • - einer p⁺-dotierten Halbleiterschicht 2 b aus GaInAsp mit einer Ladungsträgerkonzentration von ungefähr 1018cm-3 und einer Schichtdicke von etwa 50 nm,
  • - einer n⁺-dotierten Halbleiterschicht 2 c aus Inp mit einer Ladungsträgerkonzentration von ungefähr 1018cm-3 und einer Schichtdicke von etwa 0,1 µm, und
  • - einer halbisolierenden Zwischenschicht 3 aus Fe­ dotiertem oder undotiertem InP mit einem spezifi­ schen Widerstand von mehr als 103 Ω cm und einer Schichtdicke von 50 nm bis 500 nm,
aufgewachsen.
Der in den Ausführungsbeispielen angegebene strukturierte Halbleiterkörper besteht aus je drei übereinander angeord­ neten Teilschichtenfolgen T 1, T 2, T 3, derart, daß
  • a) die Teilschichtenfolgen T 1, T 2, T 3, den gleichen Aufbau besitzen, so daß eine periodische Halbleiter­ struktur entsteht, oder
  • b) sich die Teilschichtenfolgen T 1, T 2, T 3 in mindestens einer Halbleiterschicht bezüglich des Halbleitermate­ rials und/oder der Dotierung und/oder der Schicht­ abmessung unterscheiden, so daß eine aperiodische Struktur entsteht.
Die Teilschichtenfolgen T 1, T 2, T 3 besitzen jeweils eine npn-Struktur.
Die Halbleitermaterialien der Teilschichtenfolgen sind nicht auf die für die Teilschichtenfolge T 1 angegebenen III/V-Halbleiterverbindungen beschränkt. Weitere Kombina­ tionen von III/V-Halbleiterverbindungen, z.B. GaAlAsSb mit binären, ternären oder quaternären Varianten, oder aber Si-, SiGe-Schichten können für den Aufbau der Teilschich­ tenfolgen verwendet werden.
Die leitenden Halbleiterschichten besitzen Schichtdicken von etwa 20 nm bis 500 nm und Ladungsträgerkonzentrationen von ungefähr 1014 bis 5×1018 cm-3.
In den Ausführungsbeispielen ist der strukturierte Halb­ leiterkörper aus lediglich drei Teilschichtenfolgen aufge­ baut, so daß der prinzipielle Aufbau dreidimensionaler Schaltkreise in einfacher und übersichtlicher Weise dar­ stellbar ist.
Im Ausführungsbeispiel 1 gemäß Fig. 2 sind die leitenden Halbleiterschichten der Teilschichtenfolgen T 1, T 2, T 3 über getrennt angeordneten Kontaktwannen kontaktierbar. Die n-leitenden Halbleiterschichten 2 a, 2 c, 4 a, 4 c, 6 a, 6 c der Teilschichtenfolgen T 1, T 2, T 3 werden über die n-do­ tierten Kontaktwannen 14, 12, 16, 18, 10, 8 und die p-lei­ tenden Halbleiterschichten 2 b, 4 b, 6 b werden über die p-dotierten Kontaktwannen 13, 17, 9 kontaktiert. Die elektrischen Anschlüsse 20 bis 28 der Kontaktwannen sind planar auf die halbisolierende Halbleiterschicht 7 aufge­ bracht. Es sind sperrfreie metallische Kontakte aus z.B. AuGe oder AuZn. Die Kontaktwannen werden beispielsweise erzeugt durch Ionen-Implantation oder Diffusion. Im Falle von III/V-Halbleiterschichten wird beispielsweise Zn diffundiert oder Sb oder B implantiert. Im Falle von Si-, SiGe-Schichten wird z.B. As diffundiert.
Die Dotierkonzentrationen der Kontaktwannen betragen etwa zwischen 1017 bis 1019cm-3.
In den Teilschichtenfolgen T 1, T 2, T 3 sind Bipolar-, Heterobipolartransistoren, p/n-Dioden, Kapazitäten und Widerstände herstellbar, die in verschiedener Weise ver­ schaltbar sind.
Beispielsweise ist eine Reihenschaltung von Dioden gemäß dem Ersatzschaltbild in Fig. 3 möglich, da Einzeldioden abgegriffen werden können. Zur Herstellung der Reihen­ schaltung ist z.B. der n-Kontakt 22 der Diode D 3 mit dem p-Kontakt 27 der Diode D 2, sowie der n-Kontakt 28 der Diode D 2 mit dem p-Kontakt 24 der Diode D 1 verbunden. Die äußeren Anschlüsse der Reihenschaltung liegen auf dem p-Kontakt 21 der Diode D 3 und dem n-Kontakt 25 der Diode D 1.
In Fig. 4 ist das Ersatzschaltbild für eine mögliche Parallelschaltung von drei Dioden D 1, D 2, D 3 abgebildet, die in einer Halbleiterschichtenfolge gemäß Fig. 2 drei­ dimensional angeordnet sind. Die p-Kontakte 24, 27, 21 der Dioden D 1, D 2, D 3 sind miteinander verbunden und die Eingänge liegen beispielsweise an den n-Kontakten 25, 28, 22. Eine derartige Schaltung von Dioden kann z.B. als NAND-Gatter mit drei Eingängen in der Digitaltechnik verwendet werden.
Die elektrische Isolierung der dreidimensional angeordneten Bauelemente gemäß Fig. 2 erfolgt über Separationswannen 11, 15, 19. Diese Separationswannen 11, 15, 19 werden entweder durch Implantation und/oder Diffusion mit z.B. mit Protonen oder durch geeignete Ätztechniken und anschließendem Auffüllen mit z.B. Polyimid hergestellt. Die Separationswannen 11, 15, 19 besitzen einen spezifi­ schen Widerstand von mehr als 103 Ω cm.
Die Schichtdicken der leitenden Halbleiterschichten sind so dünn gewählt (ca. 0,1 µm), daß die auftretenden para­ sitären p/n-Übergänge zwischen den Kontaktwannen und die damit verbundenen Leckströme vernachlässigbar sind. Eine Isolierung der n- und p-dotierten Kontaktwannen innerhalb einer Teilschichtenfolge durch Separationswannen ist deshalb meist nicht erforderlich.
Im Ausführungsbeispiel gemäß Fig. 6 ist der Aufbau und die Kontaktierung einer Halbleiterschichtenfolge des erfin­ dungsgemäßen Halbleiterkörpers angegeben, aus der drei­ dimensional angeordnete Transistoren einer Verstärkerstufe 52, 53 und eines Emitterfolgers 54 herstellbar sind. In Fig. 5 ist das Ersatzschaltbild dieser Differenzverstär­ kerstufe 52, 53 mit nachfolgendem Emitterfolger 54 ange­ geben.
Die im Ersatzschaltbild (Fig. 5) angegebenen Bezugszeichen entsprechen denjenigen in Fig. 6. Zu den Transistoren 52, 53, 54 gehören die Basis-Halbleiterschichten 2 b, 4 b, 6 b, die Kollektor-Halbleiterschichten 2 a, 4 c, 6 c, sowie die Emitter-Halbleiterschichten 2 c, 4 a, 6 a. Diese in der dargestellten Form (Fig. 6) übereinanderliegenden Halb­ leiterschichten sind über entsprechend mehrfach dotierte Kontaktwannen 29 bis 37 kontaktiert. Die Herstellung von derartigen mehrfach-dotierten Kontaktwannen und Separa­ tionswannen ist in der nicht vorveröffentlichten deutschen Patentanmeldung P 37 20 305.3 für Mehrschicht-Halbleiter­ bauelemente beschrieben. Die Kontaktwannen 29 bis 37 besitzen an der Oberfläche des Halbleiterkörpers angebrach­ te metallische Kontakte 44 bis 50. Die Isolierung der elektrischen Kontakte und/oder Bauelemente erfolgt über Separationswannen 15, 38 bis 43.
Die im Ersatzschaltbild (Fig. 5) eingezeichneten Wider­ stände sind über die Kontaktwannen 32, 36, 37 und die Transistorschichten einstellbar durch Wahl der Dotierung und Dimensionierung der Kontaktwannen und Halbleiterschich­ ten. Die Widerstände können aber auch extern in die Schaltung integriert werden, wobei jedoch weitere elektri­ sche Anschlüsse zur Kontaktierung erforderlich sind.
Im Ersatzschaltbild gemäß Fig. 5 sind außer den elektri­ schen Kontakten 44 bis 50 die Zuleitungen zu den Halblei­ terschichten über die Kontaktwannen 29 bis 37 angegeben.
Die Verbindung zwischen dem Basiskontakt 49 und dem Kollek­ torkontakt 46 des Emitterfolgers 54 erfolgt auf der Ober­ fläche des Halbleiterkörpers z.B. über eine elektrische Leiterbahn 51.
Da bei einer derartigen dreidimensionalen Schaltung eine Vielzahl von Halbleiterschichten zu kontaktieren sind, ist es zweckmäßig, die zugehörigen beispielsweise streifenför­ migen Kontakte in zueinander senkrecht liegenden Rich­ tungen anzuordnen. In Fig. 7 ist eine Aufsicht auf den strukturierten Halbleiterkörper gemäß Fig. 6 dargestellt mit einer derartigen Kontaktanordnung. Die Schnitte AA′ bzw. BB′ der Halbleiterschichtenfolge gemäß Fig. 6 sind in Fig. 7 senkrecht zueinander angeordnet.
Die Erfindung ist nicht auf die beschriebenen Ausführungs­ beispiele beschränkt, sondern sinngemäß auf weitere Halb­ leiterschaltungen anwendbar.

Claims (10)

1. Strukturierter Halbleiterkörper, bestehend aus einer auf einem Halbleitersubstrat epitaktisch aufgewachsenen Halbleiterschichtenfolge, zur Herstellung dreidimensiona­ ler Halbleiterschaltungen, dadurch gekennzeichnet,
  • - daß die Halbleiterschichtenfolge mindestens zwei aufeinander aufgewachsene Teilschichtenfolgen (T 1, T 2) enthält, und
  • - daß jede Teilschichtenfolge aus mindestens zwei unterschiedlich dotierten Halbleiterschichten (2 a, 2 b) und einer halbisolierenden Zwischenschicht (3) besteht (Fig. 1).
2. Strukturierter Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß jede Teilschichtenfolge (T 1, T₂,...T m ) der Halbleiterschichtenfolge mindestens eine entsprechende Halbleiterschicht (2 c, 4 c,...2 mc) besitzt, die bezüglich ihrer Halbleitermaterialien, Dotierung und Schichtabmessung gleich ist.
3. Strukturierter Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschichtenfolge aus unterschiedlich aufgebauten Teilschichtenfolgen (T 1, T 2,...T m ) besteht, derart, daß sich die Halbleiterschichten (2 a, 2 b, 2 c, 3) jeder Teilschichtenfolge in ihren Halblei­ termaterialien, Dotierungen und Schichtenabmessungen unterscheiden.
4. Strukturierter Halbleiterkörper nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet,
  • - daß in mindestens zwei Teilschichtenfolgen (T 1, T 2) die Halbleiterschichten entsprechend den herzustel­ lenden aktiven und/oder passiven Bauelementen ausge­ bildet sind, und
  • - daß die Teilschichtenfolgen (T 1, T 2,...T m ) derart aufgebaut sind, daß die darin ausgebildeten akti­ ven und/oder passiven Bauelemente zu dreidimensiona­ len Schaltungen integrierbar sind.
5. Strukturierter Halbleiterkörper nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet, daß die akti­ ven Bauelemente als Dioden, Bipolar- oder Heterobipolar­ transistoren ausgebildet sind.
6. Strukturierter Halbleiterkörper nach einem der vorher gehenden Ansprüche, dadurch gekennzeichnet, daß die passi­ ven Bauelemente als Widerstände und Kapazitäten ausgebil­ det sind.
7. Strukturierter Halbleiterkörper nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet, daß die Halb­ leiterschichtenfolge aus III/V-Halbleiterverbindungen besteht.
8. Strukturierter Halbleiterkörper nach einem der An­ sprüche 1 bis 6, dadurch gekennzeichnet, daß die Halb­ leiterschichtenfolge aus Si- und SiGe-Schichten zusammen­ gesetzt ist.
9. Strukturierter Halbleiterkörper nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet, daß zwischen Halbleitersubstrat (1) und der Halbleiterschichtenfolge eine erste Halbleiterschicht (1 a) aufgebracht ist, die als Puffer- und/oder Anpassungsschicht ausgebildet ist.
10. Strukturierter Halbleiterkörper nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet, daß die Kon­ taktierung der in der Halbleiterschichtenfolge dreidimen­ sional angeordneten Bauelemente über dotierte kontakt­ wannen erfolgt, die senkrecht zu den Halbleiterschichten eingebracht sind.
DE19873724012 1987-07-21 1987-07-21 Strukturierter halbleiterkoerper Withdrawn DE3724012A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873724012 DE3724012A1 (de) 1987-07-21 1987-07-21 Strukturierter halbleiterkoerper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873724012 DE3724012A1 (de) 1987-07-21 1987-07-21 Strukturierter halbleiterkoerper

Publications (1)

Publication Number Publication Date
DE3724012A1 true DE3724012A1 (de) 1989-02-02

Family

ID=6331984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873724012 Withdrawn DE3724012A1 (de) 1987-07-21 1987-07-21 Strukturierter halbleiterkoerper

Country Status (1)

Country Link
DE (1) DE3724012A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338692A (en) * 1989-04-27 1994-08-16 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338692A (en) * 1989-04-27 1994-08-16 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5396089A (en) * 1989-04-27 1995-03-07 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface

Similar Documents

Publication Publication Date Title
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE19640003B4 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
EP0450274A1 (de) Halbleiteranordnung mit durch Feldeffekt steuerbarer Raumladungszone und Verfahren zu deren Herstellung
DE2329659A1 (de) Monolithisch integrierte halbleiterschaltungsanordnung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE3718684A1 (de) Halbleiterkoerper
DE3828809A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3512841C2 (de)
EP0198383A2 (de) Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung
DE3724012A1 (de) Strukturierter halbleiterkoerper
DE3712864C2 (de) Monolithisch integrierter Photoempfänger
DE3743776C2 (de) Verfahren zur Herstellung vergrabener Halbleiterbauelemente
DE3709302C2 (de) Monolithisch integrierte Senderanordnung sowie Verfahren zu ihrer Herstellung
DE3629685C2 (de) Photoempfänger
EP0272372B1 (de) Verfahren zur Herstellung eines monolithisch integrierten Photoempfängers
DE3620686C2 (de) Strukturierter Halbleiterkörper
KR950000664B1 (ko) AlxG_a1-_xAs 반도체 장치의 제조 방법
DE4115022A1 (de) Optoelektronische halbleiteranordnung, optoelektronisches array mit einer mehrzahl solcher halbleiteranordnungen sowie herstellungsverfahren dazu
DE3727517C2 (de) Verfahren zur Herstellung isolierter Halbleiterbereiche in einem Halbleiterkörper und damit hergestellte strukturierte Halbleiterkörper
DE3629684A1 (de) Photoempfaenger
DE4039103A1 (de) Bipolare halbleiteranordnung und verfahren zu deren herstellung
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3813837A1 (de) Multifunktionale dreidimensionale schaltung
DE3743774A1 (de) Stapelbare halbleiterbauelemente

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee