DE3720046A1 - Integrierte schaltung - Google Patents

Description

Die Erfindung betrifft eine integrierte Schaltung gemäß Oberbegriff des Patentanspruchs 1.

Elektrostatische Entladungen stellen eine ernste Gefahr für die Zuverlässigkeit von integrierten Schaltungen (ICs) dar. Das gilt insbesondere bei ICs der Metall-Oxid-Halbleiter- Familie (MOS), weil diese ICs hohe Impedanzen aufweisen, die ausreichend große Leckströme zum sicheren Ableiten elektrostatischer Spannungen nicht zulassen.

In einer IC-Schutzschaltung gegen elektrostatische Entla­ dungen wird eine Vielzahl von in Reihe geschalteten Strom­ begrenzungswiderständen sowie eine Vielzahl von Dioden vor­ gesehen. Die Strombegrenzungswiderstände werden in Reihe zwischen der Gate-Elektrode eines MOS-Feldeffekttransistors (MOSFET) und einem Signal-Eingangsstift eingeschaltet, wäh­ rend die Dioden zwischen die Widerstände oder den Signal- Eingangsstift einerseits und die Stromschienen des MOSFET andererseits gesetzt werden. Diese Schutzschaltung arbeitet zufriedenstellend, wenn der IC in eine Leiterplatte gesteckt wird und entweder die Platte einen Netzanschluß- Entkopplungskondensator besitzt oder die Platte mit einer Stromzuleitung verbunden wird. Wenigstens eine der Dioden soll im Vorwärtsmodus leiten, und ein relativ großer Netz­ anschluß-Siebkondensator oder der Entkopplungskondensator der Platte sollen eine Rückleitung niedriger Impedanz für den Dioden-Einschwingstrom liefern, so daß die elektrosta­ tische Entladung je nach Polarität auf eine der Stromschie­ nen geschaltet wird.

Wenn jedoch der IC nicht auf einer Leiterplatte gestöpselt oder verdrahtet wird oder wenn der IC mit einer Platte ver­ bunden wird, die nicht in eine Stromzuleitung gestöpselt wird und kein Entkopplungskondensator auf der Platte vor­ handen ist, muß man sich für die Ableitung der elektrosta­ tischen Entladungen auf den Weg über in den Schaltungen vorhandene parasitäre Dioden und - bei komplementären MOS­ FETs (CMOS) - auf parasitäre gesteuerte Siliziumgleichrich­ ter mit typischen Durchbruchsspannungen zwischen 40 und 80 Volt verlassen. Das ist bei MOS-Bauelementen mit einer minimalen Bauelementlänge (Gate-Länge) von wenigstens 5 Mikrometern zulässig.

In letzter Zeit wurden jedoch Anstrengungen unternommen, ICs mit Gate-Längen von 1 Mikrometer und weniger herzustel­ len. Solche ICs weisen typische Drain/Source-Durchbruchs­ spannungen von 6 bis 7 Volt auf. Die parasitären Bauelemen­ te besitzen Durchbruchsspannungen, die zu hoch sind, um diese IC-MOS-Bauelemente zu schützen. Weiterhin werden durch moderne Herstellungstechniken, z.B. durch dielektri­ sche Isolierung und epitaxiale Herstellung auf einem hoch­ dotierten Substrat parasitäre gesteuerte Siliziumgleichrich­ ter oft vollständig eliminiert.

Eine Diode mit einer niedrigen Durchbruchsspannung, z.B. 10 Volt bei niedrigem Strom, die aber bei hohen Stromniveaus eine Snap-Back-Charakteristik zeigt, kann zwischen den Stromschienen des IC gebildet und eingeschaltet werden, um den Rückstrompfad für elektrostatische Entladungen zu liefern. Der Streuwiderstand und die Streuinduktivität der Stromschienen kann jedoch die Wirksamkeit der Diode bei der elektrostatischen Entladung vermindern, wodurch eine Fehlfunktion des IC als Folge einer Strominjektion vom Substrat in den aktiven Bereich des IC auftreten kann.

Außerdem kann eine große elektrostatische Entladung sogar die IC-Leiter zerstören.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zu schaffen, die einen besseren Schutz für einen IC bei elektrostatischer Entladung liefert und bei der die Wahr­ scheinlichkeit für eine Strominjektion vom Substrat und eine Zerstörung oder Beschädigung der Leiter vermindert ist. Erfindungsgemäß enthält eine integrierte Schaltung ein Paar von Stromschienen, mehrere Signalstifte, mehrere zwischen die Stromschienen eingeschaltete erste Stromkrei­ se, und mehrere jeweils an einen Signalstift angrenzende sowie zwischen den jeweiligen Signalstift einerseits und die ersten Stromkreise andererseits zum Schutz der letzte­ ren gegen schädigende, momentane Überspannungen geschal­ tete zweite Stromkreise, wobei die zweiten Stromkreise eine zwischen die Stromschienen eingeschaltete erste Snap-Back- Diode enthalten. Verbesserungen und weitere Ausgestaltun­ gen der Erfindung werden in den Unteransprüchen angegeben.

Durch die erfindungsgemäße Verwendung einer Snap-Back-Dio­ de in den zweiten Stromkreisen und durch Anordnung der letzteren in der Nähe der Signalstifte wird für die ersten Schaltkreise ein hohes Maß an Schutz erzielt, weil es mög­ lich wird, unabhängig von Streu-Induktivitäten oder -Wider­ ständen der Stromschienen einen kurzen Rückstromweg für elektrostatische Entladungen oder andere, ähnlich schädi­ gende Überströme zu schaffen. Vorzugsweise können mehrere oder alle Dioden der Schutzschaltung als Snap-Back-Dioden ausgebildet werden. Diese Dioden liefern wegen der niedri­ gen Dauerspannung bei hohen Strömen einen besseren Schutz für den gesamten IC als normale Zener- oder Lawinendioden.

Eine Snap-Back-Diode besitzt einen PIN-Aufbau, dessen Mit­ telzone auch schwach P- oder N-dotiert sein kann. Sie hat zwei stabile Zustände, d.h. ihre Durchbruchsspannung kann sowohl einen hohen als auch einen niedrigen Wert haben. Bei relativ niedrigem Strom in Sperrichtung liegt die Durch­ bruchsspannung relativ hoch. Wenn der in Sperrichtung an­ stehende Strom größer wird und eine bestimmte Grenze über­ schreitet, tritt in der Snap-Back-Diode Stoßionisation auf und die Durchbruchsspannung springt auf den niedrigeren Wert zurück.

Anhand der schematischen Darstellung in der beiliegenden Zeichnung werden Einzelheiten der Erfindung erläutert.

In der Figur wird ein IC 10 dargestellt, der ein Paar von Stromschienen 12 und 14 besitzt. Die Stromschienen 12 und 14 werden mit Netzanschlußstiften 16 bzw. 18 des IC 10 ver­ bunden. Typisch liegt an der Schiene 12 eine Spannung von 5 Volt, während die Schiene 14 geerdet, also auf etwa 0 Volt gehalten wird.

Zwischen die Stromschienen 12 und 14 wird eine Mehrzahl erster Stromkreise 20, zu der die Stromkreise 20 a und 20 b gehören, geschaltet. Ähnlich wird eine Mehrzahl zweiter Stromkreise 22 mit den einzelnen Schaltungen 22 a und 22 b, die die Schaltungen 20 a bzw. 20 b gegen elektrostatische Entladungen schützen, geschaltet. Die Stromkreise 22 a und 22 b werden zwar identisch dargestellt, Identität ist aber nicht erforderlich. Ferner, obwohl nur zwei Stromkreise 20 a und 20 b der Vielzahl von Schaltungen 20 gezeichnet wer­ den, können in der Praxis viele solcher Schaltungen vorge­ sehen werden.

Die Schaltung 20 a kann ein CMOS-Paar mit einem P-Kanal (PMOS)- und einem N-Kanal (NMOS)-FET 24 bzw. 26 enthalten. Der FET 24 besitzt eine mit der Schiene 12 verbundene Source 28, ein Gate 30, das mit dem Gate 32 des FET 26 ver­ bunden ist, und eine Drain 34, die mit der Drain 36 des FET 26 verbunden ist. Die Gates 30 und 32 erhalten über die Schaltung 22 a ein von einem Signalstift 40 kommendes Eingangssignal, während die Drains 34 und 36 über eine Lei­ tung 42 ein Ausgangssignal an weitere (nicht gezeichnete) Schaltungen innerhalb des IC 10 liefern. Die Source 38 des FET 26 wird mit der Stromschiene 14 verbunden.

Die Schaltung 20 b enthält ein Paar von NMOS-FETs 44 und 46, wobei der FET 46 so angeschlossen wird, daß er als eine Verarmungslast des FET 44 wirkt. Im einzelnen wird die Drain 48 des FET 46 mit der Stromschiene 12 verbunden, wäh­ rend das Gate 50 und die Source 52 des FET 46 miteinander und mit der Drain 54 des FET 44 sowie mit einer ein Aus­ gangssignal für weitere (nicht gezeichnete) Schaltungen innerhalb des IC 10 liefernden Leitung 60 verbunden wer­ den. Das Gate 56 des FET 44 erhält über die Schaltung 22 b ein Eingangssignal von einem Signalstift 62. Die Source 58 des FET 44 wird mit der Stromschiene 14 verbunden.

Die Schaltung 22 a wird in der Nähe des Signalstiftes 40, typisch innerhalb von 500 Mikrometern vom Signalstift 40, angeordnet. Sie enthält eine erste Stoßionisations-Snap- Back-Diode 64, deren Kathode und Anode mit den Stromschie­ nen 12 bzw. 14 gekoppelt werden. Mit dem Begriff "Stoßioni­ sations-Snap-Back-Diode" wird eine Diode gemeint, die zwei stabile Durchbruchsspannungen besitzt, von denen die eine bei niedrigen Stromniveaus und die andere als niedrige Dauerspannung bei höheren Stromniveaus als Folge von Stoß­ ionisation liegt. Eine solche Diode kann eine Folge von P-I-N-Halbleiterzonen besitzen (PIN = positiv-eigenlei­ tend-negativ). Derartige Dioden sind jedoch in einem inte­ grierten Schaltkreis schwierig herzustellen. Daher wird die I-Zone häufig durch eine schwach dotierte P- oder N-Zone substituiert. Solche Dioden zeigen Snap-Back-Charakte­ ristiken ähnlich denjenigen von PIN-Dioden und sind all­ gemein als "Read"-Dioden bekannt.

Die Kathode einer zweiten Snap-Back-Diode 66 wird mit der Stromschiene 12 und die Anode dieser Diode 66 mit dem Sig­ nalstift 40 verbunden. Auch die Kathode einer dritten Snap- Back-Diode 68 wird mit dem Signalstift 40 verbunden, wäh­ rend deren Anode zur Stromschiene 14 führt. Ein erster Wi­ derstand 70 wird mit einem seiner Enden mit dem Signal­ stift 40 und mit dem anderen Ende mit einem Ende eines zwei­ ten Widerstandes 72 und der Kathode einer vierten Snap- Back-Diode 74 verbunden. Das andere Ende des zweiten Wider­ standes 72 wird mit der Kathode einer fünften Snap-Back- Diode 76 sowie mit den Gates 30 und 32 gekoppelt. Die Ano­ den der Dioden 74 und 76 werden mit der Stromschiene 14 verbunden.

Im Ausführungsbeispiel ist die Schaltung 22 b identisch mit der Schaltung 22 a. Die Schaltung 22 b wird angrenzend an den Signalstift 62 angeordnet und wegen der - an sich nicht erforderlichen - Identität mit der Schaltung 22 a nicht ge­ sondert beschrieben. Entsprechende Elemente der Schaltung 22 b werden mit dem Zusatz a bezeichnet.

Die ursprüngliche Durchbruchsspannung aller Snap-Back-Dio­ den kann an die Erfordernisse der Schaltung durch Auswahl der Breite der I-Zonen bzw. schwach dotierten Zonen ange­ paßt werden. Beispielsweise werden etwa 10 Volt als ur­ sprüngliche Durchbruchsspannung vorgesehen. Dieser Wert liegt wenig unterhalb der Durchbruchsspannung von etwa 12 bis 14 Volt der beiden in Reihe geschalteten FETs, z.B. 24 und 26 oder 44 und 46, die eine Gate-Länge von 1 Mikro­ meter besitzen können. Im allgemeinen sinkt die Durchbruchs­ spannung der FETs mit der Gate-Länge. Für ihre Aufgabe, ausreichenden Schutz zu liefern, sollen die Snap-Back-Di­ oden sowohl hohe als auch niedrige Durchbruchsspannungen von weniger als der Durchbruchsspannung der in Reihe ge­ schalteten FETs besitzen.

Für die Beschreibung des Betriebs wird angenommen, daß der IC 10 nicht in einer Leiterplatte gestöpselt oder verdrah­ tet ist oder, wenn das der Fall ist, daß die Leiterplatte keinen Entkopplungskondensator besitzt. Beispielsweise her­ rührend von der Handhabung sollen elektrostatische Überspan­ nungen auftreten können, die einen Stromstoß zwischen den Signalstiften 40 oder 42 und den Stromschienen 12 oder 14 erzeugen.

Als erstes wird angenommen, daß eine zunehmend positive Spannung V _i an dem Signalstift 40 in Bezug auf die Strom­ schiene 12 auftritt. Wenn V _i den Wert 0,7 Volt erreicht, wird die Diode 66 in Durchlaßrichtung leitend, so daß V _i auf 0,7 Volt beschränkt und dadurch die Schaltung 20 a ge­ schützt wird.

Wenn V _i in Bezug auf die Stromschiene 12 negativ wird und die Spannungsdifferenz 10 Volt erreicht, bricht die Diode 66 zusammen und beginnt in Sperrichtung zu leiten. Wenn 10,7 Volt durch den Eigenwiderstand der Diode 66 erreicht sind, bricht die Diode 64 zusammen und wird in Sperrichtung leitend, außerdem werden die Dioden 68, 74 und 76 in Durchlaßrichtung leitend. Wenn der Stromstoß ansteigt, tritt in den Snap-Back-Dioden Stoßionisation auf, und die Durchbruchsspannung springt zurück auf einen niedrigeren Wert. Die Dioden und die Widerstände 70, 72 absorbieren also den durch V_i produzierten Strom und schützen so die Schaltung 20 a.

Wenn V _i relativ zur Stromschiene 14 positiv wird, und diese Spannungsdifferenz 10 Volt erreicht, brechen die Dioden 68, 74 und 76 durch und werden in Sperrichtung leitend. Wenn V _i wegen des Eigenwiderstandes der Diode 68 den Wert 10,7 Volt erreicht, leitet die Diode 66 in Durchlaßrichtung, und die Diode 64 bricht durch und leitet in Sperrichtung, so daß die Schaltung 20 a geschützt wird.

Wenn V _i relativ zur Stromschiene 14 negativ wird, leitet die Diode 68 bei 0,7 Volt in Durchlaßrichtung und be­ schränkt V _i auf diese Spannung, so daß die Schaltung 20 a wiederum geschützt wird.

Wenn die Spannung an der Stromschiene 12 relativ zur Strom­ schiene 14 positiv wird und 10 Volt erreicht, wird die Di­ ode 64 in Sperrichtung leitend und beschränkt dadurch die Spannung. Wenn die Spannung an der Stromschiene 12 relativ zu derjenigen an der Stromschiene 14 negativ wird und 0,7 Volt erreicht, leitet die Diode 64 in Durchlaßrichtung und beschränkt die Spannung. In jedem Fall wird die Schaltung 20 a geschützt.

Die Betriebsweise der Schaltung 22 b betreffend den Schutz der Schaltung 20 b ist identisch mit der Betriebsweise der Schaltung 22 a im Verhältnis zur Schaltung 20 a.

Durch das erfindungsgemäße Einschalten einer Diode, z.B. der Dioden 64 und 64 a in die Schaltungen 22 a bzw. 22 b und durch Anordnen der Schaltungen 22 a bzw. 22 b in der Nähe der Signalstifte 40 bzw. 62 wird ein hohes Maß an Schutz der Schaltungen 20 a bzw. 20 b erreicht, indem nämlich ein kurzer Rückstromweg für elektrostatische Entladungen oder ähnliche schädigende Überströme, z.B. auf einer Starkstrom­ leitung, unabhängig von den Streuimpedanzen oder -wider­ ständen der Stromschienen 12 und 14 bereitzustellen ist. Ferner kann durch Ausbildung aller Dioden als Snap-Back- Dioden eine niedrige Überspannung bei hohem Einschaltstrom oder dergleichen auf die geschützten Kreise im Verhältnis zum Fall bei normalen Zener- oder Lawinendioden erreicht werden.

Claims (9)

1. Integrierte Schaltung mit einem Paar von Stromschienen (12, 14), mehreren Signalstiften (40, 62), mehreren zwischen die Stromschienen (12, 14) eingeschalteten ersten Stromkreisen (20 a, 20 b) und mit mehreren jeweils an einen Signalstift (40, 62) angrenzenden sowie zwischen den jeweiligen Signalstift (40, 62) einerseits und die ersten Stromkreise (20 a, 20 b) ande­ rerseits zum Schutz der letzteren gegen schädigende momentane Überspannungen geschaltete zweite Stromkrei­ se (22 a, 22 b), wobei die zweiten Stromkreise (22 a, 22 b) eine zwischen die Stromschienen (12, 14) einge­ schaltete erste Snap-Back-Diode (64, 64 a) enthalten.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß einer der ersten Stromkreise (20 a) einen P-Kanal- Feldeffekttransistor (24) und einen mit dem P-Kanal- Transistor in Reihe geschalteten N-Kanal-Feldeffekt­ transistor (26) enthält und daß die Gates (30, 32) der Transistoren (24, 26) zusammen auf einen der zweiten Stromkreise (22 a) geschaltet sind.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß einer der ersten Stromkreise (20 b) ein Paar in Reihe geschalteter Feldeffekttransistoren (44, 46) desselben Leitungstyps enthält, daß das Gate (50) des einen Transistors (46) mit dessen Source (52) gekop­ pelt ist und daß das Gate (56) des anderen Transistors mit einem der zweiten Stromkreise (22 a) verbunden ist.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß als Leitungstyp der Transistoren (44, 46) N-Leitung vorgesehen ist.

5. Schaltung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß einer der zweiten Strom­ kreise (22 a) zusätzlich zweite und dritte Snap-Back- Dioden (66, 68) zwischen einem der Signalstifte (40) und den Stromschienen (12, 14) enthält.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der eine zweite Stromkreis (22 a) außerdem einen mit dem zugehörigen Signalstift (40) verbundenen ersten Widerstand (70) enthält und daß eine vierte Snap- Back-Diode (74) zwischen den Widerstand (70) und eine der Stromschienen (12, 14) gelegt ist.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der eine zweite Stromkreis (22 a) außerdem einen mit der vierten Snap-Back-Diode (74) verbundenen zweiten Widerstand (72) enthält und daß eine fünfte Snap- Back-Diode (76) zwischen den zweiten Widerstand (72) und eine der Stromschienen (12, 14) gelegt ist.

8. Schaltung nach Anspruch 7 dadurch gekennzeichnet, daß die erste, dritte, vierte und fünfte Snap-Back- Diode (64, 68, 74 und 76) alle mit ihrer Elektrode gleichen Typs an die eine Stromschiene (14) angeschlos­ sen sind.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Elektrode des gleichen Typs eine Anode dar­ stellt.