DE3716594A1 - Schaltungsanordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit speichereinrichtungen, in denen gespeicherte informationsportionen auf ihre richtigkeit ueberprueft werden - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für Fernmeldean­ lagen, insbesondere Fernsprechvermittlungsanlagen, mit Speicher­ einrichtungen, in denen zusätzlich zu einem Hauptspeicher für Informationsportionen ein Nebenspeicher für Hilfsinformationen vorgesehen ist, die vor einem Einschreiben der zu speichernden Informationsportionen jeweils aus denselben abgeleitet werden und anhand deren nach dem Auslesen der Informationsportionen dieselben auf ihre Richtigkeit überprüft werden, wodurch die Vorgänge des Einschreibens, der Speicherung und des Auslesens einer Funktionskontrolle auf Richtigkeit unterzogen sind, und mit Paritätsauswertern, die zur Überwachung fehlerfreier Über­ tragungsvorgänge Paritätswerte zugehörig zu Informationsportio­ nen bilden, und mit Vergleichern, denen hierzu an verschiedenen Stellen aus jeweils einer Informationsportion gewonnene Pari­ tätswerte zugeführt werden.

Eine Schaltungsanordnung dieser Art ist bereits durch die DE-OS 33 28 893 (VPA 83 P 1567) bekannt. In einer Schaltungs­ anordnung der eingangs genannten Art können Hauptspeicher und Nebenspeicher gleichartig und gleichberechtigt parallel angeord­ net sein. In diesem Falle wird also ein und dieselbe Information in jedem der beiden Speicher gespeichert. Sofern beim Auslesen einer Information aus beiden Speichern Übereinstimmung festge­ stellt wird, wird davon ausgegangen, daß der Schreibvorgang, die Speicherung sowie der Lesevorgang bei jedem der beiden Speicher fehlerfrei stattgefunden haben, weil es überaus unwahrscheinlich ist, daß unabhängig voneinander in beiden Speichern bzw. deren Schreib- bzw. Leseeinrichtungen ein und derselbe Fehler aufgetre­ ten sein sollte. Übereinstimmung zweier unabhänig voneinander gespeicherter und gelesener Informationen ist also ein hoch­ gradig sicheres Anzeichen dafür, daß Fehlerfreiheit vorliegt.

In einer Schaltungsanordnung der bekannten Art dient der Haupt­ speicher zur Speicherung der jeweiligen Information, während der Nebenspeicher zur Speicherung eines aus der jeweiligen Information abgeleiteten Paritätswertes dient. Dies ermöglicht es, das für den Nebenspeicher erforderliche Speichervolumen ganz wesentlich zu beschränken. Während der Hauptspeicher für jede zu speichernde Information so viele Speicherelemente auf­ weisen muß, wie Binärzeichen in einer jeweils zu speichernden Information enthalten sind, braucht der Nebenspeicher pro zu speichernde Information jeweils nur ein einziges Speicherele­ ment aufzuweisen, nämlich für den aus der jeweiligen Information abgeleiteten Paritätswert. Von einer jeweils zu speichernden Information wird also zunächst der Paritätswert abgeleitet, sodann werden die Information selber sowie deren Paritätswert gespeichert. Nach dem Auslesen einer Information wird aus ihr erneut der Paritätswert abgeleitet und dieser wird dann mit dem jeweils gespeichert gewesenen und ebenfalls ausgelesenen Paritätswert verglichen. Wird dabei Übereinstimmung festge­ stellt, so wird davon ausgegangen, daß die gespeichert gewe­ sene Information nach ihrem Auslesen fehlerfrei ist. Diese Bildung und Auswertung eines Paritätswertes ermöglicht es in bekannter Weise, den Aufwand für die betreffenden Speicher ein­ zuschränken. In diesem Zusammenhang ist es auch möglich, mit dem Hauptspeicher den für die Speicherung des jeweiligen Pari­ tätswertes vorgesehenen Nebenspeicher zu vereinigen in einem Gesamtspeicher, von dem also ein größerer Teil zur Speicherung der Informationen dient und ein kleinerer Teil zur Speicherung der den Informationen zugeordneten Paritätswerte. In dieser Weise ist die genannte bekannte Anordnung aufgebaut, und sie arbeitet in der angesprochenen Weise.

Die beiden zuvor behandelten Speicherungsprinzipien und Spei­ cherungsverfahren machen es möglich, Speicherungsfehler zu erkennen und eine unbemerkte Weiterverarbeitung fehlerhaft gewordener Informationen zu verhindern. Tritt jedoch ein Fehler ein, so ist der jeweils gerade laufende Informations­ verarbeitungsprozeß gestört und dies kann zu einer unerwünsch­ ten und ggf. folgenschweren Betriebsunterbrechung führen. Aus diesem Grunde wurden bereits Speicheranordnungen konzipiert, bei denen parallele Speicher vorgesehen sind, wobei jeder dieser Speicher mit einer eigenen Schreibeinrichtung und einer eigenen Leseeinrichtung ausgestattet ist. In diesem Falle ist also jede Informationsspeicherung eine dreifache. Nach einem Lesen einer Information, das also ebenfalls dreifach unabhängig voneinander erfolgt, findet ein Vergleich zwischen den dabei gelesenen drei Informationen statt. Sofern sie übereinstimmen, ist hieran völlige Fehlerfreiheit erkennbar. Stimmen nur zwei Informationen überein und weicht die dritte Information ab, so ist hieraus nicht nur zu erkennen, daß ein Fehler eingetre­ ten ist, sondern auch, wo, d.h. bei welchem Speicher, bzw. bei welcher Schreibeinrichtung bzw. bei welcher Leseeinrichtung ein Fehler eingetreten ist. Dadurch ist auch erkennbar, welche Information fehlerfrei ausgelesen worden ist, und welche In­ formation fehlerbehaftet ist. Durch dieses Speicherungsprinzip ist also gegenüber den beiden zuvor behandelten bekannten Speicherungsprinzipien nicht nur eine einfache Fehlerlokalisie­ rung möglich, sondern auch eine unterbrechungslose Weiterführung des jeweils gerade laufenden Informationsverarbeitungsprozesses. Trotz Eintreten eines Fehlers im Zusammenhang mit einem Schreib­ vorgang, Speicherungsvorgang bzw. Lesevorgang ist anschließend noch zu erkennen, wie die jeweils ursprüngliche Information richtig, d.h. fehlerfrei gelautet hat. Dies wird erkauft durch den Aufwand von drei parallelen Speichern einschließlich jeweils einer Schreibeinrichtung und jeweils einer Leseeinrichtung.

Für die Erfindung besteht die Aufgabe, das Ziel einer einfachen Fehlerlokalisierungsmöglichkeit und Fehlereliminierung hinsicht­ lich einer unterbrechungslosen Fortsetzung des jeweils gerade laufenden Informationsverarbeitungsprozesses mit geringerem Aufwand zu erreichen.

Die Erfindung löst die ihr gestellte Aufgabe dadurch, daß zwei parallele Hauptspeicher und wenigstens ein Nebenspeicher für Paritätswerte vorgesehen sind, daß bei Nichtübereinstimmung jeweils zweier aus den Hauptspeichern ausgelesenen Informations­ portionen mit Hilfe des betreffenden, gespeicherten Paritäts­ wertes erkennbar ist, welche von den beiden ausgelesenen Infor­ mationsportionen die Richtige ist, und daß bei Nichtüberein­ stimmung eines in einem Nebenspeicher zwischengespeichert ge­ wesenen Paritätswertes mit den aus den betreffenden ausgelese­ nen gleichen Informationsportionen gewonnenen Paritätswerten die Richtigkeit dieser Informationsportionen und die Fehler­ haftigkeit des betreffenden gespeichert gewesenen Paritätswer­ tes erkennbar ist.

Durch die Erfindung wird der Vorteil erreicht, daß der Aufwand für einen der drei Speicher wesentlich herabgesetzt werden kann. Trotzdem dieser Speicher nur für eine Speicherung von Paritäts­ werten ausgelegt zu sein braucht, ist eine sofortige Fehler­ lokalisierung möglich, sowie eine lückenlose Fortsetzung des jeweils gerade laufenden Informationsverarbeitungsprozesses.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung nur in wesentlich zu ihrem Verständnis beitragenden Bestandteilen dargestellt, worauf dieselbe jedoch keineswegs beschränkt ist.

Es sind zwei Hauptspeicher A 1 und A 2 vorgesehen, von denen jeder pro Nutzdaten-Wort ein Speichervolumen von je 32 bit umfaßt. Unter einem Nutzdaten-Wort sei hier eine Informations­ portion im erfindungsgemäßen Sinne verstanden. Außerdem ist ein Nebenspeicher b vorgesehen, der zur Speicherung von Paritätswerten pro Nutzdaten-Wort dient.

Beim Lesen von zwei einander entsprechenden Nutzdaten-Worten in an sich bekannter Weise aus den beiden Hauptspeichern A 1 und A 2 werden diese Nutzdaten-Worte mit Hilfe der denselben zugeordneten Paritätswerte überprüft, die aus dem Hilfsspeicher B gelesen werden. Diese Paritätswerte können pro Nutzdaten- - Wort aus mehreren bits bestehen, ebensogut jedoch auch nur aus einem einzigen. Bestehen sie aber pro Nutzdaten-Wort aus mehreren bits, so entspricht jedes von denselben immer einer Mehrzahl von bits des Nutzdaten-Wortes; je ein bit eines Pari­ tätswertes entspricht also mehreren bits des Nutzdatenwortes, jedoch jeweils nur immer einem Teil der Gesamtheit der bits des ganzen Nutzdaten-Wortes. Jeder dieser Teile umfaßt jeweils einen bestimmten Bereich des gesamten Nutzdaten-Wortes. Dabei über­ lappen sich aber diese verschiedenen Bereiche teilweise, und zwar in sukzessivem Sinne.

Durch eine Paritätsprüfung gemäß diesem Schema, also mit Hilfe von mehrstelligen binärcodierten Paritätswerten pro Nutzdaten- Wort ist in an sich bekannter Weise die Möglichkeit geschaffen, Ein-bit-Fehler nicht nur zu erkennen, sondern auch zu korrigie­ ren.

Von wesentlicher Bedeutung im erfindungsgemäßen Zusammenhang ist die Möglichkeit, bei Nichtübereinstimmung von Nutzdaten-Worten anhand des im Nebenspeicher B zugeordnet gespeicherten jeweiligen Paritätswertes zu erkennen, welcher der beiden Hauptspeicher bei Auftreten eines Fehlers fehlerhaft geworden ist. Dabei möge der Begriff "Hauptspeicher" auch immer in an sich bekannter Weise die zugehörige Schreibeinrichtung und die zugehörige Leseeinrich­ tung mitumfassen.

Nichtübereinstimmung zwischen jeweils dem einen und dem anderen von zwei zusammengehörenden Nutzdatenworten wird immer mittels der Prüfer C 1 und C 2 festgestellt, die auch als Vergleicher bezeichnet werden können. Diese Prüfer empfangen jeweils das gelesene Nutzdatenwort aus dem einem und dem anderen der beiden Hauptspeicher und bilden hieraus jeweils den Paritäts­ wert, dem bei Fehlerfreiheit der aus dem Nebenspeicher gele­ sene zugehörige Paritätswert entsprechen muß. Darüberhinaus ist es auch möglich, daß die Prüfer C 1 und C 2 unmittelbar die gelesenen Nutzdaten-Worte vollständig über den Weg c direkt miteinander vergleichen.

Zeigen nun die durchgeführten Vergleiche, daß die beiden aus den beiden Hauptspeichern jeweils gelesenen zusammengehörenden Nutzdaten-Worte nicht übereinstimmen, so zeigen die Prüfer C 1 und C 2 an, welchem der beiden gelesenen Nutzdaten-Worte der ebenfalls gespeicherte und gelesene zugehörige Paritätswert nicht entspricht. Hieran ist nicht nur erkennbar, daß ein Fehler überhaupt aufgetreten ist, sondern darüberhinaus, in welchem der beiden Hauptspeicher dieser Fehler aufgetreten ist. Es kann jedoch auch der Fall auftreten, daß beide Prüfer C 1 und C 2 beim Lesen zweier zusammengehörender Nutzdaten-Worte aus den beiden Hauptspeichern A 1 und A 2 feststellen, daß die aus ihnen gewonnen Paritätswerte in beiden Fällen nicht übereinstimmen mit dem im Nebenspeicher B zugeordnet gespeichert gewesenen und ebenfalls gelesenen Paritätswert. In diesem Falle prüfen die Vergleicher C 1 und C 2 die Übereinstimmung der beiden Nutzdaten- Worte. Liegt Übereinstimmung vor, so ist für die beiden Prüfer C 1 und C 2 hieraus erkennbar, daß die beiden Hauptspeicher A 1 und A 2 nicht fehlerbehaftet sind, sondern daß der aufgetretene Feh­ ler im Nebenspeicher B zu suchen ist.

Die Ergebnisse der von den Prüfern C 1 und C 2 durchgeführten Ver­ gleiche in der zuvor beschriebenen Weise werden von einer Aus­ wahllogik D übernommen. Wurde in der beschriebenen Weise eine Fehlerhaftigkeit in dem Hauptspeicher A 1 festgestellt, so veranlaßt die Auswahllogik D anhand der von den Prüfern C 1 und C 2 erhaltenen Prüfergebnisse, daß die Kontakte d 1 und d 2 aus ihrer dargestellten Ruhelage in ihre Arbeitslage überführt werden. Dadurch wird bewirkt, daß der im Hauptspeicher A 1 aufgetretene und erkannte Fehler unwirksam geschaltet wird. Die Weiterführung der laufenden Informationsverarbeitungsvorgänge erfolgt von da an in Zusammenarbeit mit dem Hauptspeicher A 2. Entsprechendes gilt umgekehrt, wenn der Hauptspeicher A 2 als fehlerhaft erkannt wird und der Hauptspeicher A 1 fehlerfrei geblieben ist. Wie aus der Zeichnung ersichtlich ist, führen jeweils zwei Wege von jedem der Hauptspeicher A 1 und A 2 zu den Umschaltern d 1 und d 2. Derjenige von diesen beiden Wegen, mit dem einerseits der Prüfer C 1 und andererseits der Prüfer C 2 verbunden ist, dient zur Durchgabe der Nutzdaten-Worte. Jeweils der andere Weg dient zur Durchgabe von Paritätswerten, die zusätzlich aus Leseinforma­ tionen gebildet werden, die aus den beiden Hauptspeichern aus­ gelesen werden und zusammen jeweils mit den Nutzdaten-Worten weitergegeben werden. In Zusammenhang mit der Fehlererkennung und Fehlerlokalisierung ist außer der in der beschriebenen Weise durchgeführten Fehlereliminierung (Unwirksamschaltung) auch eine entsprechende Alarmsignalgabe vorgesehen.

Der in dem Nebenspeicher B in Zuordnung zu je zwei zusammenge­ hörenden und in den Hauptspeichern A 1 und A 2 in der angegebenen Weise gespeicherten Nutzdatenworten jeweils ebenfalls gespei­ cherte Paritätswert kann ein Ein-bit-Wert, oder aber auch ein Mehr-bit-Wert sein. Letztere Ausführungsweise schafft hinaus­ gehend über die Möglichkeit einer Fehlererkennung die Möglich­ keit einer Fehlerkorrektur. Mit Hilfe eines mehrstelligen binärcodierten Paritätswertes ist es möglich, das Auftreten eines Fehlers im betreffenden Nutzdatenwort nicht nur über­ haupt zu erkennen, sondern darüber hinaus auch zu erkennen, an welcher Stelle der betreffende Fehler aufgetreten ist. Hieraus ergibt sich die Möglichkeit einer Fehlerkorrektur.

Darüber hinaus besteht die Möglichkeit, in beiden Hauptspei­ chern, vorzugsweise aber nur in einem derselben, zum Bei­ spiel im Hauptspeicher A 1 zusätzlich zu jedem Nutzdatenwort je ein Paritätsbit in einem Speicherteil a zu speichern. Tritt nun der beschriebene Fall ein, daß der Nebenspeicher B aufgrund eines erkannten Fehlers abgeschaltet wird, ist auch in dieser Situation noch eine Überwachung der Haupt­ speicher gegeben. Tritt dann nämlich ein Ein-bit-Fehler in einem der Hauptspeicher auf, so ist nicht nur diese Tatsache als solche anhand der Nichtübereinstimmung der jeweils gele­ senen beiden Nutzdatenworte erkennbar, sondern das dabei eben­ falls mit ausgelesene Paritätsbit ermöglicht eine Feststellung, welches der beiden Nutzdatenworte das verfälschte und welches der beiden das jeweils unverfälschte ist. Dies schafft die Mög­ lichkeit, den jeweils aufgetretenen Fehler unwirksam zu machen.

In Zusammenhang mit dem erfindungsgemäßen Ausführungsbeispiel ist auch das Einschreiben von Nutzdatenworten in das beschrie­ bene Speichersystem von wesentlicher Bedeutung.

Für den Fall, daß die vom übrigen System angelieferten Adressen, Nutzdaten oder zugehörigen Kontrollbits sowie die Steuerinforma­ tionen schon vor dem Einschreiben fehlerhaft sind, kann es beim Auslesen zu verhängnisvollen Fehlerinterpretationen von Alarmen kommen. Die Fehlerfreiheit dieser Signale wird daher in allen drei Speichern zusätzlich überwacht, zum Beispiel durch eine Überprüfung der angelieferten Nutzdaten mit Hilfe der geliefer­ ten Kontrollbits. Im Fehlerfall kann dann eine Fehlerkorrektur vorgenommen werden. Solange durch Schreibzyklen immer nur ganze Nutzdatenworte eingeschrieben werden, ist dieses Verfahren re­ lativ unkompliziert. Sobald aber das abzuspeichernde Kontroll­ bit-Muster des Paritätswertes auch aus solchen Teilen von Nutz­ datenworten abzuleiten ist, und folglich hinsichtlich Inhaltes hierdurch beeinflußt wird, die nicht überschrieben werden, sind weitere Überlegungen bezüglich der Quelle der einzuschreibenden Kontrollbits des jeweiligen Paritätswertes notwendig. Der Ab­ lauf solcher "Teil-Schreibzyklen" wird anschließend genauer be­ schrieben.

Es wird vorausgesetzt, daß eine jeweils angelieferte Information durch das vorher beschriebene Verfahren fehlerfrei ist. Diese Information besteht u.a. auch aus sogenannten Auswahlbits, die die zu überschreibenden Bitstellen des jeweiligen Nutzdatenwor­ tes selektieren sollen. Diese Auswahlbits werden von einem Pufferspeicher Y aufgenommen. Wegen der schon erwähnten Beein­ flussung der abzuspeichernden Kontrollbits wird zunächst das zu verändernde Nutzdatenwort vollständig ausgelesen und von einem Pufferspeicher X aufgenommen. Die Kontrollbits des Paritäts­ wertes gelangen in einen Pufferspeicher Z. Danach werden die so­ genannten "bleibenden Daten" korrigiert oder unkorrigiert - bei­ des ist prinzipiell möglich - zusammen mit den neu angeliefer­ ten Daten an dem betreffenden adressierten Speicherwortplatz im Speicher A 1′ eingeschrieben. Die Bildung der zugehörigen abzu­ speichernden Kontrollbits des jeweiligen Paritätswertes findet zunächst in beiden Nutzdatenwort-Speichern A 1 und A 2 statt. Hierzu werden die zu den neu einzuschreibenden Daten passen­ den angelieferten Kontrollbits verwendet. Diese Kontrollbits werden in die Paritätsbildung von zwei vollständigen DED-SEC- Netzwerken EDCA und EDCB einbezogen. Die gelesene Information wird, gesteuert durch die Auswahlbits, zwischen beiden Netz­ werken aufgeteilt.

Das Netzwerk EDCA erhält eine Torschaltung g 1 gesteuert nur die bleibenden Daten und bildet durch Exclusiv-Oderierung mit den angelieferten Kontrollbits das vorläufig einzuschreiben­ de Kontrollbit-Muster XA. Analog bekommt das Netzwerk EDCB nur die zu überschreibenden Daten und bildet durch Exclusiv- Oderierung mit den angelieferten Kontrollbits und den ausge­ lesenen Kontrollbits eine Zwischeninformation XB. Diese In­ formationen XA und XB von beiden Nutzbit-Speichern gelangen je­ weils in den Kontrollbit-Speicher B. Dort entstehen durch Exclu­ siv-Oderierung von XA und XB mittels Gatterschaltung G die sogenannten "Syndrome". Ein Syndrombit, das auf log. "1" liegt, kennzeichnet eine Abweichung zwischen dem zugeordneten ausge­ lesenen Kontrollbit und dem zugeordneten durch Paritätsbil­ dung über die ausgelesene Information neu generierten Kontroll­ bit. Außer Datenfehlern führen durch die spezielle Verschal­ tung auch Fehler bei der Generierung der Kontrollbits (Netzwerk EDCA) und auch Fehler bei der Auswertung der Auswahlbits (Netz­ werk EDCA und EDCB) in der Regel zur Bildung von Syndrommustern ungleich Null. Ist dies der Fall, dann wird automatisch der andere Nutzbit-Speicher als Quelle der einzuschreibenden Kon­ trollbits ausgewählt, während im Normalfall immer derselbe Nutzdaten-Speicher als Quelle dient. Die der Gatterschal­ tung G nachgeordnete Einrichtung L dient zur Kontrollbit-Korrek­ tur.

Damit gewährleistet ist, daß Ein-bit-Nutzdatenfehler nach einem Lesezyklus korrigierbar sind, müssen die gleichzeitig ausgelese­ nen Kontrollbits mit der fehlerfreien Nutzinformation konsistent sein. Bei zwei verfügbaren Nutzbit-Speichern ist dies in der Regel durch das zuletzt beschriebene Auswahl-Verfahren garan­ tiert. Diese Garantie kann natürlich nicht aufrechterhalten werden, wenn ein Nutzdaten-Speicher abgeschaltet wurde. Für diesen Fall ist ein Blockieren der Kontrollbit-Auswahl und je eine Korrekturschaltung L pro Hauptspeicher vorgesehen. Sie entscheidet anhand der Auswahlbits und des Syndrommusters zu­ nächst, ob ein 1 Bit-Fehler entweder in den zu überschreiben­ den Lesedaten oder in den bleibenden Lesedaten vorhanden ist.

Nur wenn letzteres zutrifft, werden diejenigen generierten Kontrollbits, deren zugeordnete Syndrombits ungleich Null sind, vor dem Einschreiben noch invertiert. Auf diese Weise können Ein-bit-Fehler in den bleibenden Daten spätestens nach dem nächsten Auslesen des fehlerhaften Datenwortes noch korrigiert werden.

Als Beispiel für ein DED-SEC-Netzwerk, so wie es für den Lö­ sungsvorschlag verwendbar ist, kann der EDC-Baustein Am2960 in der 32-Bit-Schaltung dienen. Hierzu sei auf die Zeitschrift "Elektronik" 19/19. 9. 1986 Seite 83 ff verwiesen.

Zur weiteren Erläuterung der Schreibproblematik sei noch darauf hingewiesen, daß der Zweck von EDC-Netzwerk EDCA und EDCB sowie der als Auswahlschaltung wirkenden Korrekturschaltung L es ist, bei Schreibzyklen die Kontrollbits so zu generieren, daß hierbei wirksame Fehler durch Synchronbits ungleich Null am Ausgang der Gatterschaltung G entdeckt werden und zu einem Umschalten auf die andere Kontrollbit-Quelle, d.h. den jeweils anderen Nutz­ bit-Speicher, führen. Das Netzwerk a 1 bildet die sieben Teil­ paritäten über die Kontrollbits der neu einzuschreibenden Infor­ mation und die erhalten bleibenden Bits des zu verändernden Speicherwortes, was in Summe die Kontrollbits des neuen Speicher wortes ergibt. Das EDC-Netzwerk EDCB bildet über die zu über­ schreibenden Datenbits, die Kontrollbits der neu einzuschrei­ benden Information und die ausgelesenen Kontrollbits vom Kon­ trollbitspeicher eine Zwischeninformation XB, die durch XOR-Bil­ dung mit der Information aus dem EDC-Netzwerk EDCA am Ausgang der Gatterschaltung B gerade die Syndrombits der Lesedaten ergibt. Das XOR- und die zuvor genannten beiden Netzwerke bilden zu­ sammen nämlich ein großes Paritätsnetz, in das die Kontroll­ bits der neu einzuschreibenden Information zweimal eingehen und daher am Ausgang der Gatterschaltung G nicht wirksam wer­ den. Fehler in diesem Paritätsnetz führen letztlich zu Syn­ drombits ungleich Null am Ausgang der Gatterschaltung G.

In dem Fall, daß einer der Nutzdaten-Speicher ausgefallen ist, wird die Kontrollbitauswahl auf den anderen Nutzdaten-Spei­ cher festgelegt. Um nun auch im Falle von Ein-bit-Fehlern in der Leseinformation korrekte Kontrollbits zu erhalten, ist die Kontrollbitkorrektur vorgesehen. Die Kontrollbits werden nun anhand der korrespondierenden Syndrombits des Bitfehlers genau dann invertiert, wenn der Teil der Leseinformation, der den Bitfehler enthält, erhalten bleibt. Eine spätere Bitfehler­ korrektur bei einem Lesezyklus ist nämlich nur mit Kontroll­ bits möglich, die zur fehlerfreien Information passen. Eine Korrektur ist deshalb notwendig, weil bei Schreibzyklen das fehlerhafte Bit wieder ins Speichermedium eingeschieben wird.

Claims (1)

1. Schaltungsnaordnung für Fernmeldeanlagen, insbesondere Fern­ sprechvermittlungsanlagen, mit Speichereinrichtungen, in denen zusätzlich zu einem Hauptspeicher für Informationsportionen ein Nebenspeicher für Hilfsinformationen vorgesehen ist, die vor einem Einschreiben der zu speichernden Informationsportionen jeweils aus denselben abgeleitet werden und anhand deren nach dem Auslesen der Informationsportionen dieselben auf ihre Richtigkeit überprüft werden, wodurch die Vorgänge des Ein­ schreibens, der Speicherung und des Auslesens einer Funktions­ kontrolle auf Richtigkeit unterzogen sind, und mit Paritätsaus­ wertern, die zur Überwachung fehlerfreier Übertragungsvorgänge Paritätswerte zugehörig zu Informationsportionen bilden, und mit Vergleichern, denen hierzu an verschiedenen Stellen aus je­ weils einer Informationsportion gewonnene Paritätswerte zuge­ führt werden, dadurch gekennzeichnet, daß zwei parallele Hauptspeicher und wenigstens ein Nebenspeicher für Paritätswerte vorgesehen sind, daß bei Nichtübereinstimmung jeweils zweier aus den Hauptspeichern ausgelesenen Informations­ portionen mit Hilfe des betreffenden, gespeicherten Paritäts­ wertes erkennbar ist, welche von den beiden ausgelesenen Infor­ mationsportionen die Richtige ist, und daß bei Nichtübereinstimmung eines in einem Nebenspeicher zwischengespeichert gewesenen Pari­ tätswertes mit den aus den betreffenden ausgelesenen gleichen Informationsportionen gewonnenen Paritätswerten die Richtigkeit dieser Informationsportionen und die Fehlerhaftigkeit des be­ treffenden gespeichert gewesenen Paritätswertes erkennbar ist.