DE3709675A1

DE3709675A1 - Arithmetik-logik-einheit

Info

Publication number: DE3709675A1
Application number: DE19873709675
Authority: DE
Inventors: Hideki Ando; Hirohisa Machida
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-04-30
Filing date: 1987-03-24
Publication date: 1987-11-05
Also published as: JPS62257526A; DE3709675C2; US4821225A

Description

Die Erfindung bezieht sich auf eine Arithmetik-Logik-Einheit in einem Mikroprozessor, und insbesondere bezieht sie sich auf eine Arithmetik-Logik-Einheit, die zum Vereinfachen der Schritte zum Ausführen einer vorgeschriebenen Operation verbessert ist.

Um einen konventionellen Mikroprozessor für einen speziellen Zweck zu benutzen, z. B. für den Zweck der häufigen Ausführung der Operation des MAD (modifizierte Addition), die im einzelnen später beschrieben wird, ist es notwendig, den Mikroprozessor derart zu verbessern, daß er effektiv und rasch die MAD-Operation oder ähnliches mit einer kleinen Anzahl von Schritten ausführen kann.

Unter Bezugnahme auf die Fig. 4 bis 8 wird der Aufbau und die Tätigkeit eines vorhandenen Mikroprozessors beschrieben.

Fig. 4 ist eine schematische Darstellung der Anordnung des Mikroprozessors. In Fig. 4 bedeutet das Bezugszeichen 21 einen Steuerabschnitt und das Bezugszeichen 22 einen Rechenprozessor. Der Steuerabschnitt 21 steuert den Mikroprozessor. Genauer, der Steuerabschnitt 21 gibt eine Adresse an einen Speicher außerhalb des Mikroprozessors durch einen Systembus ab und empfängt und decodiert eine Instruktion von dem Speicher so, daß ein Steuersignal dem Rechenprozessor 22 zugeführt wird. Der Rechenprozessor 22 verarbeitet Daten aufgrund von Steuersignalen und gibt eine Statusinformation, falls vorhanden, an den Steuerabschnitt 21 zurück. Die Übergabe der Daten zwischen dem Steuerabschnitt 21 und dem Rechenprozessor 22 zu dem Zeitpunkt der Datenverarbeitung wird über einen internen Bus durchgeführt.

Somit ist der Mikroprozessor durch die oben beschriebene Steuerung tätig.

Fig. 5 zeigt ein Blockschaltbild der Anordnung des in Fig. 4 gezeigten Rechenprozessors 22. Bezugnehmend auf Fig. 5: der Rechenprozessor 22 weist Komponenten 31 bis 34 auf, nämlich eine Arithmetik-Logik-Einheit (ALU) 31, eine Akkumulator 32, eine Statusregistereinrichtung 33 mit zwei Registern SRA und SRB und eine Allzweckregistereinrichtung 34 mit vier Registern R 0, R 1, R 2 und R 3. Diese Komponenten des Rechenprozessors 22 sind auf geeignete Weise durch den internen Bus wie in Fig. 5 gezeigt verbunden. Die Arithmetik-Logik-Einheit 31 führt Operationen wie Addition und Substraktion der Inhalte des Akkumulators 32 oder der Allzweckregistereinrichtung 34 durch und übergibt das Resultat an den Akkumulator 32. Aufgrund des so erreichten Resultates der Operation der Arithmetik-Logik-Einheit 31 setzt die Statusregistereinrichtung 33 einen vorgeschriebenen Statuszustand.

Fig. 6 ist ein Blockschaltbild, das genauer die Anordnung der Arithmetik-Logik-Einheit 31 und die in Fig. 5 gezeigte Statusregistereinrichtung 33 in dem Rechenprozessor 22 zeigt. Bezugnehmend auf Fig. 6: ist es eine ALU-Steuereinheit 41 zum Steuern der gesamten Arithmetik-Logik-Einheit vorgesehen, diese weist einen Addierer 42, einen Multiplexer 43 für von dem Akkumulator 32 zugeführte Daten und einen Multiplexer 44 für von dem Internen Bus zugeführte Daten auf. Ein Statusregister SRA in der Statusregistereinrichtung 33 ist ein Register, das einen Inhalt (einen Status einer enthaltenen Flag) aufweist, der sich zu jeder Zeit aufgrund der Resultate der Operation der Arithmetik- Logik-Einheit 31 ändert. Das andere Statusregister SRB ist ein Register zum Sichern und Halten des Inhaltes des Statusregisters SRA entsprechend einer Instruktion von dem Steuerbereich 21.

Bezugnehmend auf Fig. 6: die Verarbeitungstätigkeit der oben in Zusammenhang mit Fig. 6 beschriebenen Arithmetik-Logik-Einheit (ALU) wird jetzt genauer beschrieben. Die ALU-Steuereinheit 41 empfängt ein Steuersignal von dem Steuerabschnitt 21 (wie in Fig. 4 gezeigt ist) und steuert die gesamte Arithmetik- Logik-Einheit 31. Ausgangssignale S 0, S 1, S 2 und S 3 der ALU- Steuereinheit 41 steuern die Multiplexer 43 und 44. Ein Ausgangssignal CI der ALU-Steuereinheit 41 steuert den Signaleingang zu dem Addierer 42. Ein Ausgangssignal K der ALU- Steuereinheit 41 steuert das Verbieten der Übertragsweitergabe in den Addierer 42. Der Multiplexer 43 faßt Daten von dem Akkumulator 32 und negative Daten davon aufgrund von Steuersignalen S 0 und S 1 zusammen und gibt das Resultat an den Addierer 42 aus. Auf der anderen Seite faßt der Multiplexer 44 Daten von dem internen Bus, nämlich Daten, die von der Allzweckregistereinrichtung 34 (wie in Fig. 5 gezeigt ist) durch den internen Bus zur Verfügung gestellt sind, und negative Daten davon aufgrund von Steuersignalen S 2 und S 3 zusammen und führt sie als Ausgangssignal dem Addierer 42 zu. Die unten aufgeführte Tabelle 1 ist eine Werte-Tabelle (Wahrheitstabelle), die die Ausgangszustände der Multiplexer 43 und 44 zeigt:

Tabelle 1

In der Werte-Tabelle oder Arbeits-Tabelle 1 werden Eingangsdaten zu den Multiplexern 43 und 44 durch DI und dargestellt; Ausgangsdaten dazu werden als DO dargestellt; und Steuersignale dazu werden als S 0 und S 1, wie in Fig. 7 gezeigt ist, dargestellt.

Wieder bezugnehmend auf Fig. 6: der Addierer 42 addiert die Ausgangssignale der Multiplexer 43 und 44 und gibt das Resultat zu dem Akkumulator 32 (wie in Fig. 5 gezeigt ist) aus. Ein Teil des Ausgangssignales des Addierers 42 wird dem Statusregister SRA zugeführt. Das Statusregister SRA speichert Status-Flags, die anzeigen, daß das Resultat einer Operation des Addierers entweder positiv, negativ oder Null ist. Das andere Statusregister SRB empfängt und hält den Inhalt des Statusregisters SRA in Abhängigkeit von Steuerinstruktionen von dem Steuerbereiche 21, wie zuvor beschrieben wurde.

Im folgenden soll ein Instruktionssatz des Mikroprozessors beschrieben werden. Die folgende Tabelle 2 zeigt den Instruktionssatz des Mikroprozessors:

Tabelle 2

Dabei bedeuten:
reg, reg 1, reg 2: der Inhalt einer der Register R 0 bis R 3 und ACC
ACC: Akkumulator
Z: Null-Flag von SRA
S: Vorzeichen-Flag von SRA
ZB: Null-Flag von SRB
SB: Vorzeichen-Flag von SRB.

Der Inhalt von Tabelle 2 wird im folgenden kurz erklärt. Es ist zum Beispiel die Funktion des Operators ADD, einen Befehl abzugeben zum Ausführen einer Addition, wie gezeigt, eines Wertes eines willkürlichen Registers reg, das durch das Programm bestimmt ist, und eines Wertes des Akkumulators 32, und dann den durch die Addition erhaltenen Wert in dem Akkumulator 32 zu speichern. Der Operator SUB bewirkt eine Subtraktion; der Operator AND bewirkt die Operation eines logischen Produktes (UND- Verknüpfung); der Operator OR bewirkt die Operation einer logischen Summe (ODER-Verknüpfung) und der Operator XOR bewirkt die Operation einer exklusiven logische Summe (Antivalenz oder exklusive ODER-Verknüpfung). Der Operator MOV gibt einen Befehl ab zum Übertragen eines Wertes eines willkürlichen Registers reg 2 an das Register reg 1. Der Operator JZ gibt ein Kommando zum Springen an eine willkürliche Marke ab, wenn, wie gezeigt, Z = 1 ist. Entsprechend gibt der Operator JS ein Kommando zum Springen an eine willkürliche Marke ab, wenn S = 1 ist; der Operator JZB gibt ein Kommando zum Springen an eine willkürliche Marke ab, wenn ZB = 1 ist; der Operator JSB gibt ein Kommando zum Springen an eine willkürliche Marke ab, wenn SB = 1 ist; und der Operator JMP gibt ein unbedingtes Kommando ab zum Springen an eine willkürliche Marke, die durch das Programm bezeichnet ist. Weiterhin gibt der Operator CALL ein Kommando zum Aufruf eines Unterprogrammes mit einer willkürlichen Marke ab, die durch das Programm bezeichnet ist; der Operator RET gibt ein Kommando zum Zurückkehren an einen ursprünglichen Verzweigungspunkt ab; und der Operator NOP gibt ein Kommando ab, das keine Tätigkeit bezeichnet.

Wie oben angezeigt ist, bedeutet Z eine Null-Flag des Statusregisters SRA; S bedeutet eine Vorzeichen-Flag des Statusregisters SRA; ZB bedeutet eine Null-Flag des Statusregisters SRB und SB bedeutet eine Vorzeichen-Flag des Statusregisters SRB.

Es sei der Fall angenommen, in dem die unten dargestellte Operation aufgrund des in Tabelle 2 gezeigten Instruktionssatzes unter Benutzung des zuvor erwähnten Mikroprozessors des Standes der Technik durchgeführt wird. Genauer, die folgende Operation wird durchgeführt:

wobei R 3 ein Register ist mit einem Wert von 1 oder 0 oder -1,
SB eine Vorzeichen-Flag des Statusregisters SRB, und
ZB eine Null-Flag des Statusregisters SRB ist.

Es muß bemerkt werden, daß diese Operation eine Operation ist, die häufig in Algorithmen einer automatischen Abgleichung in der Drahtverbindung durchgeführt wird. Diese Operation wird im folgenden als MAD-Operation (wobei MAD eine modifizierte Addition ist, wie zuvor erwähnt wurde), bezeichnet.

Ein Flußdiagramm zum Durchführen der MAD-Operation ist in Fig. 8 gezeigt, und das Programm dazu ist in Tabelle 3 gezeigt:

Tabelle 3

Wie aus Tabelle 3 gesehen werden kann, benötigt das Programm in dem vorhandenen Mikroprozessor mindestens 16 Schritte, um die MAD-Operation durchzuführen. Zusätzlich besetzen in dem Programm von 16 Schritten Befehle zum Verzweigen, wie die Befehle JZB, JZ, RET usw., fast die Hälfte der Schritte, wodurch nur eine kleine Zahl von Schritten zum Ausführen der Operation verbleibt. Damit ist die Effektivität dieses Programmes stark reduziert.

Es ist daher Aufgabe der Erfindung, eine Arithmetik-Logik-Einheit in einem Mikroprozessor vorzusehen, in dem die Hardware zum Durchführen einer vorgeschriebenen Operation, wie eine MAD-Operation, verbessert ist, insbesondere soll die Zahl der Befehlsschritte verringert werden.

Die erfindungsgemäße Arithmetik-Logik-Einheit weist einen Steuerbereich, eine Steuerschaltung zum Durchführen einer vorgeschriebenen Operation, wie eine MAD-Operation mit einer kleinen Anzahl von Instruktionsschritten auf.

Wenn die erfindungsgemäße Arithmetik-Logik-Einheit benutzt wird, kann eine Operation, wie eine MAD-Operation, die in einem konventionellen Mikroprozessor mit einer relativ hohen Zahl von Instruktionsschritten durchgeführt wurde, mit einer sehr kleinen Zahl von Instruktionsschritten mit Hilfe einer Steuerschaltung durchgeführt werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung der Erfindung anhand der Figuren. Von den Figuren zeigt:

Fig. 1 ein Diagramm, das die Konstruktion eines Rechenprozessors in einer erfindungsgemäßen Ausführungsform zeigt,

Fig. 2 ein Blockschaltbild mit Einzelheiten der Verbindung zwischen einer Arithmetik-Logik-Einheit 31, einem Statusregister 33 und einem Register R 3, die in Fig. 1 gezeigt sind,

Fig. 3 eine Steuerschaltung, die in einer erfindungsgemäßen Ausführungsform benutzt wird,

Fig. 4 ein schematisches Diagramm der grundlegenden Anordnung eines vorhandenen Mikroprozessors,

Fig. 5 ein Blockschaltbild der Anordnung eines in Fig. 4 gezeigten Rechenprozessors 22,

Fig. 6 ein Blockschaltbild mit Einzelheiten der Anordnung einer Arithmetik-Logik-Einheit 31 und eines Statusregisters 33, wie sie in Fig. 5 gezeigt sind,

Fig. 7 eine Beziehung zwischen einem Eingangs-, einem Ausgangs- und einem Steuersignal eines Multiplexers,

Fig. 8 ein Flußdiagramm, das die Schritte zum Ausführen einer MAD-Operation eines vorhandenen Mikroprozessors zeigt.

Im folgenden wird eine erfindungsgemäße Ausführungsform der Arithmetik-Logik-Einheit unter Bezugnahme auf die Figuren beschrieben.

Fig. 1 ist ein Diagramm, das die Anordnung einer Arithmethik- Logik-Einheit der Ausführungsform zeigt, die in einem Rechenprozessor eines Mikroprozessors vorgesehen ist. Der Rechenprozessor in Fig. 1 wird durch einen Steuerbereich auf die gleiche Weise wie in dem zuvor erwähnten Mikroprozessor gesteuert. Bezugnehmend auf Fig. 1: der Rechenprozessor weist eine Arithmetik- Logik-Einheit (ALU) 31 auf, einen Akkumulator 32, eine Statusregistereinrichtung 33 mit zwei Registern SRA und SRB und eine Allzweckregistereinrichtung 34 mit vier Registern R 0, R 1, R 2 und R 3. Die Anordnung des in Fig. 1 gezeigten Rechenprozessors ist fast die gleiche wie die des Rechenprozessors in dem vorhandenen Mikroprozessor mit der Ausnahme, daß in dieser Ausführungsform ein Ausgangssignal des Statusregisters SRB als Beispiel für die erste Speichereinrichtung und ein Ausgangssignal des Registers R 3 als ein Beispiel für die zweite Speichereinrichtung der Arithmetik-Logik-Einheit 31 zugeführt werden. Dieses stellt das erste Merkmal in der Konstruktion dieser Ausführungsform dar.

Fig. 2 ist ein Blockschaltbild, das Einzelheiten der Verbindung zwischen der Arithmetik-Logik-Einheit 31, den Statusregistern 33 und dem Register R 3 zeigt, die in Fig. 1 gezeigt sind. Wie in Fig. 2 gezeigt ist, wird ein Ausgangssignal des Statusregisters SRB der ALU-Steuereinheit 41 zugeführt. Ausgangssignale des Registers R 3 werden ebenfalls der ALU-Steuereinheit 41 zugeführt.

Als Unterschied zu der vorhandenen Steuereinheit 41, wie sie in Verbindung mit Fig. 6 beschrieben wurde, weist die in Fig. 2 gezeigte ALU-Steuereinheit 41 weiterhin eine Steuerschaltung auf, wie sie in Fig. 3 gezeigt ist. Dieser Punkt stellt das zweite Merkmal der Konstruktion dieser Ausführungsform dar.

Die andere Anordnung in Fig. 2 ist die gleiche wie die bei der vorhandenen Ausführungsform.

Die in Fig. 3 gezeigte Steuerschaltung steuert "Addition (ADD)", "Subtraktion (SUB)" und "keine Operation (NOP)" in der MAD- Operation. Diese Steuerschaltung ist eine logische Schaltung, die Steuersignale an die ALU in Abhängigkeit des Statusses der Statusregister SRB und der Inhalte des Registers R 3 steuert. Eine Werte-Tabelle (Wahrheitstabelle) der in Fig. 3 gezeigten Steuerschaltung ist unten als Tabelle 4 gegeben.

Tabelle 4

Da die Steuerschaltung der Fig. 3 in der ALU-Steuereinheit 41 vorgesehen ist, ist der Mikroprozessor mit der Arithmetik-Logik- Einheit dieser Ausführungsform in der Lage, die MAD-Operation nach einem Programm mit nur drei Schritten durchzuführen, dieses Programm ist in der folgenden Tabelle 5 angegeben:

Tabelle 5

In Tabelle 5 gibt der Operator MAD einen Befehl zum Ausführen der Tätigkeit der Arithmetik-Logik-Einheit der oben beschriebenen Anordnung ab. Die Tätigkeit ist wie folgt:

wobei ACC der Akkumulator und reg ein willkürliches Register ist, welches durch das Programm bezeichnet ist, dieses ist das Register R 1 in dieser Ausführungsform, wie aus Tabelle 5 ersichtlich ist.

In der Ausführungsform der Erfindung braucht die in der ALU- Steuereinheit 41 vorgesehene Steuerschaltung nur eine logische Schaltung zu sein, die die Bedingungen in der in Tabelle 4 gezeigten Werte-Tabelle erfüllt, sie braucht nicht immer die logische Schaltung mit der in Fig. 3 gezeigten Konstruktion zu sein.

Obwohl das Statusregister SRB als ein Beispiel der ersten Speichereinrichtung aus 2 Bit zusammengesetzt ist, die eine Null- Flag und eine Vorzeichen-Flag in der oben beschriebenen Ausführungsform aufweisen, kann das Statusregister SRB ein Register sein, das in der Lage ist, Information über "positiv", "negativ" oder "Null" zu speichern. Zusätzlich ist das Register R 3 als ein Beispiel der zweiten Speichereinrichtung nicht auf ein Register von 2 Bit, wie oben beschrieben, beschränkt, es kann ein Register sein, das in der Lage ist, Information über "positiv", "negativ" oder "Null" zu speichern.

In der als Tabelle 4 gegebenen Werte-Tabelle ist der Status des Registers R 3 durch 2 Bit ausgedrückt, nämlich durch das höherwertige Bit R 3(1) und das niedrigerwertige Bit R 3(0), und der Status des Statusregisters SRB ist durch 2 Bit ausgedrückt, nämlich durch die Null-Flag ZB und die Vorzeichen-Flag SB. Wenn daher der Ausdruck der Information über "positiv", "negativ" oder "Null" in dem Statusregister SRB und/oder dem Register R 3 geändert wird, wird die Werte-Tabelle auf eine andere Weise dargestellt. In einem derartigen Fall ist es nötig, die Hardware der Arithmetik-Logik-Einheit so zu ändern, daß eine Steuerschaltung, die auf dem Prinzip der Erfindung basierend konstruiert ist, in dem Steuerabschnitt der Arithmetik-Logik- Einheit vorgesehen werden kann.

Obwohl in der obigen Beschreibung die MAD-Operation als ein Beispiel für eine spezielle Operation genommen ist, ist es zu bemerken, daß, wenn ein Mikroprozessor, der ausschließlich zum Durchführen von ähnlichen speziellen Operationen anders als die MAD-Operation benutzt wird, hergestellt wird, eine Arithmetik- Logik-Einheit, die in einem derartigen Mikroprozessor vorgesehen ist, der auf der technischen Idee der Erfindung basiert, in der Lage ist, eine gewünschte Aufgabe auf die gleiche Weise zu lösen, wie es der Fall bei der Durchführung der MAD-Operation ist.

Claims

1. Arithmetik-Logik-Einheit, die geeignet ist zur Ausführung einer Operation in Abhängigkeit von vorgeschriebenen Bedingungen, wenn die vorgeschriebenen Bedingungen gegeben sind, mit einer ersten Speichereinrichtung (33) zum Bestimmen der vorgeschriebenen Bedingungen, wobei die erste Speichereinrichtung (33) derart ausgelegt ist, daß sie jeden von mindestens drei Zuständen "positiv", "negativ" und "Null" speichern kann, und einer zweiten Speichereinrichtung (34) zum Bestimmen der vorbestimmten Bedingungen, wobei die zweite Speichereinrichtung (34) derart ausgebildet ist, daß sie jeden der mindestens drei Zustände "positiv", "negativ" und "Null" speichern kann, gekennzeichnet durch eine Steuerschaltung zum Auswählen einer Operationsfunktion aus "Addition", "Subtraktion" und "keine Operation" in Abhängigkeit von den Speicherzuständen der ersten (33) und zweiten (34) Speichereinrichtung.

2. Arithmetik-Logik-Einheit nach Anspruch 1, dadurch gekennzeichnet, daß sie derart ausgebildet ist, daß sie eine durch die folgenden Ausdrücke dargestellte Operation ausführen kann: wobei ACC, R 0 und R 1 den Inhalt der Speichereinrichtung darstellen, die mit der Operation in Zusammenhang stehende Daten speichert, SB und ZB Speicherzustände der ersten Speichereinrichtung (33) darstellen und R 3 Speicherzustände der zweiten Speichereinrichtung (34) darstellt.

3. Arithmetik-Logik-Einheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuerschaltung die Signalanweisungen vorsieht:
"Addition", wenn die erste Speichereinrichtung (33) in dem "positiven" Status und die zweite Speichereinrichtung (34) in dem "positiven" Status ist, oder wenn die erste Speichereinrichtung (33) in dem "negativen" Status und die zweite Speichereinrichtung (34) in dem "negativen" Status ist, "Subtraktion", wenn die erste Speichereinrichtung (33) in dem "negativen" Status und die zweite Speichereinrichtung (34) in dem "positiven" Status ist, oder wenn die erste Speichereinrichtung (33) in dem "positiven" Status und die zweite Speichereinrichtung (34) in dem "negativen" Status ist, und "keine Operation", wenn die erste Speichereinrichtung (33) bei "Null", oder wenn die zweite Speichereinrichtung (34) bei "Null" ist.