DE3701926B3 - Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät - Google Patents

Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät Download PDF

Info

Publication number
DE3701926B3
DE3701926B3 DE3701926.0A DE3701926A DE3701926B3 DE 3701926 B3 DE3701926 B3 DE 3701926B3 DE 3701926 A DE3701926 A DE 3701926A DE 3701926 B3 DE3701926 B3 DE 3701926B3
Authority
DE
Germany
Prior art keywords
analog
digital
digital converter
significant bits
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3701926.0A
Other languages
English (en)
Inventor
Dr. Seysen Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Anticipated expiration legal-status Critical
Application granted granted Critical
Publication of DE3701926B3 publication Critical patent/DE3701926B3/de
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Bei einem Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät, in dem eine in einem digitalen Vocoder mit vorgeschaltetem Analog-Digitalwandler aus einem analogen Sprachsignal gebildete Bitfolge in einer Kryptoeinrichtung verschlüsselt und anschließend ausgegeben wird, werden die niederwertigsten Bits eines vom Analog-Digitalwandler abgegebenen Datenwortes an einen Zufallsfgenerator gegeben, der daraus die Pseudozufallsbitfolge bildet.

Description

  • Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1.
  • Ein solches Sprachverschlüsselungsgerät weist im wesentlichen einen digitalen Vocoder und eine Kryptoeinrichtung auf. Dem Vocoder ist ein Analog-Digitalwandler vorgeschaltet, an dem das analoge Sprachsignal anliegt. Beim Aufbau einer verschlüsselten Verbindung sowie zum Verrauschen von Sprachpausen benötigt das Sprachverschlüsselungsgerät eine Folge von Zufallsbits.
  • Eine hierzu verwendete sogenannte Pseudozufallsbitfolge muß verschiedenen Anforderungen genügen. Diese Bitfolge sollte die statistischen Eigenschaften einer echten Zufallsfolge haben. Durch Kryptoanalyse der Bitfolge dürfen keine kompromittierenden Daten berechenbar sein. Weiter darf diese Bitfolge von außen nicht gezielt beeinflußbar sein.
  • Es ist denkbar, zur Bildung der Pseudozufallsbitfolge einen physikalischen Rauschgenerator zu verwenden. Die Realisierung eines solchen Rauschgenerators erfordert in der Regel einen hohen Schaltungsaufwand, da das physikalische Rauschen auf den Pegel von einigen Volt verstärkt werden muß. Außerdem besteht beim Digitalisieren des analogen Rauschens das Problem, den Schwellwert richtig festzulegen, um eine Gleichverteilung der digitalen Pegel „0“ und „1“ zu garantieren. Da dieser Schwellwert in der Regel von verschiedenen, nicht beeinflußbaren Effekten, z.B. der Temperatur, abhängt, ist eine zusätzliche Schaltung erforderlich, welche die Schiefe zwischen den Nullen und Einsen eliminiert.
  • Andererseits sind auch rein deterministisch-mathematische Zufallsgeneratoren bekannt, welche binäre Pseusozufallsbitfolgen mit ausgezeichneten statistischen und kryptologischen Eigenschaften produzieren (beispielsweise M. Blum S. Micali, „How to Construct Cryptographically Strong Sequences of Pseude-Random Bits", SIAM J. Comput. Vol 13, No. 4, 850-864, 1984). Allerdings besteht bei allen deterministischen Zufallsgeneratoren das Problem der Initialisierung. Wenn man vermeiden will, daß beim Rücksetzen des Zufallsgenerators immer die gleiche Folge ausgegeben wird, so muß man den Anfangszustand des Zufallsgenerators festlegen. Hierzu benötigt man dann eine variierende Größe, beispielsweise die Uhrzeit oder die Zeitdifferenz zwischen zwei Eingriffen des Bedieners. Es muß also mit zusätzlichem Schaltungsaufwand eine Uhr realisiert werden.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, bei welchem nur wenige zusätzliche Schaltungsbauteile benötigt werden.
  • Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
  • Bei einer besonders einfachen Ausführung der analogen Rauschquelle wird diese durch die Basis-Emitterdiode eines Transistors im Durchbruchbetrieb realisiert.
  • Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles beschrieben.
  • In der einzigen Figur ist ein digitales Sprachverschlüsselungsgerät dargestellt, das im wesentlichen einen digitalen Vocoder 3, einen diesem vorgeschalteten Analog-Digitalwandler 2, und eine Kryptoeinrichtung 5 aufweist. Vocoder 3 und Analog-Digitalwandler 2 sind beispielsweise aus dem Technology Report von Dave Bursky, „Algorithms and chips cooperate to squeeze more speech signals into less bandwidth" aus Electronic Design, October 3, 1985, Seite 90-100 bekannt. Kryptoeinrichtungen bzw. Verschlüsselungsgeräte sind allgemein bekannt.
  • Erfindungsgemäß ist eine analoge Rauschquelle 20 vorgesehen, die ebenso wie eine analoge Sprachquelle 1 am Eingang des Analog-Digitalwandlers 2 angeschaltet sind. Weiter weist das Sprachverschlüsselungsgerät erfindungsgemäß einen digitalen Zufallsgenerator 4 auf. Weitere erfindungsgemäß notwendige Baustufen werden später anhand der Funktionsbeschreibung erläutert.
  • Im folgenden wird kurz auf die bekannte Wirkungsweise des digitalen Sprachverschlüsselungsgerätes eingegangen.
  • Die analoge Sprachquelle 1 gibt ein nicht näher bezeichnetes analoges Sprachsignal an den Analog-Digitalwandler 2, der daraus ein Datenwort 25 bildet und beispielsweise in paralleler Form abgibt. Dieses Datenwort 25 wird im Vocoder 3 bearbeitet, und von diesem als nicht näher bezeichnetes digitales Sprachsignal an die Kryptoeinrichtung 5 gegeben. In der Kryptoeinrichtung 5 wird dieses digitale Sprachsignal verschlüsselt und beispielsweise über eine Übertragungsstrecke 23 abgegeben.
  • Erfindungsgemäß wird beispielsweise nach dem Einschalten des Sprachverschlüsselungsgerätes über eine Zeitstufe 24 die Rauschquelle 20 aktiviert, so daß diese ein Rauschsignal an den Analog-Digitalwandler 2 gibt. Die Rauschquelle 20 kann beispielsweise sehr einfach durch die Basis-Emitter-strecke eines in Durchbruchbetrieb angesteuerten Transistors realisiert sein.
  • Während des Betriebes wird die Rauschquelle 20 in Sprachpausen aktiviert. Hierzu wird beispielsweise über einen dem Vocoder 3 zugeordneten digitalen Schwellwertdiskriminator 21 ein entsprechendes Signal an die Rauschquelle 20 gegeben. Über den Schwellwertdiskriminator 21 wird hierbei das Absinken des Pegels des analogen Sprachsignals und damit auch des Datenwortes 25 unter einen vorgegebenen Pegel, d.h. die Sprachpause erkannt.
  • Das vom Analog-Digitalwandler 2 abgegebene Datenwort 25 enthält ein niederwertigstes Bit 22, sowie nicht näher bezeichnete höherwertige Bits. Dieses niederwertigste Bit 22 liegt auch am digitalen Zufallsgenerator 4 an.
  • Im digitalen Zufallsgenerator 4 ist ein dreistufiges Schieberegister 6 vorgesehen, das von einem Abtasttakt T0 getaktet wird. Dieser Abtasttakt T0 ist der Takt, mit dem die Datenworte 25 aus dem Analog-Digitalwandler 2 ausgelesen werden. Die einzelnen Stufen des dreistufigen Schieberegisters 6 sind jeweils über einen Modulo-zwei-Addierer 15, 17, 19 mit einem ersten bis dritten Schieberegister 7, 8, 9 verbunden. Diese Schieberegister 7-9 werden von einem Schiebetakt T1 getaktet. Der Wert der Pulsfrequenz des Abtasttaktes T0 ist bei dieser Ausführungsform dreimal so hoch wie der Wert. der Pulsfrequenz des Schiebetaktes T1.
  • Die Schieberegister 7-9 sind jeweils ausgangsseitig und über jeweils einen nicht näher bezeichneten Zwischenabgriff mit einem der Modulo-zwei-Addierer 14, 16, 18 verbunden. Die Abgriffe dieser Modulo-zwei-Addierer 14, 16, 18 sind an den eingangsseitig der Schieberegister 7-9 angeordneten Modulo-zwei-Addierer 15, 17, 19 angeschaltet.
  • Die ersten bis dritten Schieberegister 7-9 bilden zusammen mit den ihnen zugeordneten Modulo-zwei-Addieren 14-18 sogenannte linear rückgekoppelte Schieberegister 7-9. Beispielsweise enthält das erste Schieberegister 7 siebenundzwanzig, das zweite Schieberegister 8 neunundzwanzig, und das dritte Schieberegister 9 einunddreißig Bitplätze. Die Anzahl der Bitplätze der drei Schieberegister 7-9 ist teilerfremd.
  • Statt des dreistufigen Schieberegisters 6 kann ein n-stufiges vorgesehen werden, wobei dann entsprechend n linear rückgekoppelte lineare Schieberegister zu verwenden sind. Weiter ist dann die Pulsfrequenz des Abtasttaktes T0 n mal so hoch wie die des Schiebetaktes T1.
  • Die Ausgänge des ersten und des zweiten Schieberegisters 7, 8 sind an einem ersten Zweibit-Volladdierer 10 angeschaltet. Der höherwertige Ausgang (Übertragsausgang) dieses Addieres 10 ist über einen Registerplatz 12 auf die Eingangsseite rückgekoppelt.
  • Der niederwertige Ausgang des ersten Addieres 10 und der Ausgang des dritten Schieberegisters 9 sind mit Eingängen eines zweiten Zweibit-Volladdieres 11 angeschaltet. Der höherwertige Ausgang (Übertragsausgang) des Addieres 11 ist ebenfalls über einen Registerplatz 13 auf die Eingangsseite rückgekoppelt. Vom niederwertigen Ausgang des zweiten Addierers 11 werden sogenannte Rauschbits 26 abgegeben, die die Pseudozufallsbitfolge bilden.
  • Im folgenden wird die Wirkungsweise der erfindungsgemäß vorgesehenen Schaltungsteile beschrieben.
  • Im Analog-Digitalwandler 2 wird das von der Rauschquelle 20 hier anliegende Signal digitalisiert. Es reicht, wenn die Rauschquelle 20 ein Signal abgibt, das das nierderwertigste Bit 22 des vom Analog-Digitalwandlers 2 abgegebenen Datenwortes 25 ansteuert. Die analoge Rauschquelle 20 kann entfallen, wenn schon das dem Sprachsignal überlagerte Rauschen das niederwertigste Bit 22 ansteuert. Die niederwertigsten Bits 22 werden mit dem Abtasttakt T0 aus dem Analog-Digitalwandler 2 ausgelesen, und mit dem gleichen Takt T0 in das dreistufige Schieberegister 6 eingeschrieben.
  • Die im dreistufigen Schieberegister 6 zwischengespeicherten niederwertigsten Bits 22 werden mit dem Schiebetakt T1 in die ersten bis dritten Schieberegister 7-9 übernommen. Der Schiebetakt T1 kann synchron oder asynchron zum Abtasttakt T0 verlaufen, die Frequenz des Schiebetaktes T1 darf jedoch höchstens 1/3 (bzw. 1/n) der Frequenz des Abtasttaktes T0 betragen, wenn drei (bzw. n) linear rückgekoppelte Schieberegister 7-9 vorgesehen sind. Hierdurch wird erreicht, daß jedes niederwertigste Bit 22 nur in eines der Schieberegister 7-9 übernommen wird.
  • Die Bits an den Ausgängen der ersten bis dritten Schieberegister 7-9 werden unter Verwendung von zwei Zweibit-Volladdieren 10, 11 aufaddiert, wobei der Übertrag bzw. das höherwertige Bit jeweils für den nächsten Impuls des Schiebetaktes T1 in den Registerplätzen 12, 13 zwischengespeichert wird.
  • Der digitale Zufallsgenerator 4 kann auch durch einen Prozessor realisiert sein. Dies bietet sich insbesondere dann an, wenn entweder der Vocoder 3 oder die Kryptoeinrichtung 5 einen Prozessor aufweisen, der nicht voll ausgelastet ist.
  • Bezugszeichenliste
  • 1
    analoge Sprachquelle
    2
    Analog-Digitalwandler
    3
    digitaler Vocoder
    4
    digitaler Zufallsgenerator
    5
    Krytoeinrichtung
    6
    dreistufiges Schieberegister
    7-9
    erstes-drittes Schieberegister
    10, 11
    erster, zweiter Volladdierer
    12, 13
    Registerplatz
    14-19
    Modulo-zwei-Addierer
    20
    analoge Rauschquelle
    21
    digitaler Schwellwertdiskriminator
    22
    niederwertigstes Bit
    23
    Übertragungsstrecke
    24
    Zeitstufe
    25
    Datenwort
    26
    Rauschbit
    T0
    Abtasttakt
    T1
    Schiebetakt

Claims (4)

  1. Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät, in dem eine in einem digitalen Vocoder (3) mit vorgeschalteten Analog-Digitalwandler (2) aus einem analogen Sprachsignal gebildete Bitfolge in einer Kryptoeinrichtung (5) verschlüsselt und anschließend ausgegeben.wird, dadurch gekennzeichnet, daß die niederwertigsten Bits (22) eines vom Analog-Digitalwandler (2) abgegebenen Datenwortes (25) an einen Zufallsgenerator (4) gegeben werden, der daraus die Pseudozufallsbitfolge bildet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die niederwertigsten Bits (22) in ein n-stufiges Schieberegister (6) geschrieben werden, daß jeweils n-niederwertigste Bits (22) parallel in n linearrückgekoppelte Schieberegister (7-9) geschrieben werden, wobei die Anzahl der Bitplätze in diesen Schieberegistern (7-9) teilerfremd sind, und daß die von den n Schieberegistern (7-9) abgegebenen Bits jeweils mit Übertrag zu Rauschbits (26) der Pseudozufallsbitfolge aufsummiert werden, wobei der Übertrag jeweils zur vorhergehenden Summe hinzuaddiert wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in den Sprachpausen ein zusätzliches analoges Rauschsignal an den Analog-Digitalwandler (20) gegeben wird, durch das mindestens dessen niederwertigste Bits (22) angesteuert werden.
  4. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß das analoge Rauschsignal von der Basis-Emitter-Strecke eines im Durchbruchbetrieb angeteuerten Transistors abgegeben wird.
DE3701926.0A 1987-01-23 1987-01-23 Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät Expired - Lifetime DE3701926B3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3701926 1987-01-23

Publications (1)

Publication Number Publication Date
DE3701926B3 true DE3701926B3 (de) 2019-07-11

Family

ID=66998033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3701926.0A Expired - Lifetime DE3701926B3 (de) 1987-01-23 1987-01-23 Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät

Country Status (1)

Country Link
DE (1) DE3701926B3 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818462A1 (de) * 1988-05-31 1989-08-03 Daimler Benz Ag Aufhaengevorrichtung fuer die montage eines getriebeaggregates eines kraftfahrzeuges

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3818462A1 (de) * 1988-05-31 1989-08-03 Daimler Benz Ag Aufhaengevorrichtung fuer die montage eines getriebeaggregates eines kraftfahrzeuges

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. Blum S. Micali, „How to Construct Cryptographically Strong Sequences of Pseude-Random Bits", SIAM J. Comput. Vol 13, No. 4, 850-864, 1984
Technology Report vonDave Bursky, „Algorithms and chips cooperate to squeeze more speech signals into less bandwidth" aus Electronic Design, October 3, 1985, Seite 90-100

Similar Documents

Publication Publication Date Title
DE1537062C3 (de) Schlüsselgenerator
DE2315986C3 (de) Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer
DE102005030563B4 (de) Mehrkanal-Digital/Analog-Wandleranordnung
DE60036445T2 (de) Oszillator und Oszillationsverfahren
DE3147578C2 (de)
DE3403650C2 (de)
DE2756637C2 (de) Kryptogrammwandler
EP0164676A1 (de) Selbstsynchronisierender Verwürfler
DE3131897C2 (de) Steuersignal-Multiplexschaltung
DE3311677A1 (de) Vorrichtung zur rueckgewinnung eines taktes aus einer signalfolge
DE3701926B3 (de) Verfahren zur Bildung einer Pseudozufallsbitfolge in einem digitalen Sprachverschlüsselungsgerät
DE2804915C2 (de)
EP0173842A2 (de) Selbstsynchronisierender Entwürfler
EP0150861B1 (de) Selbstsynchronisierender Entwürfler
WO1994017591A1 (de) Rückgekoppeltes schieberegister zum erzeugen von pseudozufallszahlenfolgen darstellenden digitalen signalen
DE3230270C2 (de) Verfahren zur zeitlichen Verschachtelung dreier Binärsignale
EP0342530A1 (de) Koppelfeld für digitale Audiosignale
EP0197475B1 (de) Wortweise arbeitender, multiplikativer Verwürfler und Entwürfler
EP0924894A2 (de) Verfahren zur Erzeugung pseudo-zufälliger Datenworte zur Verschlüsselung
WO2001024370A2 (de) Phasendetektor
DE2529448A1 (de) Schaltungsanordnung zur umwandlung von nrz-signalen in rz-signale, insbesondere fuer die synchrone zeitmultiplexbildung
EP0133279B1 (de) Verfahren zur Bitraten-Transformation von Digitalsignalen
DE2848943C2 (de) Anordnung zum stochastischen Kodieren von mindestens zwei Größen
DE10345163B4 (de) Verfahren und Vorrichtung zur Frequenzteilung und zum Demultiplexen
DE1910493B2 (de) Schaltungsanordnung zur Umwandlung von aus digitalen Signalen bestehenden Codeworten in positive und negative Strom- bzw. Spannungswerte