DE3603659C1 - Method and circuit arrangement for monitoring a processor system - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Durchführung des Verfahrens zur Überwachung eines Prozessorsystems gemäß Oberbegriff des Anspruches 1.

Solche Verfahren sind bekannt, beispielsweise durch den Aufsatz "Watchdog circuit guards µP systems against looping" in Electronic Design 2, January 18, 1977, S. 90 und 92.

Durch Umwelteinflüsse, beispielsweise durch elektromagnetische Einflüsse, Spannungseinbrüche, Spikes (Spannungsspitzen) auf Adreß- oder Datenbus, können Prozessoren, insbesondere Mikroprozessoren, welche an exponierten Orten z. B. Orten mit hohen Energieumsätzen, in Schaltungen unter­ gebracht sind, in undefinierte Betriebszustände gebracht werden, Betriebs­ zustände, welche die Weiterführung des Programms nicht mehr gestatten und aus denen die (Mikro-)Prozessoren aus eigener Kraft nicht mehr herausfinden können. Deshalb werden üblicherweise Prozessoren mit einer Überwachungs­ schaltung (watchdog) ausgestattet, die den Prozessor überwacht und ihn, falls er in einen solchen undefinierten Betriebszustand fällt, wieder geordnet zurücksetzt.

Die bisher bekannten Systeme verwenden für die Überwachung eine Schaltung, die in bestimmten Abständen vom Prozessor getriggert werden muß. Bleibt diese Triggerung aus, so erhält der Prozessor einen Rücksetzimpuls (reset), der ihn wieder in einen definierten Ausgangs-Betriebszustand zurück­ führt. Üblicherweise benötigen insbesondere Mikroprozessorsysteme dafür einen längeren Rücksetzimpuls, der beispielsweise durch ein Mono-Flop oder durch einen Zähler realisiert wird.

Soll mit hoher Wahrscheinlichkeit ausgeschlossen werden, daß diese Überwa­ chungsschaltung unbeabsichtigt getriggert wird, so ist ein hoher Decodie­ rungsaufwand für Adreß- und Datenbus erforderlich, wenn ein bestimmtes Triggerwort definiert wurde.

Der vorliegenden Erfindung lag deshalb die Aufgabe zugrunde, die Prozessor­ überwachung der eingangs genannten Art zu verbessern.

Diese Aufgabe wurde gelöst mit den kennzeichnenden Merkmalen des Anspruches 1 bzw. 4. Die Unteransprüche kennzeichnen optimale Ausgestaltung der Erfindung.

Aus der Druckschrift von Siemens, Elektronisches Wählsystem EWS, Zentral­ steuerwerk mit SSP 102 und Bedienungsplatz, Dezember 1978, Seiten 90 bis 95, ist es zwar bekannt, den Zugriff eines Prozessors (Verarbeitungsteil VE) zu verbotenen Speicherbereichen zu überwachen; doch handelt es sich dabei um die Überwachung auf Softwarefehler, wobei nicht der direkte Zugriff auf verbotene Speicherbereiche erkannt und ausgewertet wird, sondern eine indi­ rekte Zeitüberwachung mittels eines Mikroprogramms der Verarbeitungs­ einheit VE erfolgt, welche Überwachung Alarm gibt, wenn nicht inner­ halb einer gewissen Zeit aus dem Speicher gelesene Daten vorliegen.

Die Erfindung weist die Vorteile einer erhöhten Störsicherheit von Prozessor­ systemen und wesentlich geringerer Schaltungsaufwand gegenüber herkömmli­ chen Systemen auf.

Es folgt nun die Beschreibung der Erfindung anhand der Figur.

Die Figur zeigt ein Ausführungsbeispiel der Schaltungsanordnung zur Durch­ führung des erfindungsgemäßen Verfahrens. Es ist links der Mikroprozessor µP mit seinem Adreßbus erkennbar. Ferner ist eine herkömmliche Überwa­ chungsschaltung Watchdog erkennbar, welche beispielsweise ein Mono-Flop oder ein Zähler ist. Diese Überwachungsschaltung wird über einen Decoder angesteuert, wenn auf eine ganz bestimmte definierte Busadresse CSB zuge­ griffen wird. Ein zusätzliches direktes Prozessorsignal, z. B. ein Schreibsignal WR, läßt die so angesteuerte Überwachungsschaltung in ihren Ausgangszu­ stand übergehen. Innerhalb einer gewissen Zeit wird so bei normalem Prozes­ sor-Betriebszustand die Überwachungsschaltung zurückgestellt. Erfolgt eine solche Rückstellung jedoch nicht, so wird über ein ODER-Glied 1 ein Impulsformer IF angesteu­ ert, welcher beispielsweise ein Mono-Flip ist und das Rück­ setzsignal RES für den Mikroprozessor erzeugt. Über den genannten Decoder ist außerdem ein UND-Glied & ansteuerbar, wenn auf unbenutzte, verbotene Adressen CSV, also Adressen, welche aufgrund des Prozessorprogramms nicht angesprochen werden, durch den Prozessor zugegriffen wird.

Als zweites Eingangssignal wird dem UND-Glied ein Prozessor­ signal zugeführt, das stabile Adressen anzeigt, beispielsweise ALE (Adress latch enable) oder ein Lesesignal RD oder auch ein Schreibsignal WR. Wenn nun durch den genannten Decoder eine unbenutzte Adresse decodiert wird und zusätzlich das zuletzt genannte Prozessorsignal ansteht, so wird durch das UND-Glied & über das weiter oben genannte ODER-Glied 1 ebenfalls die Impulsformerstufe IF zur Erzeugung eines Rück­ setzimpulses für den Prozessor angesteuert.

In manchen Mikroprozessor-Systemen stehen die oben genannten Signale nur als "aktiv low", also invertiert, zur Verfügung: In diesen Fällen sind die beiden Eingänge des UND-Gliedes & zusätzlich mit Inverterstufe zu versehen.

Der Vorteil der Schaltungsanordnung ist, daß der hohe Deco­ dierungsaufwand für den Watchdog entfällt. Dieser muß nur noch ansprechen, wenn der Prozessor keine Busaktivitäten mehr entfaltet. In den anderen Fällen greift ein undefiniert laufender Prozessor nach den Gesetzen der Statistik auch auf unbenutzte Adressen zu, welche sozusagen als Fallen wirken und die Überwachung ansprechen lassen.

Als weitere Adreßfallen können beispielsweise auch eine unbenutzte Chip-Select-Leitung, verknüpft mit einem der oben erwähnten Prozessorsignale, die stabile Adressen anzeigen, oder freie Ports benutzt werden, welche ebenso wie der Ausgang des Watchdog über das genannte ODER-Gatter auf die Rücksetzimpulsstufe geführt werden. Um einen möglichst breiten Adreßbereich als Falle einsetzen zu können, ist es vor­ teilhaft, eine Adreßleitung für die Überwachung freizuhalten.

Claims (4)

1. Verfahren zur Überwachung eines Prozessorsystems auf einen undefinierten Betriebszustand, wobei der außer Normalbetrieb geratene Prozessor durch einen Rücksetzimpuls wieder in einen ordnungsgemäßen Betriebszustand zurückgesetzt wird, wobei durch den Prozessor periodisch eine Überwa­ chungsschaltung aufgerufen wird, durch welche die Erzeugung des Rück­ setzimpulses dann angelassen wird, wenn der Aufruf durch den Prozessor nicht innerhalb einer vorgegebenen Zeit erfolgt, dadurch gekennzeichnet, daß die Erzeugung des Rücksetzimpulses (RES) auch dann angelassen wird, wenn vom Prozessor (µP) zu einer verbotenen Adresse zugegriffen wird, die sich in einem Bereich, der außerhalb des Prozessor­ programm benutzten Adreßbereich liegt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als verbotene Adressen solche im Speicher und/oder von peripheren Bausteinen verwendet werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als verbotene Adressen oder verbotene Adreßbereiche Interadressen freier Ports, unbenutzte Chip-Select-Leitungen und/oder freie Adreßleitungen verwendet werden.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß ein UND-Glied (&) vorgesehen ist, dem als erstes Eingangssignal ein Prozessorsignal, das stabile Adressen anzeigt (ALE, RD, WR), und dem als zweites Eingangssignal das Ausgangs­ signal (CSV) eines Adreßdecoders, welches den Zugriff auf verbotene Adreßbereiche anzeigt, zugeführt wird und daß ein ODER-Glied (1) vorgesehen ist, dem als Eingangssignale das Ausgangssignal des UND-Gliedes und das Ausgangssignal der Überwa­ chungsschaltung (watchdog) zugeführt werden und dessen Ausgangssignal zur Erzeugung des Rücksetzimpulses (RES) benutzt wird.