AT399237B

AT399237B - Vorrichtung zur überwachung eines prozessorsystems

Info

Publication number: AT399237B
Application number: AT23587A
Authority: AT
Original assignee: Ant Nachrichtentech
Priority date: 1986-02-06
Filing date: 1987-02-05
Publication date: 1995-04-25
Also published as: CH672853A5; DE3603659C1; ATA23587A

Description

AT 399 237 B

Die Erfindung bezieht sich auf eine Vorrichtung zur Überwachung eines Prozessorsystems auf einen Undefinierten Betriebszustand, in welchem der außer Normalbetrieb geratene Prozessor durch einen Rücksetzimpuls wieder in einen ordnungsgemäßen Betriebszustand zurücksetzbar ist, mit einer vom Prozessor periodisch aufgerufenen Überwachungsschaltung, die bei einem über eine vorgegebene Zeit 5 hinausgehenden Ausbleiben des Aufrufes vom Prozessor die Erzeugung des Rücksetzimpulses veranlaßt.

Solche Vorrichtungen sind bekannt.

Durch Umwelteinflüsse, beispielsweise durch elektromagnetische Einflüsse, Spannungseinbrüche, Spikes (Spannungsspitzen) auf Adreß- oder Datenbus, können Prozessoren, insbesondere Mikroprozessoren, welche an exponierten Orten wie z.B. Orten mit hohen Energieumsätzen, in Schaltungen untergebracht io sind, in Undefinierte Betriebszustände gebracht werden, Betriebszustände, welche die Weiterführung des Programms nicht mehr gestatten und aus denen die (Mikro-)Prozessoren aus eigener Kraft nicht mehr herausfinden können. Deshalb werden üblicherweise Prozessoren mit einer Überwachungsschaltung (watch-dog) ausgestattet, die den Prozessor überwacht und ihn, falls er in einen solchen Undefinierten Betriebszustand fällt, wieder geordnet zurücksetzt. 15 Die bisher bekannten Systeme verwenden für die Überwachung eine Schaltung, die in bestimmten Abständen vom Prozessor getriggert werden muß. Bleibt diese Triggerung aus, so erhält der Prozessor einen Rücksetzimpuls (reset), der ihn wieder in einen definierten Ausgangs-Betriebszustand zurückführt. Üblicherweise benötigen insbesondere Mikroprozessorsysteme dafür einen längeren Rücksetzimpuls, der beispielsweise durch ein Mono-Flop oder durch einen Zähler realisiert wird. 20 Soll mit hoher Wahrscheinlichkeit ausgeschlossen werden, daß diese Überwachungsschaltung unbeabsichtigt getriggert wird, so ist ein hoher Decodierungsaufwand für Adreß- und Datenbus erforderlich, wenn ein bestimmtes Triggerwort definiert wurde.

Der vorliegenden Erfindung liegt deshalb die Aufgabe zu Grunde, die Prozessorüberwachung der eingangs genannten Art zu verbessern. 25 Diese Aufgabe wird mit Hilfe einer Vorrichtung der einleitend genannten Art gelöst, die sich dadurch auszeichnet, daß die Überwachungsschaltung mit einem an den Adreßausgang des Prozessors angeschlossenen Adreßdekoder in Verbindung steht, welcher bei einem Zugriff des Prozessors auf eine außerhalb eines vorgegebenen Adreßbereiches liegende Adresse eines Speichers und/oder eines peripheren Bausteines die Erzeugung des Rücksetzimpulses veranlaßt. 30 Die Unteransprüche kennzeichnen optimale Ausgestaltungen der Erfindung bzw. Ausführungsbeispiele von Schaltungsanordnungen für die erfindungsgemäße Vorrichtung.

Die Erfindung weist die Vorteile einer erhöhten Störsicherheit von Prozessorsystemen und eines wesentlich geringeren Schaltungsaufwandes gegenüber herkömmlichen Systemen auf.

Es folgt nun die Beschreibung der Erfindung an Hand der Figur. 35 Die Figur zeigt ein Ausführungsbeispiel der erfindungsgemäßen Vorrichtung. Es ist links der Mikroprozessor U.P mit seinem Adreßbus erkennbar. Ferner ist eine herkömmliche Überwachungsschaltung Watch-dog erkennbar, welche beispielsweise ein Mono-Flop oder ein Zähler ist. Diese Überwachungsschaltung wird über einen Anschlußdekoder DECODER angesteuert, wenn auf eine ganz bestimmte definierte Busadresse CSB zugegriffen wird. Ein zusätzliches direktes Prozessorsignal, z.B. ein Schreibsignal WR, 40 läßt die so angesteuerte Überwachungsschaltung in ihren Ausgangszustand übergehen, innerhalb einer gewissen Zeit wird so bei normalem Prozessor-Betriebszustand die Überwachungsschaltung zurückgestellt. Erfolgt eine solche Rückstellung jedoch nicht, so wird über ein ODER-Glied 21 ein Impulsformer IF angesteuert, welcher beispielsweise ein Mono-Flop ist und das Rücksetzsignal RES für den Mikroprozessor erzeugt. Über den genannten Anschlußdekoder ist außerdem ein UND-Glied & ansteuerbar, wenn auf 45 unbenutzte, verbotene Adressen CSV, also Adressen, welche auf Grund des Prozessorprogrammes nicht angesprochen werden, durch den Prozessor zugegriffen wird.

Als zweites Eingangssignal wird dem UND-Glied ein Prozessorsignal zugeführt, das stabile Adressen anzeigt, beispielsweise ALE (Adress latch enable) oder ein Lesesignal RD oder auch ein Schreibsignal WR. Wenn nun durch den genannten Anschlußdekoder eine unbenutzte Adresse dekodiert wird und zusätzlich so das zuletzt genannte Prozessorsignal ansteht, so wird durch das UND-Glied & über das weiter oben genannte ODER-Glied 21 ebenfalls die Impulsformerstufe IF zur Erzeugung eines Rücksetzimpulses für den Prozessor angesteuert.

In manchen Mikroprozessor-Systemen stehen die oben genannten Signale nur als "aktiv low", also invertiert, zur Verfügung: WR, RD, ALE, CSB, CSV, RES. In diesen Fällen sind die beiden Eingänge des 55 UND-Gliedes & zusätzlich mit Inverterstufen zu versehen.

Der Vorteil der Schaltungsanordnung ist, daß der hohe Dekodierungsaufwand für den Watchdog entfällt. Dieser muß nur noch ansprechen, wenn der Prozessor keine Busaktivitäten mehr entfaltet. In den anderen Fällen greift ein Undefiniert laufender Prozessor nach den Gesetzen der Statistik auch auf unbenutzte 2

Claims

AT 399 237 B Adressen zu, welche sozusagen als Fallen wirken und die Überwachung ansprechen lassen. Als weitere Adreßteilen können beispielsweise auch eine unbenutzte Chip-Select-Leitung, verknüpft mit einem der oben erwähnten Prozessorsignale, die stabile Adressen anzeigen, oder freie Ports benutzt werden, welche ebenso wie der Ausgang des Watchdogs über das genannte ODER-Gatter auf die 5 Rücksetzimpulsstufe geführt werden. Um einen möglichst breiten Adreßbereich als Falle einsetzen zu können, ist es vorteilhaft, eine Adreßleitung für die Überwachung freizuhalten. Patentansprüche io 1. Vorrichtung zur Überwachung eines Prozessorsystems auf einen Undefinierten Betriebszustand, in welchem der außer Normalbetrieb geratene Prozessor durch einen Rücksetzimpuls wieder in einen ordnungsgemäßen Betriebszustand zurücksetzbar ist, mit einer vom Prozessor periodisch aufgerufenen Überwachungsschaltung, die bei einem über eine vorgegebene Zeit hinausgehenden Ausbleiben des Aufrufes vom Prozessor die Erzeugung des Rücksetzimpulses veranlaßt, dadurch gekennzeichnet, 15 daß die Überwachungsschaltung (WATCHDOG) mit einem an den Adreßausgang (ADRESSBUS) des Prozessors (u.P) angeschiossenen Adreßdekoder (DECODER) in Verbindung steht, welcher bei einem Zugriff des Prozessors (uP) auf eine außerhalb eines vorgegebenen Adreßbereiches liegende Adresse (CSV) eines Speichers und/oder eines peripheren Bausteines die Erzeugung des Rücksetzimpulses (RES) veranlaßt. 20
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Adresse (CSV) die Intemadresse eines freien Ports, einer unbenutzten Chip-Select-Leitung und/oder einer freien Adreßleitung ist.
3. Vorrichtung nach Anspruch 1 oder ·2, dadurch gekennzeichnet, daß die Überwachungsschaltung · (WATCHDOG) mit einem UND-Glied (&) in Verbindung steht, dem als erstes Eingangssignal ein das Vorliegen von stabilen Adreßsignalen auf dem Adreßbus anzeigendes Steuersignal (ALE, RD, WR) des Prozessors und dem als zweites Eingangssignal ein den Zugriff auf unbenutzte Adressen (CSV) anzeigendes Ausgangssignal des Adreßdekoders (DECODER) zugeführt ist, und daß ein ODER-Glied (ä 30 1) vorgesehen ist, dem als Eingangssignale das Ausgangssignal des UND-Gliedes (&) und das Ausgangssignal der Überwachungsschaltung (WATCHDOG) zugeführt sind und dessen Ausgangssignal, gegebenenfalls über eine Impulsformerstüfe (IF), dem Rücksetzeingang des Prozessors (U.P) zugeführt ist. 35 Hiezu 1 Blatt Zeichnungen 40 45 50 3 55