DE3530889A1 - Speicherzelle - Google Patents

Description

PRINZ, LEISER_f;;ÖUNke & PARTNER

Patentanwälte · European Patent Attorneys 3530889

Ernsbergerstraße 19 · 8000 München 60

•3-

29. August 1985

PLESSEY OVERSEAS LIMITED

2-60 Vicarage Lane

Ilford, Essex IG1 4AQ / Großbritannien

unser Zeichen: P 3023

Speicherzelle

Die Erfindung bezieht sich auf eine Speicherzelle.

Im allgemeinen können Speicherzellen in zwei Hauptgruppen eingeteilt werden, nämlich in flüchtige Speicherzellen und in nicht flüchtige Speicherzellen.

In flüchtigen Speicherzellen wird zur Speicherung von Daten von Schaltelementen Gebrauch gemacht, die von einer äußeren Datenquelle aus kontinuierlich aktualisiert werden können. Dieser Typ von Speicherzelle wird als "flüchtig" bezeichnet, da die gespeicherten Daten verlorengehen, wenn die Versorgungsspannung der Vorrichtung unterbrochen wird. Ein Typ des flüchtigen Speichers ist der Schreib/Lese-Speicher (RAM) .

Nicht flüchtige Speicherzellen machen ebenfalls von Schalt elementen zum Speichern von Daten Gebrauch, jedoch ist es

bei gewissen Typen nicht flüchtiger Speicher nicht möglich, die gespeicherten Daten zu aktualisieren, da die Schaltzustände der Speicherzellen vom physikalischen Aufbau der Schaltelemente selbst bestimmt werden. Zellen dieser Art werden als "nicht flüchtig" bezeichnet, da die in der Zelle gespeicherten Daten bei einer Unterbrechung der Versorgungsspannung der Vorrichtung nicht verlorengehen. Ein Typ des nicht flüchtigen Speichers ist als Festspeicher (ROM) bekannt .

10

Ein weiterer Typ eines nicht flüchtigen Speichers ist der elektrisch löschbare Festspeicher (EEPROM). Bei diesem Speichertyp enthält die Grundzelle einen Metall-Oxid-Silicium-Transistor (MOS-Transistor), der mit zwei Gate-Elektroden ]_5 versehen ist. Eine Gate-Elektrode besteht aus einer herkömmlichen Gate-Elektrode, die als Steuer-Gate bekannt ist, die bei der Herstellung des Bauelements so angeordnet wird, daß sie über der zweiten Gate-Elektrode liegt. Die zweite Gate-Elektrode ist in der Oxidschicht des MOS-Transistors enthal-2Q ten und von dieser Schicht vollständig umgeben; sie ist als nicht angeschlossene Gate-Elektrode (floating gate) bekannt, da sie dann, wenn das Bauelement benützt wird, nicht direkt an eine Quelle eines elektrischen Potentials angeschlossen ist. Die nicht angeschlossene Gate-Elektrode ist so hergebtstellt, daß ein Abschnitt von den Halbleiterzonen des Bauelements durch einen sehr dünnen Abschnitt der Oxidschicht getrennt ist.

Dieser sehr dünne Abschnitt der Oxidschicht ist als eine Tunnel-Oxidzone bekannt, da dann, wenn eine an dem dünnen

dU

Abschnitt der Oxidschicht erscheinende Spannung einen vorbestimmten Wert überschreitet, eine Ladungsübertragung zwischen den Halbleiterzonen und der nicht angeschlossenen Gate-Elektrode stattfindet, wodurch auf der Gate-Elektrode eine Ladung aufgebaut wird. Die nicht angeschlossene Gate-Elektrode ist aus einem leitenden Material, beispielsweise aus Metall oder aus Polysilicium, hergestellt, so daß sich eine durch die Tunnel-Oxidzone übertragene Ladung sehr schnell über diese Gate-Elektrode verteilt. Da die nicht an-

geschlossene Gate-Elektrode von der Oxidschicht umgeben ist, die normalerweise aus Siliciumdioxid, also einem ausgezeichneten Isolator, besteht, können die auf die nicht angeschlossene Gate-Elektrode übertragenen Ladungen für die Dauer mehrerer Jahre dort verweilen, wenn sie nicht entfernt werden.

Es ist somit zu erkennen, daß in die Speicherzelle Daten eingegeben werden können und auf den nicht angeschlossenen Gate-Elektroden gespeichert werden können. Da die Daten unabhängig von der Spannungsversorgung des Bauelements auf der nicht angeschlossenen Gate-Elektrode verbleiben, wirkt die Zelle als nicht flüchtiger Speicher, in die Daten von einer externen Datenquelle aus einprogrammiert werden können.

Es ist bereits vorgeschlagen worden, solche nicht angeschlossene Gate-Eiektroden in flüchtige Schreib/Lese-Speicher (RAMs) einzubauen, um Speicher zu erzeugen, die sowohl als flüchtige als auch als nicht flüchtige Speicher arbeiten können. In solchen Speichern können flüchtige Informationen aktualisiert werden, ohne daß die nicht flüchtig gespeicherten Daten gestört werden, die durch eine entsprechende Abfrage der Zelle-abgerufen werden können.

Die Tunnel-Oxidzone besteht jedoch gewöhnlich aus einem extrem dünnen Abschnitt aus Oxid, typischerweise mit einer Dikke von 2 bis 10 mn. Zur Aufrechterhaltung der auf der nicht angeschlossenen Gate-Elektrode gespeicherten Ladung muß die Tunnel-Oxidzone frei von Fehlerstellen, beispielsweise extrem feinen Löchern, sein, da diese Fehlerstellen einen AboQ flußweg für die auf der nicht angeschlossenen Gate-Elektrode gespeicherte Ladung mit einem daraus resultierenden Verlust der gespeicherten Ladung bilden können. Damit die Wahrscheinlichkeit solcher Fehlerstellen während der Herstellung der Speicher auf ein Minimum herabgesetzt wird, hat es sich als günstig erwiesen, die Fläche der Tunnel-Oxidzonen auf ein Minimum herabzusetzen.

Die Größe und die Dauer der angelegten Spannung, die zur Herbeiführung der Ladungsübertragung zur nicht angeschlos-

senen Gate-Elektrode notwendig ist, hängt jedoch von mehreren Faktoren ab, beispielsweise von der kapazitiven Kopplung zwischen der Drain-Zone und der nicht angeschlossenen Elektrode des MOS-Transistors und auch von der kapazitiven Kopplung zwischen der Steuerelektrode und der nicht angeschlossenen Gate-Elektrode.

Wie oben erwähnt wurde, ist es üblich, solche Zellen so herzustellen, daß die Steuerelektrode über der nicht angeschlossenen Gate-Elektrode liegt; Zellen dieses Typs erfordern üblicherweise relativ große Spannungsimpulse von typischerweise 20V, damit der TunnelVorgang zur nicht angeschlossenen Gate-Elektrode stattfindet.

Die Steuerelektrode kann ein Diffusionsbereich im Halbleitersubstrat sein, der so gebildet ist, daß er über der diffundierten Steuerelektrode liegt und von dieser um eine dünne Zone aus der Oxidschicht in ähnlicher Weise wie die Tunnel-Oxidzone davon entfernt liegt. Wenn die Fläche der diffundierten Steuerelektrode ziemlich groß gemacht wird, ist die kapazitive Kopplung zwischen der nicht angeschlossenen Gate-Elektrode und der Steuerelektrode relativ groß.

Außerdem ist die kapazitive Kopplung zwischen der nicht an-OC geschlossenen Gate-Elektrode und der diffundierten Steuerelektrode groß im Vergleich zur Kapazität zwischen der nicht angeschlossenen Gate-Elektrode und den Halbleiterschichten an der Tunnel-Oxidzone, so daß die Ladungsübertragung zur nicht angeschlossenen Gate-Elektrode an der Tunnel-Oxidzone nicht nachteilig beeinflußt wird.

Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte Speicherzelle zu schaffen, die eine diffundierte Steuerelektrode aufweist und sowohl einen flüchtigen als auch einen nicht flüchtigen Speicherbetrieb zuläßt.

Nach der Erfindung ist eine Speicherzelle zum flüchtigen und/oder nicht flüchtigen Speichern von Daten mit zwei Negatoren, von denen jeder zwei komplementäre MOS-Transistoren

enthält, dadurch gekennzeichnet, daß jeder Negator eine diffundierte Steuerelektrode und gemeinsam für die komplementären Transistoren des Negators eine nicht angeschlossene Gate-Elektrode aufweist und daß die Negatoren kreuzweise gekoppelt sind, wobei der Verbindungspunkt zwischen den komplementären Transistoren jedes Negators mit der Steuerelektrode des anderen Negators verbunden ist, wodurch ein differentielles Abtasten nicht flüchtiger Daten an den nicht angeschlossenen Gate-Elektroden der Negatoren erzielt werden kann.

Jede nicht angeschlossene Gate-Elektrode kann aus Polysilicium gebildet sein.

IQ Ein Ausführungsbeispiel der Erfindung wird nun unter Bezugnahme auf die Zeichnung erläutert. Es zeigen:

Fig. 1 ein schematisches Schaltbild einer Speicherzelle nach der Erfindung und

Fig. 2 einen schematischen Schnitt eines Negators der

Speicherzelle von Fig. 1.

Nach Fig. 1 enthält eine Speicherzelle zwei Negatoren 2 „r und 4, die kreuzweise miteinander gekoppelt sind, so daß sie als bistabile Kippschaltung arbeiten. Die Negatoren 2, 4 enthalten jeweils zwei komplementäre Metall-Oxid-Silicium-Transistoren T1, T2 bzw. T3, T4 {CMOS-Transistoren), die zwischen den Versorgungsspannungen V und V_n an Verbindungspunkten N1 und N2 in Serie geschaltet sind.

Die komplementären Paare der CMOS-Transistoren T1, T2 und T3, T4 weisen jeweils gemeinsame nicht angeschlossene Gate-Elektroden FG1 bzw. FG2 und diffundierte Steuerelektroden C1 bzw. C2 auf. Die Steuerelektroden C1 und C2 sind in die

Halbleiterschichten der MOS-Transistoren diffundiert, und 35

sie sind von den nicht angeschlossenen Gate-Elektroden FG1 und FG2 durch eine dünne Oxidschicht getrennt, wie in Fig. 2 dargestellt ist.

Die Ladungsübertragung zu den nicht angeschlossenen Gate-Elektroden FG1 und FG2 erfolgt durch die Tunnel-Oxidzonen TR1 bzw. TR2.

Die Negatoren 2, 4 sind kreuzweise gekoppelt, indem die Steuerelektrode des einen Negators mit dem Verbindungspunkt des anderen Negators verbunden ist, wie aus Fig. 1 hervorgeht. Die Verbindungspunkte N1 und N2 sind über Zugriffstransistoren T5 bzw. T6 an Bit-Leitungen B bzw. B und an eine gemeinsame Wortleitung W angeschlossen.

Der Aufbau der CMOS-Transistoren der Negatoren 2, 4 geht aus Fig. 2 hervor. Jeder Negator enthält einen N-Kanal-Transistor 6 und einen P-Kanal-Transistor 8. Eine isolierende Oxidschicht 10 liegt über den Halbleiterschichten, und innerhalb dieser Oxidschicht ist eine nicht angeschlossene Gate-Elektrode gebildet, die von der Oxidschicht 10 vollständig umgeben ist. In der Halbleiterschicht des N-Kanal-Transistors 6 ist eine diffundierte Steuerelektrode 14 gebildet. Die nicht angeschlossene Gate-Elektrode 12 ist in der Oxidschicht 10 so gebildet, daß sie sehr dicht bei der darunterliegenden Halbleiterschicht verläuft, so daß eine Tunnel-Oxidzone 16 entsteht, durch die eine Ladungsübertragung zur nicht angeschlossenen Gate-Elektrode 12 stattfinden kann. Die nicht angeschlossene Gate-Elektrode 12 verläuft auch sehr dicht an der Oberfläche der diffundierten Steuerelektrode 14. Die nicht angeschlossene Gate-Elektrode 12 ist somit so gebildet, daß eine Zone 18 entsteht, in der eine relativ hohe kapazitive Kopplung zwischen ihr und der

OQ Steuerelektrode 14 vorliegt. Diese relativ hohe kapazitive Kopplung reicht aus, eine Ladungsübertragung durch die Tunnelzone 16 zur nicht angeschlossenen Gate-Elektrode 12 stattfinden zu lassen, wenn die Versorgungsspannung V_n mehr als etwa 1OV beträgt.

Die in Fig. 1 dargestellte Speicherzelle weist folgende Betriebsarten auf:

(I) flüchtige Datenspeicherung

(II) nicht flüchtige Datenspeicherung

(III) nicht flüchtiger Datenhaltebetrieb

(IV) nicht flüchtiger Datenabruf

Für die flüchtige Datenspeicherung verhält sich die Zelle wie eine normale CMOS-Zelle eines statischen Schreib/Lese-Speichers. In dieser Betriebsart können über die Zugriffstransistoren T5 und T6 sowie die Bit-Leitungen B und B Daten in die Zelle geschrieben und aus der Zelle gelesen werden. Die Versorgungsspannungen sind in dieser Betriebsart typischerweise wie folgt: V _ = OV und V_nn = +5V.

Das Schreiben von Daten in die Zelle kann dadurch erfolgen, daß die Bit-Leitungen B und B im entsprechenden Zustand gehalten werden, in dem beispielsweise die Spannungen V_g und

2Q V_n an diese Leitungen angelegt werden und gleichzeitig die Wortleitung W auf einen hohen Wert gebracht wird, damit die Zugriffstransistoren T5 und T6 eingeschaltet werden. Wenn die Zugriffstransistoren T5 und T6 eingeschaltet sind, nimmt die Zellen-Kippschaltung den durch den Zustand der Bit-Leitungen B und B bestimmten Zustand an. Die Wortleitung W wird dann auf einen niedrigen Wert gebracht, damit die Zugriffstransistoren T5 und T6 abgeschaltet werden und die Zelle von den Bit-Leitungen B und B abgetrennt wird.

_on Daten können aus der Zelle abgerufen werden, indem die Zugriffstransistoren T5 und T6 freigegeben werden und die Wortleitung W auf einen hohen Wert gebracht wird. Der durch die Spannungspegel an den Verbindungspunkten N1 und N2 repräsentierte, in der Zelle gespeicherte Datenwert erscheint an den

_oc Bit-Leitungen B und B, und er kann mit Hilfe (nicht darge-

stellter) Leseverstärker erfaßt werden. Da die Zelle als flüchtige RAM-Zelle arbeitet, geht der gespeicherte Datenwert jedoch verloren, wenn eine unterbrechung der Versorgungsspannungen V und V erfolgt.

OtD UJJ

Die in Fig. 1 dargestellte Speicherzelle kann auch in einem Betrieb mit nicht flüchtiger Datenspeicherung arbeiten. In dieser Betriebsart wird der Datenwert nicht flüchtig gespeichert, indem an den nicht angeschlossenen Gate-Elektroden FG1 und FG2 eine Ladungsdifferenz induziert wird. Anfänglich werden die Versorgungsspannungen V_cc und V auf OV bzw. auf +5V gehalten, und der Datenwert wird in der zuvor in Bezug auf die flüchtige Datenspeicherung beschriebenen Art und Weise gespeichert.

Der Betrieb mit nicht flüchtiger Datenspeicherung ist aus dem folgenden Beispiel erkennbar. Es sei angenommen, daß der in die Speicherzelle in der Betriebsart flüchtiger Datenspeicherung geschriebene Datenwert den Verbindungspunkt N1 veranlaßt, einen hohen Wert (nahe der Versorgungsspannung V) anzunehmen und den Verbindungspunkt N2 veranlaßt, einen niedrigen Wert (nahe der Versorgungsspannung ν_ςς) anzunehmen. Der Verbindungspunkt N1 ist direkt mit der Steuerelektrode C2 des Negators 4 verbunden, so daß, da am Verbindungspunkt N1 ein hohes Poten-

2Q tial liegt, auch das Potential an der Steuerelektrode C2 hoch ist und der Transistor T4 demzufolge leitet. Da am Verbindungspunkt N2 ein niedriges Potential liegt, ist auch das Potential an der Steuerelektrode C1 des Negators 2 niedrig, so daß der Transistor T2 gesperrt gehalten wird. In diesem Stadium wird

2g der Datenwert in der Zelle aufgrund der Zustände der Kippschaltungen der Speicherzelle als flüchtiger Datenwert gespeichert. Wenn die Versorgungsspannung V__n nun von +5V auf eine Schreibspannung VR, beispielsweise auf +15V, angehoben wird, steigt die Spannung am Verbindungspunkt N1 auf nahezu

_q_. +15V an. Da an der Steuerelektrode C1 ein niedriger Potentialwert (wegen der Verbindung mit dem Verbindungspunkt N2 nahezu OV) liegt, hat auch die nicht angeschlossene Gate-Elektrode FG1 einen niedrigen Potentialwert. Somit liegt nahezu die gesamte Schreibspannung VR mit dem Wert +15V an der Tunnel-Oxidzone TR1 des Negators 2, wobei der Verbindungspunkt N1 positiv bezüglich der nicht angeschlossenen Gate-Elektrode FG1 ist. Die an der Tunnel-Oxidzone TR1 erscheinende Schreibspannung VR ist ausreichend, eine Tunnelwirkung in der Zone TR1 hervorzurufen, so daß eine positive Ladung auf die nicht

angeschlossene Gate-Elektrode FG1 des Negators 2 übertragen wird.

Der Verbindungspunkt N2 des Negators 4 liegt nahezu auf OV, und da der Verbindungspunkt N1 auf einem hohen Potentialwert liegt, liegt auch an der Steuerelektrode C2 ein hoher Wert. Somit wird der Transistor T4 im eingeschalteten Zustand gehalten, während der Transistor T3 abgeschaltet gehalten wird. Wenn die Versorgungsspannung V auf die Schreibspannung VR, also von +5V auf +15V, angehoben wird, bleibt der Verbindungspunkt N2 nahe OV, jedoch steigt das Potential an der Steuerelektrode C2 und somit an der nicht angeschlossenen Gate-Elektrode FG2 nahezu auf den Wert der Schreibspannung VR (+15V) an, da die Steuerelektrode C2 am Verbindungspunkt N1 angeschlossen ist. Somit erscheint nahezu die gesamte Schreibspannung VR von +15V auch an der Tunnel-Oxidzone TR2 des Negators 4, wobei der Verbindungspunkt N2 negativ in Bezug auf die nicht angeschlossene Gate-Elektrode FG2 ist. Die Spannung an der Tunnel-Oxidzone TR2 reicht aus, in der Zone TR2 einen Tunneleffekt hervorzurufen, so daß dadurch eine negative Ladung auf die nicht angeschlossene Gate-Elektrode FG2 übertragen wird. Es ist zu erkennen, daß die an den Tunnel-Oxidzonen TR1 und TR2 erscheinenden Spannungen im wesentlichen gleich sind, jedoch eine entgegengesetzte Polarität haben. Wenn die Tunnel-Oxidzonen TR1 und TR2 im wesentlichen die gleichen Ladungsübertragungswirkungsgrade haben, haben die auf den nicht angeschlossenen Gate-Elektroden FGT und FG2 gespeicherten Ladungen die entgegengesetzte Polarität bei im wesentlichen gleicher Größe,

O₀ so daß symmetrische Schwellenspannungsverschiebungen der Kippschaltung nach beiden Seiten hin entstehen. Durch Speichern komplementärer Daten auf jeder Seite der Speicherzellen-Kippschaltung ermöglicht ein differentielles Abtasten der nicht flüchtig gespeicherten Daten gemäß der nachfolgen-

_O1_ den Beschreibung während des Datenabrufs die Unterscheidung

sehr kleiner gespeicherter Ladungsungleichheiten in der Zelle, wodurch die Ausdauer- und Festhaltefähigkeiten der Zelle verbessert werden. Da die Ladungen auf den nicht angeschlos-

senen Gate-Elektroden FG1 und FG2 festgehalten werden, ist der in die Zelle geschriebene Datenwert als nicht flüchtiger Datenwert abgespeichert. Der in Form von Ladungen auf den nicht angeschlossenen Gate-Elektroden FG1 und FG2 nicht flüchtig abgespeicherte Datenwert wird während des anschließenden Betriebs der Speicherzelle bei dem zuvor beschriebenen Haltebetrieb für flüchtige Daten festgehalten.

Wenn es erforderlich ist, die Zelle in der Betriebsart mit flüchtiger Datenspeicherung zu betreiben, während ein nicht flüchtiger Datenwert auf den nicht angeschlossenen Gate-Elektroden FG1 und FG2 festgehalten wird, wird die Versorgungsspannung V_GG auf OV gehalten, und die Versorgungsspannung V wird von der Schreibspannung VR von +15V auf ihren Anfangswert von +5V abgesenkt. Der flüchtige Datenwert kann nun in die Zelle geschrieben oder aus der Zelle abgerufen werden, indem die Zugriffstransistoren T5 und T6 gemäß der vorhergehenden Beschreibung eingeschaltet werden. Während dieser Betriebsart ist die maximale Spannung, die an den Tunnel-Oxidzonen TR1 und TR2 auftreten kann, die Versorgungsspannung V_nn, die mit dem Wert +5V nicht ausreicht, eine Tunnelwirkung in die Tunnel-Oxidzonen TR1 und TR2 hervorzurufen. Die den nicht flüchtigen Datenwert repräsentierenden Ladungen an den nicht angeschlossenen Gate-Elektroden FG1 und FG2 werden somit während der Betriebsart der flüchtigen Datenspeicherung aufrechterhalten. Wenn die Versorgungsspannungen unterbrochen werden, haben die Spannungen V und V den

L)U Du

Wert OV. Die einzigen Potentiale innerhalb der Speicherzelle sind die niedrigen Spannungen der auf den nicht angeschlos-OQ senen Gate-Elektroden FG1 und FG2 gespeicherten Ladungen, die aus der nicht flüchtigen Abspeicherung von Daten resultieren. Diese Spannungen liegen weit unter den Spannungen, die zur Herbeiführung einer Tunnelwirkung in den Tunnel-Oxidzonen TR1 und TR2 erforderlich sind, so daß das Abströmen von Ladungen p. aus den nicht angeschlossenen Gate-Elektroden FG1 und FG2 extrem niedrig ist, weil diese innerhalb der Oxidschicht enthalten sind, also innerhalb eines extrem gut elektrisch isolierenden Materials.

Zum Abrufen nicht flüchtig gespeicherter Daten werden die Versorgungsspannungen V_nr. und V _c wieder an die Speicher-

DL) ob

zelle angelegt. Die nicht flüchtigen Daten, die als Ladungsdifferenzen auf den nicht angeschlossenen Gate-Elektroden FG1 und FG2 gespeichert sind, haben die Wirkung, an der Oberfläche des Halbleitersubstrats im Kanalbereich der MOS-Transistoren abhängig von der Polarität der Ladung auf jeder nicht angeschlossenen Gate-Eletrode abzustoßen oder anzuziehen. Es sei das zuvor beschriebene Beispiel der nicht flüchtigen Datenspeicherung betrachtet, bei dem auf der nicht angeschlossenen Gate-Elektrode FG1 eine positive Ladung und auf der nicht angeschlossenen Gate-Elektrode FG2 eine negative Ladung gespeichert ist.

Da auf der nicht angeschlossenen Gate-Elektrode FG1 eine positive Ladung gespeichert ist, werden die Schwellenspannungen der Transistoren T1 und T2 in die negative Richtung verschoben, wobei der Transistor T1, der ein P-Kanal-Bauelement ist, eine höhere Schwellenspannung als der Transistör T2 hat, bei dem es sich um ein N-Kanal-Bauelement handelt. Auf der nicht angeschlossenen Gate-Elektrode FG2 ist eine negative Ladung gespeichert, so daß die Schwellenspannungen der Transistoren T3 und T4 in die positive Richtung verschoben werden, wobei der Transistor T3, der ein P-Kanal-Bauelement ist, eine niedrigere Schwellenspannung als der Transistor T4 hat, der ein N-Kanal-Bauelement ist.

Wenn die Versorgungsspannung V_n gegen +5V ansteigt, beginnt der Transistor T3 zu leiten, bevor der Transistor T1 oQ leitet, da seine Schwellenspannung niedriger als die des Transistors TI ist. Folglich steigt die Spannung am Verbindungspunkt N2 schneller an als die Spannung am Verbindungspunkt N1, was dazu führt, daß der Transistor T2 vor dem Transistor T4 eingeschaltet wird, da der Verbindungs-

punkt N2 an der Steuerelektrode des Transistors T2 ange-ο ο

schlossen ist; dies ist eine Situation, die dadurch noch verstärkt wird, daß der Transistor T2 eine niedrigere Schwellenspannung als der Transistor T4 hat. Dieses Ungleichge-

wicht führt dazu, daß die Speicherzelle einen stabilen Zustand annimmt, bei dem am Verbindungspunkt N2 ein hoher Spannungswert nahe bei der Versorgungsspannung V vorhanden ist, während am Verbindungspunkt N1 ein niedriger Spannungswert nahe bei der Versorgungsspannung V₃₅ liegt, was der negierte Zustand des ursprünglich gespeicherten Datenwerts ist.

Der abgerufene nicht flüchtige Datenwert an den Verbindungspunkten N1 und N2 kann durch Einschalten der Zugriffstransistoren T5 und T6 gelesen werden, und er kann durch Übertragen durch einen (nicht dargestellten) Negator in seinen wahren Datenwert umgekehrt werden.

Somit ist zu erkennen, daß eine nach der Erfindung aufgebaute Speicherzelle bei einfachem Betrieb eine flüchtige und eine nicht flüchtige Speicherung zuläßt; im Vergleich zu herkömmlichen flüchtigen Speicherzellen statischer Schreib/ Lese-Speicher sind keine zusätzlichen Steuerleitungen erforderlich. Außerdem ist die Speicherzelle einfach aufgebaut, so daß sie in einer integrierten Schaltung auf einer Fläche hergestellt werden kann, die nur unwesentlich größer als die Fläche einer herkömmlichen flüchtigen CMOS-Speicherzelle eines Schreib/Lese-Speichers ist.

Die Erfindung ist hier zwar im Zusammenhang mit einem speziellen Ausführungsbeispiel beschrieben worden, doch ist zu erkennen, daß im Rahmen der Erfindung auch Abwandlungen möglich sind.

Claims (7)

PRINZ, LEISER, BUNKE & PARTNER j Patentanwälte ■ European Patent Attorneys *> E 'S Π Q Q Q Ernsbergerstraße 19 · 8000 München 60 29. August 1985 PLESSEY OVERSEAS LIMITED 2-60 Vicarage Lane Ilford, Essex IG1 4AQ / Großbritannien Unser Zeichen: P 3023 Patentansprüche

1. Speicherzelle zum flüchtigen und/oder nicht flüchtigen Speichern von Daten mit zwei Negatoren, von denen jeder zwei komplementäre MOS-Transistoren enthält, dadurch gekennzeichnet, daß jeder Negator (2, 4) eine diffundierte Steuerelektrode (14) und gemeinsam für die komplementären Transistoren (6, 8) des Negators eine nicht angeschlossene Gate-Elektrode (12) aufweist und daß die Negatoren (2, 4) kreuzweise gekoppelt sind, wobei der Verbindungspunkt (N1, N2) zwischen den komplementären Transistoren jedes Negators mit der Steuerelektrode (C2, C1) des anderen Negators verbunden ist, wodurch ein differentielles Abtasten nicht flüchtiger Daten an den nicht angeschlossenen Gate-Elektroden (FG1, FG2) der Negatoren erzielt werden kann.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß für jeden Negator (2, 4) die Steuerelektrode (14) innerhalb einer Halbleiterschicht diffundiert ist, während die nicht angeschlossene Gate-Elektrode (12) innerhalb einer Oxidschicht (10) so gebildet ist, daß sie sich über die

Steuerelektrode (14) und die Transistoren (6, 8) erstreckt, jedoch davon durch Tunnelzonen (16, 18) der Oxidschicht (10) getrennt ist, die so dimensioniert sind, daß eine Ladungsübertragung durch sie hindurch möglich ist, und daß die Steuerelektrode (14) und die nicht angeschlossene Gate-Elektrode (12) so angeordnet sind, daß die kapazitive Kopplung dazwischen im Vergleich zur kapazitiven Kopplung zwischen der nicht angeschlossenen Gate-Elektrode (12) und den Drain-Zonen der Transistoren (6, 8) relativ groß ist.

10

3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die kapazitive Kopplung zwischen der nicht angeschlossenen Gate-Elektrode (12) und der Steuerelektrode (14) sowie zwischen der nicht angeschlossenen Gate-Elektrode (12) und den Drain-Zonen so ausgeführt ist, daß die Ladungsübertragung zur nicht angeschlossenen Gate-Elektrode (12) zur Ermöglichung einer nicht flüchtigen Datenspeicherung stattfinden kann, wenn eine etwa 10V überschreitende Spannung an die Speicherzelle angelegt wird.

L 20

4. Speicherzelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Tunnelzonen (16, 18) eine Dicke in der Größenordnung von 2 bis 10 nm haben.

5. Speicherzelle nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die nicht angeschlossene Gate-Elektrode (12) aus Polysilicium besteht.

6. Speicherzelle nach einem der vorherigen Ansprüche, da-QQ durch gekennzeichnet, daß für jeden Negator (2, 4) eine Bit-Leitung (B, B) zur Datenzufuhr zum Negator sowie ein Zugriffstransistor (T5, T6) zum Koppeln der Bit-Leitung (B, B) mit dem Verbindungspunkt (N1, N2) zwischen den komplementären Transistoren (T1, T2, T3, T4) des Negators (2, 4) vorgesehen sind.

35

7. Integrierte Schaltungsvorrichtung, gekennzeichnet durch eine verbundene Matrix aus Speicherzellen gemäß einem der vorhergehenden Ansprüche.