DE3520028A1

DE3520028A1 - Einrichtung zum komprimieren von bilddaten

Info

Publication number: DE3520028A1
Application number: DE19853520028
Authority: DE
Inventors: Yukio Inagi Tokio/Tokyo Sato
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-06-05
Filing date: 1985-06-04
Publication date: 1985-12-05
Also published as: GB8514197D0; GB2162401B; FR2565441A1; FR2565441B1; DE3520028C2; US4701803A; GB2162401A

Description

Die Erfindung bezieht sich auf eine Bilddaten-Komprimiereinrichtung, die in einem Faksimilesystem, einer elektronischen Bilddatei oder dergleichen eingesetzt wird und die insbesondere zur Bildverarbeitung mit hohem Auflösungsvermögen geeignet ist.

Bei herkömmlichen Bildübertragungseinrichtungen wie Faksimile systemen oder Latentbild-Dateien, bei denen Lichtaufzeichnungs-Speicherplatten, Magnetaufzeichnungs-Speicherplatten oder dergleichen verwendet werden, werden Bilddaten komprimiert, um die Datenmenge zu verringern, wodurch eine hohe übertragungsgeschwindigkeit und eine Speicherung mit hohem Wirkungsgrad erzielt we rden.

Die Bilddatenkomprimierung erfolgt durch eine bestimmte

Dresdnei Bank (München) KIu 3939 844 Δ /7

Deutsche Bank (München) Kto. 2861060 Postscheckamt (München) KtO 670-43-804

Copy

OO

Art von Codeumsetzung, für die ein typisches Beispiel, die modifizierte Huffman-Codierung bzw. MH-Codierung ist. Bei der MH-Codierung werden zusammenhängende

Weiß- oder Schwarz-BiLdeLemente in dem Bild durch ein 5

entsprechendes Codesignal ausgedrückt. In diesem Fall entspricht die häufigste Bildelement-Anzahl einem kurzen Codesignal und die selten auftretende Bildelement-Anzahl einem langen Codesignal. Durch die Nutzung der Häufigkeit des Auftretens der Bildelementefolgen kann das ganze Bild in einer Folge anderer Codesignale durch eine geringere Anzahl von Bits ausgedrückt werden.

Bei dem zur MH-Codierung verwendeten Datenformat wird

ein ZeiIenendsignaI bzw. EOL-CodesignaI, das einen Rand einer das Bild einer Zeile darstellenden MH-Codesignalgruppe angibt, und ein SeitenendsignaI (Steuerungsrückgabesignal) bzw. RTC-Signal festgelegt, das den Rand bzw. die Grenze des Bilds einer Seite anzeigt.

An einer Empfangsstelle, nämlich in einer dekodierenden Verarbeitungsstation erfolgt eine synchrone Decodierung entsprechend dem EOL-CodesignaI und dem RTC-Signal.

In der letzten Zeit wurden Schnelldrucker mit hohem Auflösungsvermögen wie Laserstrahldrucker entwickelt, bei denen das elektrofotografisches Verfahren angewandt wird. Es wurde gefordert, ein komprimiertes Bild unter Verwendung eines solchen Druckers zu repro-

duzieren bzw. aufzuzeichnen. Zugleich mit dieser Forderung wird auch ein optischer Leser zum schnellen Lesen des mit dem Drucker auszudruckenden Bilds verlangt. Infolgedessen müssen das Komprimieren und das Decodieren mit höherer Geschwindigkeit ausgeführt

.

werden.

ORIGINAL INSPECTED

Da gemäß den vorstehenden Ausführungen das EOL-CodesignaL und das RTC-SignaL eine wichtige RoLLe spieLen, wird deren Erzeugung zu einem bedeutsamen Gesichtsu punkt. Insbesondere ist eine Einrichtung zum Erzeugen des EOL-CodesignaLs und des RTC-SignaLs zur schneL-Leren Verarbeitung in Echtzeit in einem FaksimiLesystem erf order Lich, in weLchem ein Leser, eine Komprimiereinrichtung, ein Drucker und dergleichen unab-■tQ hängig voneinander mit hoher Geschwindigkeit betrieben werden.

Zu den MH-CodesignaLen zähLen zwei Arten von Codesignalen: ein AbschLußcodesignaL und ein Umbruch- bzw.

_1t Zusammenset ζ codesignaL. ZahLen, die Q bis 63 (zusamb

menhängenden) Bildet ementen entsprechen (Lauf- bzw. FoLgelänge), werden jeweiLs durch AbschLußcodesignaLe dargesteLlt. ZahLen 64, 128, 256, ... 2560, die BiLdelementen in Einheiten aus 64 BiLdeLementen entspre-

chen, werden jeweiLs durch Zusammensetz-CodesignaLe Λ U

dargesteLLt. Die Lauf- bzw. FoLgeLänge von 0 bis 63 BiLdeLementen wird durch ein einziges AbschLußcodesignaL wiedergegeben, während eine FoLgeLänge von "64" und darüber durch eine Kombination aus einem Zusammen-

setz-CodesignaL und einem AbschLußcodesignal wieder-2b

gegeben wird. Bei spi e L swei se kann das BiLd von 515 zusammenhängenden Weiß-BiLdeLementen aLs (01100101) (1000) ausgedrückt werden, was eine Kombination aus einem Zusammensetz-CodesignaL (01100101) für eine Weiß-

FoLgeLänge 512 und einem AbschLußcodesignaL (1000) 30

für eine Weiß-FoLgeLänge 3 ist, da die Zahl 515 = 64 χ 8 + 3 = 512 + 3 vorgegeben ist.

Auf diese Weise können mit dem AbschLußcodesignaL bzw.

dem Zusammensetz-CodesignaL jeweiLs maximaLe FoLge-35

Längen von 63 bzw. 2560 BiLdeLementen angezeigt werden.

Wenn diese Codesignale zusammengesetzt werden, können mitteLs eines einzelnen MH-CodesignaIs maximal 2623 (= 2560 + 63) Bits bzw. Bildelemente dargestellt werden .
5

In dem vorstehend beschriebenen Laserstrahldrucker kann mit hoher Dichte mit 16 Punkten/mm aufgezeichnet bzw. reproduziert werden. Daher ist bei dem Leser für das optische Lesen des mit dem Drucker zu reproduzierenden Bilds das entsprechende Auflösungsvermögen erforder lieh.

Es sei angenommen, daß eine Vorlage im Format A4 (210 χ 297 mm) mit einem Auflösungsvermögen von 16 Punkten/mm gelesen wird. In diesem Fall beträgt die Gesamtanzahl der zu lesenden Bildelemente 3360 χ 4752 (Punkte). Wenn eine Komprimierung unter Anwendung der vorstehend beschriebenen MH-Codierung vorgenommen wird, entstehen Folgelängen, die nicht durch 2560 + 63 Bits ausgedrückt

werden können. Zum Wiedergeben einer Folgelänge über 2623 Bits kann eine erweiterte Codierung vorgeschlagen werden, bei der zwei Zusammensetz-Codesigna Ie beispielsweise in der Form (Zusammensetz-Codesigna I) + ( Zusammensetz-Codesigna I) + (Abschlußcodesignal) eingesetzt werden.

Wenn das Bild einer Zeile entlang der kurzen Seite einer der Abtastung mit einem Auflösungsvermögen von 16 Punkten/mm unterzogenen Vorlage im Format A4 lauter

Weiß-Bildelemente enthält (3360 Bits), können die 3360 zusammenhängenden Weiß-Bildelemente durch das Zusammensetzen von drei MH-Codesignalen, nämlich durch ein Zusammensetz-Codesignal (000000011111) für 2560 Bits, ein Zusammensetz-Codesignal (011001101) für 768 Bits

und ein Abschlußcodesignal (00011011) für 32 Bits dargestellt werden , da sich 3360 = 2560 + 768 + 32 ergibt.

Ein Bild mit einer Folgelänge von ungefähr 5000 Bits kann durch MH-Codesigna Ie aus Zusammensetz- und Abschlußcodesignalen wiedergegeben werden. In diesem

Fall hat das MH-Codesigna I eine beträchtliche Länge. 5

Wenn ein langes MH-CodesignaI auf einmal bzw. in einem

Zug erzeugt wird, wird dabei die Datenumsetzung überlastet. Ferner wird die Erzeugung des MH-CodesignaLs verzögert, was zu Schwierigkeiten führt. Diese Unzulänglichkeit behindert die Bildübertragung mit hoher 10

Geschwindigkeit.

Entsprechend den CCITT-Empfeh Lungen für die MH-Codierung muß mit dem ersten MH-Codesignal für eine Zeile ein Weißbild dargestellt werden. Wenn das Bild einer

einzelnen Zeile mit einem Schwarzbild beginnt, wird vor einem MH-Codesignal für ein Schwarzbild, nämlich nach einem Zeilenrand- bzw. Zeilenendsigna I, d.h. nach einem EOL-CodesignaI ein MH-Codesignal für ein Weißbild mit der Folgelänge "0" eingefügt. Der Schal-

tungsaufbau für das Erzeugen des MH-CodesignaIs für ein Weißbild mit der Folgelänge "0" ist jedoch komp I i ζ i e r t .

In Anbetracht dessen liegt der Erfindung die Aufgabe

zugrunde, eine Bilddaten-Komprimiereinrichtung zu schaffen, mit der die Komprimierung in Echtzeit unter hoher Geschwindigkeit ausgeführt werden kann.

Ferner soll mit der Erfindung eine Bi Iddaten-Kompri-

miereiηrichtung zum Komprimieren eines Bilds mit einer verhältnismäßig langen Folgelänge unter hoher Geschwindigkeit geschaffen werden.

Weiterhin soll mit der erfindungsgemäßen Bilddaten-Komprimiereinrichtung ein mit einer schwarzen Linie

beginnendes BiLd auf zweckdien Liehe Weise komprimiert werden.

Ferner soLL die erfindungsgemäße BiLddaten-Komprimiereinrichtung für FaksimiLe-Nachrichtenverbindungen unter Verwendung einer DigitaLübertragungsLeitung geeignet sein.

, p. Die Erfindung wird nachstehend anhand von AusführungsbeispieLen unter Bezugnahme auf die Zeichnung näher er Lautert.

Fig. 1 ist eine Schnittansicht eines

p. Lesers, bei dem die erfindungs

gemäße Komprimiereiηrichtung ei ngesetzt wird.

Fig. 2 ist ein SchaLtbiLd einer La-

dungskoppLungsvorrichtungs-20

Treiberstufe.

Fig. 3 ist ein SchaLtbiLd einer La

dungskopp Lungsvorrichtung.

Fig. 4 ist ein SchaLtbiLd einer SchaL-

tung zum Erzeugen eines VertikaLsynchronisiersignaLs.

Fig. 5 ist ein SchaLtbiLd einer Kompri-

mierungs-VerarbeitungsschaLtung.

Fig. 6 ist ein Zeitdiagramm, das ein

Datenformat zur MH-Codierung ^Zei9t-

Fig. 7 bis 11 sind jeweils Zeitdiagramme zur

Erläuterung der Funktion der Schaltung nach Fig. 5 bei der

J₃ Verarbeitung eines jeweiligen

BiIdsi gnaIs.

Die Fig. 1 ist eine Schnittansicht eines Lesers, bei dem die erfindungsgemäße Komprimiereinrichtung einge- IQ setzt wird.

Der Leser weist eine Vorlagentisch-Glasplatte 201, eine stabförmige Lichtquelle 202 wie eine Halogenlampe oder eine Fluoreszenzlampe, einen ersten Spiegel 203, jk einen zweiten Spiegel 204, einen dritten Spiegel 205, ein Objektiv 206 und ein eindimensionales Festkörper-Bildaufnahmeelement wie eine Ladungskopplungsvorrichtung (CCD) 207 auf.

„_n Im Betrieb wird eine auf die Glasplatte 201 aufgelegte Vorlage mittels der Lichtquelle 202 beleuchtet. Das von der Vorlage reflektierte Licht wird über den ersten, den zweiten und den dritten Spiegel 203, 204 und 205 mittels des Objektivs 206 auf der Ladungskopp-2jlungsvor r i chtung 207 fokussiert. Die Hauptabtast ri chtung der Ladungskopplungsvorrichtung 207 ist die zu der Zeichnungsebene senkrechte Richtung. Die Lichtquelle 202 und der erste Spiegel 203 sind durch einen (nicht gezeigten) Träger zu einer Einheit zusammen-„„ gefaßt und werden längs einer (nicht gezeigten) Führungsschiene in der Richtung F bewegt, wodurch die Vorlagenfläche abgetastet wird (Unterabtastung). Der zweite und der dritte Spiegel 204 und 205 sind durch einen (nicht gezeigten) Träger zu einer Einheit zusammengefaßt und werden längs einer (nicht gezeigten) Führungsschiene in gleicher Richtung wie der erste

Spiegel 203, jedoch mit der halben Geschwindigkeit desselben bewegt. Die Lichtquelle 202, der erste Spiegel 203, der zweite Spiegel 204 und der dritte Spiegel c 205 werden aus jeweiligen Leseanfangsstellungen, die durch ausgezogene Linien dargestellt sind, in jeweilige Leseendstellungen bewegt (202', 203', 204' und 205'), die durch gestrichelte Linien dargestellt sind. Die Länge des optischen Wegs von der Vorlagentisch-Glasplatte 201 über die Spiegel 203, 204 und 205 bis zu dem Objektiv 206 wird ständig konstant gehalten.

In dem Leser wird bei der Unterabtastung eine Vorlage im Format A4 in der Längsrichtung mit einer Lesezeilendichte von 16 Zeilen/mm abgetastet. In der Hauptab-15

tastrichtung hat der Leser ein Auflösungsvermögen von 16 B i I de I emen t en/mm. Die Anzahl der für eine Zeile in der Hauptabtastrichtung ausgegebenen Bits beträgt 3360, während in der Hauptabtastrichtung bei der Unter-

abtastung 4752 Zeilen abgetastet werden.
20

Damit wird in Zeileneinheiten das gesamte Bild der Vorlage gelesen, um Bildsignale mit Pegeln zu erzeugen, die den jeweiligen Dichten des Vor LagenbiIds entsprechen.

Der Leser weist ferner einen Sensor 208 zum Erfassen des Beginns des Vor IagenLesens und einen Sensor 209 zum Erfassen der Beendigung des Vor lagen Lesens auf. Diese Sensoren weisen jeweils Fotounterbrecher bzw. Lichtschranken auf und werden jeweils mittels eines an dem ersten Spiegel 203 angebrachten (nicht gezeigten) Betätigungsglieds geschaltet. Wenn der erste Spiegel 203 an der dem Sensor 208 bzw. 209 entsprechenden Stelle steht, erzeugt der Sensor 208 bzw. 209 ein 35

Ausgangss i gnaI.

Wenn die Vorlage gelesen ist, werden die Spiegel und die Lichtquelle mit hoher Geschwindigkeit in die durch die ausgezogenen Linien dargestellten Stellungen zurückgebracht.

Die Fig. 2 ist ein Schaltbild einer Treiberstufe für die in Fig. 1 gezeigte Ladungskopplungsvorrichtung (CCD) 207. Die LadungskoppLungsvorrichtung 207 ist

O das qleiche fotoelektrische Wandlerelement wie das in Fig. 1 gezeigte. Ein Quarzoszillator 901 erzeugt ein Taktsignal CLK als Bezugssignal für das Lesen des Bilds. Das von dem Quarzoszillator 901 erzeugte Taktsignal wird von einem Zähler 902 gezählt. Im Ansprechen auf einen Schiebeimpuls SFP bzw. 907 erzeugt der Zähler 902 ein Ausgangssignal VEN bzw. 908 hohen Pegels, wobei der Zähler zugleich das Zählen des Taktsignals beginnt. Wenn der Zähler 902 die Bildelementeanzahl für eine einzelne Zeile (mit 3360 Bildelementen

Q bei diesem Ausführungsbeispiel) gezählt hat, nimmt das Ausgangssignal 908 den niedrigen Pegel an. Das Ausgangssignal 908 gibt die Dauer der Ausgabe der Bildsignale für eine jeweilige Zeile wieder und wird als Videofreigabesignal VEN (Horizontalsynchronisiersignal)

k verwendet, das nachfolgend beschrieben wird.

Ein Ana log/Digita I- bzw. A/D-Wandler 904 setzt ein analoges Eingangssignal mit einem Pegel, der jeweils der Dichte eines Bilds entspricht, das durch das von

Q der Ladungskopplungsvorrichtung 207 abgegebene Bildsignal dargestellt wird, in ein digitales 4-Bit-Signal (für 16 Gradationsstufen) um. Der A/D-Wandler 904 weist vier Vergleicher auf, die das Signal aus der Ladungskopplungsvorrichtung 207 jeweils mit mittels

- Widerständen R geteilten Spannungen vergleicht und Ausgangssignale (Bits) D_n bis D, abgibt. Das digitale

-14-

4-Bit-SignaI aus dem A/D-WandLer 904 wird durch Vergleichen des digitalen Signals mit einem festen Schwellenwert oder unter Verwendung eines Dither-Schemas

zur HaIbtonreproduktion einer Binärcodierung unterem

zogen. Die Binärcodierung des digitalen 4-Bit-SignaLs erfolgt mittels einer Binärcodier scha Itung 905. Das binär codierte Signal wird mittels einer Synchronisierschaltung 906 mit dem Taktsignal CLK synchronisiert, wodurch ein serielles Signal erhalten wird. Das serielle Signal ist ein binär codiertes Bildsignal.

Die Fig. 3 zeigt schematisch die Gestaltung der Ladungskopplungsvorrichtung 207. Die Ladungskopplungsvorrichtung 207 hat einen Ausgangstransistor 301,

einen Speicher kondensator 303 zum Festhalten einer Ausgangsspannung und einen Rückstellschalter 302 2 um Nachladen des Speieherkondensators 303.

Eine Bildempfangseinheit 306 hat Bildempfangselemente

1, 2, . . ., die jeweils einem einzelnen Bildelement entsprechen. Auf die Bildempfangseinheit fällt das von der Vorlage reflektierte Licht. Die Lichtempfangselemente 1, 2,... werden entsprechend den Pegeln der Lichtintensität geladen. Die Ladungskomponenten der Lichtempfangselemente 1, 2,... werden in geradzahlige und ungeradzahlige Komponenten aufgeteilt, welche jeweils parallel zu Ladungskopplungs-Schieberegistern 304 bzw. 305 verschoben werden. Der Zeitpunkt des Verschiebens entspricht dem Zeitpunkt der Eingabe des

Schiebeimpulses SFP bzw. 907. Durch den Schiebeimpuls werden Schaltglieder 307 und 308 eingeschaltet.

Die auf parallele Weise in die Schieberegister 304 und 305 versetzten Komponenten werden durch Taktimpulse #1 und j62 aufeinanderfolgend nach Links versetzt.

Die geradzahligen und die ungeradzahLigen Komponenten werden abwechselnd dem Ausgangstransistor 301 zugeführt.

Die Fig. 4 zeigt eine Schaltung zum Erzeugen eines

Vertikalsynchronisiersignals VSYNC aus den Ausgangssignalen der Sensoren 208 und 209 für das Erfassen des Beginns bzw. der Beendigung des Vorlagenlesens. ,Q In dieser Schaltung bilden zwei NAND-Glieder 403 und 404 ein bekanntes Flip-flop. Ein Eingang 401 des NAND-Glieds 403 ist mit dem Ausgang des Sensors 208 für das Erfassen des Beginns des Vorlagenlesens verbunden, während ein Eingang 402 des NAND-Glieds 404 mit dem

. _ Ausgang des Sensors 209 für das Erfassen der Beendib

gung des Vorlagen I esens verbunden ist. Ein Ausgangssignal 405 des Flip-flops 403 wird für die Zeitdauer zwischen dem Ausgangssignal des Sensors 208 und dem Ausgangssignal des Sensors 209 auf hohen Pegel geschaltet. Dieses Signal hohen Pegels ist VertikaIsynchronisiersignal VSYNC Das heißt, das VertikaI synch roni s i e r s i gna L VSYNC wird zu Beginn des Lesens der Vorlage mittels der Ladungskopplungsvorrichtung 207 eingeschaltet und bei der Beendigung des Lesens eines

einzelnen Bilds abgeschaltet. Bei diesem Ausführungs-2b

beispiel wird das VertikaI synchronisiersignaI mittels der Sensoren für das Erfassen der Stellung eines Spiegels erzeugt, der während der Vorlagenabtastung bzw. des Lesens bewegt wird. Es kann jedoch irgendein ande-

res Verfahren herangezogen werden. Beispielsweise kann 30

die Anzahl der Hauptabtastzeilen gezählt werden, nachdem die Ladungskopplungsvorrichtung 207 das Lesen der Vorlage begonnen hat, und das Vertikalsynchronisiersignal VSYNC erhalten werden, wenn der Zählstand einen

vorbestimmten Wert erreicht (nämlich einen Wert, der 35

dem Format der zu lesenden Vorlage entspricht).

Die Fig. 5 ist ein Schaltbild einer Komprimierschaltung für das Komprimieren des mittels des Lesers nach Fig. 1 gelesenen binär codierten Signals entsprechend

§ der modifizierten Hufmann- bzw. MH-Codierung für das Erhalten eines MH-Codesigna I s .

Die Komprimierscha Itung nimmt das Bildsignal VIDEO, das Taktsignal CLK, das Videofreigabesignal VEN und iQ das VertikaI synchronisiersigna I VSYNC auf.

Mit dem Taktsignal werden D-Flip-flops 220 und 221 angesteuert. Das Videofreigabesignal VEN wird dem Flipflop 220 zugeführt, dessen Q-AusgangssignaI dem Flip-

,p- flop 221 zugeführt wird. Daher wird das Videofreigabesignal VEN mittels des Flip-flops 220 um einen Taktimpuls und mittels des Flip-flops 221 um zwei Taktimpulse verzögert. Das Q-Ausgangssignal des Flip-flops 220 und ein o"-Ausgangss i gna I des Flip-flops 221 werden

_nn einem NAND-Glied 226 zugeführt, wodurch die Vorderflanke des Videofreigabesignals VEN erfaßt wird. An der Vorderflanke des Videofreigabesignals VEN nimmt das Ausgangssignal des NAND-Glieds 226 den niedrigen Pegel an. Wenn von dem NAND-Glied 226 das Signal nie-

_oc drigen Pegels abgegeben wird, ist das Bildsignal VIDEO Aö

für eine einzelne Zeile eingegeben. Daher wird das Ausgangssignal niedrigen Pegels des NAND-Glieds 226 als EOL-E rfassungssigna I bezeichnet.

Mit dem Taktsignal CLK werden ferner Flip-flops 222 30

und 224 angesteuert. Das Flip-flop 222 nimmt das Bildsignal VIDEO auf, während das Flip-flop 224 das Q-Ausgangssignal des Flip-flops 222 über ein UND-Glied 223 aufnimmt.

Das BiLdsignaL VIDEO wird durch das FLip-fLop 222 um einen Taktimpuls und durch das FLip-fLop 224 um zwei TaktimpuLse verzögert. Das Q-AusgangssignaL des Flipflops 222 und das Q-AusgangssignaI des Flip-flops 224 5

werden einem Exk lusiv-ODER- bzw. AntivalenzgLied 225 zugeführt, um damit einen Übergangspunkt bzw. WechseL von einer Weißkomponente auf eine Schwarzkomponente und umgekehrt zu erfassen. Auf die Erfassung des Wechsels hin nimmt das Ausgangssignal des Antivalenzglieds

225 den hohen Pegel an. Dieses Signal hohen Pegels wird als Wechselerfassungssignal bezeichnet.

Durch das Taktsignal CLK erfolgt eine Verschiebung in einem 8-Bit-Schieberegister 218. Das Schieberegister

218 nimmt das VertikaL synchronisi ersigna I VSYNC auf, welches an Ausgängen QA bis QH um 8 TaktimpuLse verzögert wird. Das Ausgangssignal QA des Schieberegisters 218 wird über einen Inverter 240 einem Eingang eines NAND-Glieds 219 zugeführt. Das Ausgangssignal

QE des Schieberegisters 218 wird dem anderen Eingang des NAND-GIi eti s 219 zugeführt. Auf das Abfallen des VertikaI synchronisiersigna I s VSYNC hin wird das Ausgangssignal des NAND-Glieds 219 für die Dauer von 5 Taktimpulsen auf dem niedrigen Pegel gehalten. Dieses Ausgangssignal niedrigen Pegels gibt den Zeitpunkt der Beendigung des Bildsignals VIDEO für eine einzelne Seite wieder, wodurch ein Signal RTC gesteuert wird, welches das Ende des Bilds einer Seite anzeigt.

° 4-Bit-Zähler 211, 212 und 213 sind zum Bilden eines 12-Bit-Zählers in Reihe geschaltet. Der 12-Bit-Zäh ler wird als Lauflängen- bzw. Folge Iängenzähler zum Zählen des Taktsignals CLK bezeichnet. Das wertniedrigste Bit (LSB) des Zählers 211 wird auf den logischen Pegel

"1" eingestellt.

AusgangesignaLe QA bis QD des Zählers 211, Ausgangssignale QA und QB des Zählers 212, Ausgangssignale QA und QD des Zählers 213, durch das Invertieren der Ausgangssignale QB und QC des Zählers 213 erhaltene Ausgangssignale QB und QC und ein invertiertes Signal aus dem WechseIerfassungssignaI des Antivalenzglieds 225 werden einem NAND-Glied 210 zugeführt. Wenn der Zählstand des 12-Bit-Zählers "101111111111", nämlich 2559 erreicht, nimmt das Ausgangssignal des NAND-Glieds 210 den niedrigen Pegel an. Das Signal niedrigen Pegels des NAND-Glieds 210 wird als "2560"-ErfassungssignaI bezeichnet.

4-Bit-Zähler 214, 215 und 216 sind zum Bilden eines 12-Bit-Zählers in Reihe geschaltet. Dieser 12-Bit-Zähler wird als Zeilenzähler für das Zählen des Taktsignals CLK bezeichnet. Der Zeilenzähler kann bis zu einem Wert zählen, der um "1" größer ist als die Anzahl der Bildelemente einer Zeile (nämlich 3360). Dies geschieht dadurch, daß der Zeilenzähler die gleiche Zählung wie der Fo I ge längenzähLer ausführt, der Folgelängenzähler aber mit "1" beginnt. Wenn die Taktimpulse (3360) für eine einzelne Zeile gezählt sind, gibt der Zähler 216 ein Übertragssignal RC ab. Dieses übertragssignal wird Zeilenendsigna I genannt. Mit dem Zeilenendsignal werden die Zähler 214 bis 216 gelöscht.

Ein Negatiνlogik- bzw. Inversionseingang-ODER-Glied 217 steuert das Erzeugen eines MH-CodesignaIs. Dem

^ow ODER-Glied 217 werden fünf Arten von Eingangssignalen zugeführt: (1) das "2560"-Erfassungssigna I aus dem NAND-Glied 210, (2) das invertierte Signal aus dem WechseIerfassungssigna I des Antivalenzglieds 225, (3) das EOL-E rfassungssigna I des NAND-Glieds 226, (4) das

"5 ZeilenendsignaI des Zeilenzählers und (5) das Ausgangs-

signal niedrigen PegeLs des NAND-Glieds 219. Wenn irgendeines der Eingangssignale des ODER-Glieds 217 niedrigen Pegel hat, gibt das ODER-Glied 217 ein Ausgangssignal niedrigen Pegels ab.
b

Durch das Ausgangssignal niedrigen Pegels aus dem ODER-Glied 217 wird der Zählstand des Fo Igelängenzählers gelöscht. Das heißt, der Fo Ige I ängenzäh ler wird in einem der folgenden Falle gelöscht: Wenn ein Wechsel des Bildsignals erfaßt wird, wenn das ZeiLenendsigna I oder das Videofreigabesignal VEN ansteigt, wenn das VertikaI synchronisiersigha I VSYNC ansteigt oder wenn eine zusammenhängende Weiß- oder Schwarz-Folge die Länge von 2560 Bits erreicht. Das Signal niedrigen

Pegels aus dem ODER-Glied 217 bewirkt an Registern 231 bis 234 die Aufnahme von Daten auf die nachstehend beschriebene Weise.

Die Register 231 bis 234 sind jeweils FIFO-Register,

bei denen zuerst eingegebene Daten zuerst ausgegeben werden bzw. die Durchlauf-Aufeinanderf ο Ige unverändert bleibt. Die Register 231 bis 234 nehmen im Ansprechen auf das Ausgangssignal niedrigen PegeLs aus dem ODER-Glied 217 die jeweils an Eingängen D_n bis D, zugeführten Daten auf und geben die Daten im Ansprechen auf ein nachfolgend erläutertes Signal UNCK ab. Die Register 232 bis 234 nehmen die parallelen 12-Bit-Zählstandsdaten aus dem Fo Ige längenzäh Ier auf. Das heißt, die Register 232 bis 234 nehmen eine Folgelänge auf,

die zu dem Zeitpunkt erreicht ist, an dem das Ausgangssignal des ODER-Glieds 217 auf den niedrigen Pegel geschaltet wird. Das Register 231 nimmt an seinem Eingang D_n das Ausgangssignal eines ODER-Glieds 241, an seinem Eingang D₁ das Q-Ausgangssigna I des Flip-flops 224 und an seinem Eingang D, das Ausgangssignal eines

NAND-Glieds 227 (über ein Flip-flop 242) auf.

Das ODER-Glied 241 gibt ein Ausgangssignal hohen Pegels im Ansprechen auf ein Ausgangssignal niedrigen Pegels aus dem NAND-Glied 219 oder ein Ausgangssignal niedrigen Pegels aus dem NAND-Glied 226 (nämlich das EOL-Erfassungssignal) ab. Das Signal hohen Pegels aus dem ODER-Glied 241 wird über einen Ausgang Q„ des Registers 231 zu einem Eingang G eines Puffers 235 übertragen, wodurch der Puffer 235 in einen nachfolgend erläuterten EinschaIt zustand für das Erzeugen eines EOL-CodesignaIs geschaltet wird.

Durch das EOL-ErfassungssignaI aus dem NAND-Glied 226

kann ein einzelnes EOL-CodesignaI erzeugt werden. Das Signal niedrigen Pegels aus dem NAND-Glied 219 bewirkt das Erzeugen eines EOL-CodesignaIs mit 5 Codeblöcken Ein zusammenhängendes Signal aus einer Vielzahl von EOL-Codesignalen bildet das RTC-Signal_r wel-

ches das Ende des Bildsignals VIDEO für eine Seite anzeigt. Daher wird durch das EOL-Codesigna I über 5 Codeblöcke das RTC-Signal gebildet.

Durch den Anstieg des Videofreigabesignals VEN wird das einzelne EOL-CodesignaI als Hörizonta I synchronisiersignal für das Bildsignal VIDEO erzeugt. Durch das Abfallen des Vertika I synchronisiersigna I s VSYNC wird das 5-fache EOL-CodesignaI, nämlich das RTC-Signal erzeugt. Daher wird das EOL-Codesigna I genau zu Beginn einer Bildzeile erzeugt und auch das RTC-Signal genau am Ende einer Seite erzeugt. Dieser Vorgang ist auf genaue Weise mit dem BiIdelesevorgang einer Eingabevorrichtung (wie beispielsweise eines Lesers) für die Aufnahme des zu komprimierenden Bildsignals synchronisiert. Auf das Lesen eines Bilds hin werden das

EOL-Codesignal und das RTC-SignaL gleichzeitig erzeugt.

Das Eingangssignal an dem Eingang D₁ des Registers 231, nämlich das Q-AusgangssignaI des Flip-flops 224

b »

bildet ein B/W-Signal, welches anzeigt, daß das eingegebene Bildsignal eine Schwarzkomponente oder eine Weißkomponente darstellt. Wenn das B/W-Signal den hohen Pegel hat, zeigt es die Schwarzkomponente an. Wenn jedoch das B/W-Signal niedrigen Pegel hat, stellt es die Weißkomponente dar. Das Eingangssignal an dem Eingang D₁ wird an einem Ausgang Q₁ abgegeben und dem Puffer 235 zugeführt.

Das NAND-Glied 227 nimmt die AusgangssignaLe QA bis

QD des Zählers 211 in dem Fo Ige LängenzähIer, die Ausgangssignale QA und QB des Zählers 212 in dem Folgelängenzähler und das invertierte Wechselerfassungssignal auf. Wenn alle Eingangssignale den logischen Pegel "1" haben, wird von dem NAND-Glied 227 über das

flip-flop 242 ein Ausgangssignal niedrigen Pegels dem Eingang D, des Registers 231 zugeführt. Wenn alle wertniedrigen 6 Bits der 1 2-Bit-ZähIdaten den logischen Pegel "1" haben, nämlich die Folgelänge "63" beträgt, wird daraus ermittelt, daß die Folgelänge länger als "63" wird. Daher muß bei dem Wechseln des Ausgangssignals des NAND-Glieds 227 auf den niedrigen Pegel ein Umbruch-Codesignal bzw. Zusammensetz- oder Anschlußcodesignal erzeugt werden. Das Ausgangssignal des NAND-Glieds 227 bildet ein T?/T-Signal, welches bei niedrigem Pegel ein Anschlußcodesignal und bei hohem Pegel ein Abschlußcodesignal darstellt. Das M/T-Signal wird durch das Flip-flop 242 um einen Taktimpuls verzögert, wonach das verzögerte Signal aus

dem Register 231 dem Puffer 235 zugeführt wird. 35

Wenn der S cha L tei ngang (T auf niedrigen Pegel gelegt wird, werden von dem Puffer 235 die Ausgangssignale der vier FIFO-Register 231 bis 234 zwischengespeichert. Bei dem Erzeugen des EOL-CodesignaIs wird jedoch der

—

Eingang 6 des Puffers 235 auf den hohen Pegel geschaltet, so daß alle Ausgangssignale A_ bis A₁₁ desselben auf den logischen Pegel "1" geschaltet werden. Das Signal hohen Pegels an dem Eingang G des Puffers 235 ist gemäß der vorangehenden Beschreibung durch das Q_n-AusgangssignaI des Registers 231 gebildet.

Zum Erzeugen der MH-CodesignaIe und zum Zusammensetzen der effektiven Codelänge dient ein Festspeicher (ROM)

236. Der Festspeicher 236 speichert MH-CodesignaIe

für jeweilige Folgelängen von Weißfolgen und Schwarzfolgen. Der Festspeicher 236 wird durch die Folgelängendaten,, das M/T-Signal, das B/W"-Signal und das EOL-Ausgangssigna I (die EOL-Kennung) adressiert, die von den Registern 231 bis 234 abgegeben und über den Puffer

235 zugeführt werden; dabei werden die jeweils entsprechenden MH-Codesigna Ie ausgelesen. Gemäß der vorangehenden Beschreibung werden dann, wenn das EOL-Codesignal erzeugt werden muß, durch das Eingangssignal an dem Eingang G^ des Puffers 235 alle Ausgangssignale A_n bis A₁₁ desselben auf den logischen Pegel "1" geschaltet. Durch die alle auf den logischen Pegel "1" geschalteten Ausgangssignale A^ bis A₁₁ können aus dem Festspeicher 236 die EOL-CodesignaIe ausgelesen

we rden.
30

Die Ausgangssigna I e des Fest speichers 236 werden über Puffer 237 und 238 zu einer Bündelungsschaltung 239 übertragen. Die Bündelungsschaltung 239 ist eine 16-Bit-Bündelungsschaltung für das Umsetzen einer MH-Codesignalfolge mit unendlicher bzw. unbestimmter Länge

in Datenfolgen bzw. Datenblöcke mit jeweils einer vorbestimmten Länge (nämlich mit 16 Bits). Die zusammengefaßten Datenblöcke mit der vorbestimmten Länge werden als parallele Daten abgegeben. In der Bündelungsschaltung 239 wird das Signal UNCK dann erzeugt, wenn das Zusammensetzen der 16 Bits abgeschlossen ist bzw. das nächste MH-CodesignaI benötigt wird, wobei die Datenabgabe aus den Registern 231 bis 234 hervorgerufen wird, wodurch über den Puffer 235 der Festspeicher 236 adressiert wird.

Es wird nun die Funktionsweise der in Fig. 5 gezeigten Schaltung beschrieben. Das Datenformat bei dem MH-Codiersystem ist in Fig. 6(2) gezeigt. Im einzel-

nen werden die die Bilddaten darstellenden MH-Codesignale zusammenhängend bzw. fortgesetzt in Zeileneinheiten übertragen. Zwischen die Zeileneinheiten wird das EOL-Codesignal eingefügt, um damit die Grenze zwischen den Zeilen anzuzeigen. An die MH-Codesigna Ie

für η Zeilen einer Seite wird das RTC-Signal angefügt, das ein zusammenhängendes Signal aus mehreren EOL-CodesignaI en ist. Daher empfängt die Empfangsstation, nämlich der Dekodierprozessor die übertragenen Daten synchron gemäß dem EOL-Codesignal. Der Dekodierprozessor kann eine Grenze zwischen Bildern aus dem RTC-Signal ermitteln. Die Fig. 6 (1) zeigt das Vertikal synch roni s i e rs i gna I, das die Dauer der MH-Codesignale für eine einzelne Seite anzeigt.

° Die Fig. 7 zeigt ein Bildsignal VIDEO für eine einzelne Zeile, deren 3360 Bits aus 515 Bits Weißkomponente, 515 Bits Schwarzkomponente und 2330 Bits Weißkomponente zusammengesetzt sind. Die Fig. 7(1) zeigt das Videofreigabesignal VEN, das zu Beginn der 3360 Bits des ° Einzelzeilenbilds auf den hohen Pegel geschaltet wird

und am Ende des EinzeLzeiLenbi Ids abgeschattet wird.

An der Vorderflanke des Videofreigabesignals VEN wird c von dem NAND-GLied 226 gemäß Fig. 5 das EOL-E rfassungssignal nach Fig. 7(3) erzeugt. Durch einen Wechsel des Bildsignals von der Weißkomponente zur Schwarzkomponente und umgekehrt wird von dem Antivalenzglied 225 nach Fig. 5 das Wechselerfassungssignal gemäß in Fig. 7(4) erzeugt. Das Zei lenends i gna I nach Fig. 7(5) ist mit dem Ende der 3360 Bits des Bildsignals für die einzelne Zeile synchronisiert und wird von dem Zeilenzähler nach Fig. 5 erzeugt.

p. Im Ansprechen auf das EOL-E rf assungss i gna I wird das EOL-Codesignal erzeugt. Gemäß der vorstehenden Beschreibung wird durch dds We c hsolerfassungssignal und das Zeilenendsigna I das der Folgelänge zu einem gegebenen Zeitpunkt entsprechende MH-Codesigna I erzeugt.

Die Fig. 8 veranschaulicht einen Fall, bei dem das

Bild einer Zeile mit 3360 Bits ein Weißbild ist. Nach Fig. 8 werden das EOL-Erfassungssigna I und das Zeilenendsignal auf die gleiche Weise wie gemäß Fig. 7 erzeugt. Da jedoch in dem Bildsignal VIDEO kein Wechsel 2b

auftritt, wird kein Wechselerfassungssignal erzeugt. Es wird kein MH-Codesigna I mit einem Wechselpunkt innerhalb der einen Zeile erzeugt. Daher wird das MH-Codesignal für das Einzelzeilenbild erst erzeugt,

wenn das Ze i lenends i gna I nach Fig. 8(5) erzeugt wird. 30

Zu diesem Zeitpunkt muß eine Anzahl von MH-Codesignalen erzeugt werden (nämlich zwei Anschlußcodesignale und ein Abschlußcodesignal). Infolgedessen wäre die Komprimiereinrichtung bei dem Erzeugen des Zeilenend-

signals überlastet.
35

In diesem Fall wird das "2560"-Erfassungssigna I aus dem NAND-Glied 210 dazu verwendet, zwangsweise auf das Erzeugen von 2560 Bits für die Bildelemente hin c ein MH-Codes i gna I auch dann zu erzeugen, wenn über eine lange Zeitdauer im Bild kein Wechsel erfaßt wurde; dadurch wird die Belastung bei der Erzeugung des MH-Codesignals herabgesetzt. Die Fig. 9 veranschaulicht einen Fall, bei dem das "2560"-Erfassungssigna I

_in eingesetzt wird. Das EOL-E rfassungssigna I nach Fig. 9(3) und das ZeiIenendsigna I nach Fig. 9(6) werden auf die gleiche Weise wie nach Fig. 8 erzeugt. Abweichend von dem Fall gemäß Fig. 8 wird innerhalb der einen Zeile das "2560"-ErfassungssignaI gemäß Fig. 9(5) erzeugt. Auf die Erzeugung des "2560"-Erfassungssigna I s

hin wird das MH-CodesignaI erzeugt, das der Folgelänge 2560 Bit entspricht. Danach wird auf das Erzeugen des Zei I enendsigna I s hin das MH-CodesignaL erzeugt, das der Folgelänge 800 Bit entspricht. Auf diese Wei-

se wird selbst dann, wenn über eine lange Zeitdauer 20

kein Wechselerfassungssignal erzeugt wird, die Erzeugung der MH-CodesignaLe nicht zusammengelegt, so daß diese zeitlich aufgeteilt erzeugt werden können. Die Fig. 9 veranschaulicht den Fall, daß alle Bildelemente

für die eine Zeile Weiß- oder Schwarzbildelemente sind. 25

Das der Folgelänge 2560 Bit entsprechende MH-CodesignaI kann jedoch auf die Erzeugung des "2560"-Erfassungssignal hin auch dann erzeugt werden, wenn das Weißbild oder das Schwarzbild über 2560 Bits hinaus fortdauert. Wenn danach ein Wechsel erfaßt wird, wird das 30

der restlichen Folgelänge entsprechende MH-Codesigna I erzeugt.

Die Fig. 10 veranschaulicht einen Fall, bei dem das

Bildsignal VIDEO aus dem Leser mit einem Schwarzbild 35

beginnt. Die 3360 Bits des Bilds der einen Zeile ent-

hatten 515 Bits für "Schwarz", 515 Bits für "Weiß" und 2330 Bits für "Schwarz". Damit ist die Verteilung von "Weiß" und "Schwarz" nach Fig. ? umgekehrt.

Die MH-CodesignaLe werden aufeinanderfolgend erzeugt, beginnend mit einem Codesignal, das die Folgelänge 515 Bit für das Schwarzbild darstellt. Gemäß den CCITT-Empfehlungen muß eine Zeile jeweils mit einem Weiß-

MH-Codesignal beginnen.
10

In diesem Fall wäre es natürlich, dem Schwarzbild mit der Folgelänge 515 Bits ein Weißbild mit der Folgelänge 0 Bit voranzusetzen.

Wenn jedoch der Anfangswert des Fo I ge Iängenzäh lers auf "0" eingestellt wird und das der Folgelänge 0 Bit entsprechende MH-CodesignaI erzeugt wird, werden damit die Ausmaße der Schaltung gesteigert, was häufig zu Schwierigkeiten führt. Im allgemeinen beträgt eine

kürzeste Folgelänge für Weiß- oder Schwarzbilder ein Bit. Eine Folgelänge von mehr als 1 Bit ist häufiger.

Zur Vereinfachung der Schaltungsanordnung und zur Verringerung der Schaltungsabmessungen wird gemäß Fig. 5 der Anfangswert des Fo Ige IängenzähLers konstant auf den logischen Pegel "1" eingestellt. Aus den ersten 515 Bits der Folgelänge des Schwarzbilds wird das erste Einzelbit zu einer Folgelänge "1" eines Weißbilds umgesetzt. Daher muß kein MH-Codesigna I für ein

Weißbild mit der Folgelänge "0" eingefügt werden.

In diesem Fall wird das erste Bit der Schwarzbilddaten in ein solches für Weißbilddaten umgesetzt. Selbst wenn das erste einzelne Bit aus den 3360 Bits einer einzelnen Zeile ein Weißbild darstellt, entsteht

dadurch keine Störung des an einem Bildschirm reproduzierten Bilds. Praktisch tritt das erste Bit an dem Bildschirm bzw. der Reproduktionsfläche nicht in Erscheinung, da es außerhalb des nutzbaren Bildbereichs

liegt und damit irgendwelche praktischen Probleme ausgeschaltet sind.

Das vorstehend erläuterte Schema wird mittels des UND-Glieds 223 nach Fig. 5 erreicht. Durch das EOL-Erfassungssignal aus dem NAND-Glied 226 wird das Ausgangssignal des Flip-flops 222 so geschaltet, daß es für die Dauer eines Taktimpulses zwangsweise auf den niedrigen Pegel für das Weißbild gesetzt wird. Der Eingang A des Zählers 211 nach Fig. 5 wird auf den

hohen Pegel gelegt, so daß beständig der Anfangswert des Folge IängenzähI ers auf "1" eingestellt wird. Damit tritt bei diesem Ausführungsbeispiel kein Zählstand "0" in dem Zähler auf, so daß kein MH-CodesignaI

für ein Weißbild mit der Folgelänge "0" erzeugt wird. 20

Die erfindungsgemäße Komprimiereinrichtung wurde als Beispiel anhand eines Faksimilesystems erläutert. Diese erfindungsgemäße Komprimiereinrichtung kann jedoch auch zu einer anderen Datenkomprimierungsverarbeitung in einer elektronischen Datei oder dergleichen angewandt werden. Hinsichtlich des Codiersystems besteht keine Einschränkung auf das MH-Codieren; vielmehr können gleichartige Komprimi er sy steme angewandt

we rden.
30

Wenn ein Bild mit einer verhältnismäßig langen Folgelänge komprimiert werden soll, können die komprimierten Codesignale unter zeitlicher Aufteilung erzeugt werden, so daß die Datenkomprimierung nicht auf einen bestimmten vorgegebenen Zeitpunkt zusammenfällt.

Darüber hinaus muß selbst dann, wenn eine Zeile mit einem Schwarzbild beginnt, kein einem Weißbild mit der Folgelänge "0" entsprechendes MH-Codesigna I erzeugt werden. Vielmehr· kann ein einfaches Mll-Codesignal zu Beginn der einzelnen Zeile erzeugt werden.

Ein Zeilenrand-Codesignal und ein Seitenrand-Codesignal, die den komprimierten Codesignalen aus den Bilddaten hinzuzufügen sind, werden synchron mit den zu komprimierenden eingegebenen Bilddaten erzeugt, wodurch eine Echtzeit-Komprimierung unter hoher Geschwindigkeit erzielt wird.

Eine Bilddaten-Komprimiereinrichtung weist eine La-

dungskopplungsvorrichtung zum Lesen eines Vorlagenbilds, einen Zähler zum Zählen der Anzahl zusammenhängender Weiß- oder S chwd r/b i I de I einen t. e in den Bilddaten und eine Komprimierschaltung für das Komprimieren der gelesenen Bilddaten und für das Erzeugen von

MH-Codesignalen unter Einschluß von EOL- und RTC-Signalen auf. Die Komprimiereinrichtung kann Bilddaten mit einer großen Folgelänge unter hoher Geschwindigkeit komprimieren und Bilddaten verarbeiten, die mit

einer Schwarzkomponente beginnen.
25

- Leerseite -

Claims

Patentansprüche

1. Einrichtung zum Komprimieren von Bilddaten, gekennzeichnet durch eine Eingabevorrichtung (Fig. 2) zum aufeinanderfolgenden Eingeben von Bilddaten in Zeileneinheiten, eine Komprimiervorrichtung (211 bis 213, 236) zum Komprimieren der mittels der Eingabevorrichtung eingegebenen Bilddaten und zum Erzeugen eines komprimierten Bildcodesignals, eine ZeilenendsignaI-Vorrichtung (220, 221, 226) zum Erzeugen eines einen Zeilenrand darstellenden Codesignals (EOL) entsprechend einem mit der Eingabe von Bilddaten für eine Zeile aus der Eingabevorrichtung synchronen Zeilensynchronisiersignal (VEN) und eine SeitenendsignaL-Vorrichtung (218, 219) zum Erzeugen eines einen Seitenrand darstellenden Codesignals (RTC) entsprechend einem mit der Eingabe von Bilddaten für eine Seite aus der Eingabevorrichtung synchronen Seitensignalisiersignal (VSYNC ) .

i \

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabevorrichtung (Fig. 2) eine Lesevorrichtung zum Lesen eines Vorlagenbilds in Zeileneinheiten aufweist.

Dresdner Bank (München) Kto. 3939 844
A/7

Deutsche Bank (München) Kto. 2861060

Postscheckamt (München) Kto. 670-43-804

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das ZeiLensynchronisiersignaL (VEN) ein Signal ist, das die Dauer der Eingabe der Bilden daten für eine Zeile aus der Eingabevorrichtung (Fig. 2) angi bt.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Seitensynchronisier-

jQ signal (VSYNC) ein Signal ist, das die Dauer der Eingabe der Bilddaten für eine Seite aus der Eingabevorrichtung (Fig. 2) angibt.

5. Einrichtung nach einem der Ansprüche 1 bis 4, , ,- dadurch gekennzeichnet, daß die Komprimiervorrichtung (211 bis 213, 236) komprimierte Bildcodesignale erzeugt, die jeweils die Anzahl zusammenhängender Weißoder Schwaπ-BiI de Iemente der Bilddaten angeben.

6. Einrichtung zum Komprimieren von Bilddaten, A U

gekennzeichnet durch eine Eingabevorrichtung (Fig. 2) zur Eingabe von Bilddaten, die anzeigen, daß ein jeweiliges Bildelement derselben ein Weiß-Bildelement oder ein Schwarz-BiIdelement ist, eine Zählvorrichtung (211

_nc bis 213) zum Zählen der jeweiligen Anzahl zusammenhänge

gender Weiß- und Schwarz-Bildelemente der aus der Eingabevorrichtung eingegebenen Bilddaten, eine Detektorvorrichtung (210) zum Ermitteln, daß der Zählstand der Zählvorrichtung einen vorbestimmten Wert erreicht

hat, und eine Komprimiervorrichtung (236) zum Erzeu-30

gen eines komprimierten Bildcodesignals entsprechend dem Zählstand der Zählvorrichtung und zum Erzeugen eines besonderen komprimierten Bildcodesignals entsprechend einem Erfassungsausgangssignal der Detektorvor r i chtung.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Eingabevorrichtung (Fig. 2) eine Lesevorrichtung zum zeilenweisen Lesen eines Vorlagenbilds aufweist.

8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Komprimiervorrichtung (236) eine Speichervorrichtung aufweist, die durch den Zähl-

•j Q stand der Zählvorrichtung (211 bis 213) adressiert wird, um ein entsprechendes komprimiertes BiIdcodes i gnaI zu erzeugen .

9. Einrichtung nach Anspruch 8, dadurch gekennzeich-. _f net, daß die Speichervorrichtung (236) im Ansprechen auf das ErfassungsausgangssignaL der Detektorvorrichtung (210) das besondere komprimierte Bildcodesignal erzeugt.

10. Einrichtung zum Komprimieren von Bilddaten, A L)

gekennzeichnet durch eine Eingabevorrichtung (Fig. 2) zur Eingabe von Bilddaten, die anzeigen, daß ein jewei-Liges Bildelement derselben ein Weiß-Bildelement oder ein Schwarz-Bildelement ist, eine Zählvorrichtung (211

__ bis 213) zum Zählen der jeweiligen Anzahl zusammenhängt)

gender Weiß- und Schwarz-Bildelemente der aus der Eingabevorrichtung eingegebenen Bilddaten, eine Komprimiervorrichtung (236) zum Erzeugen eines komprimierten BiLdcodesignaIs entsprechend dem Zählstand der Zählvorrichtung und eine Umsetzvorrichtung (223) zum Umsetzen eines ersten von Schwarz-Bildelementen der Bilddaten für eine Zeile aus der Eingabevorrichtung in ein Weiß-Bi Ide I ement.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Eingabevorrichtung (Fig. 2) eine

Lesevorrichtung zum zeiLenweisen Lesen eines VorlagenbiIds aufweist.

j-

12. Einrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Komprimiervorrichtung (236) eine Speichervorrichtung aufweist, die durch den Zählstand der Zählvorrichtung (211 bis 213) adressiert wird, um ein entsprechendes komprimiertes BildcodesignaL zu erzeugen.