DE3445616C2 - Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort - Google Patents

Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort

Info

Publication number
DE3445616C2
DE3445616C2 DE19843445616 DE3445616A DE3445616C2 DE 3445616 C2 DE3445616 C2 DE 3445616C2 DE 19843445616 DE19843445616 DE 19843445616 DE 3445616 A DE3445616 A DE 3445616A DE 3445616 C2 DE3445616 C2 DE 3445616C2
Authority
DE
Germany
Prior art keywords
gray
binary word
input
coded
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19843445616
Other languages
English (en)
Other versions
DE3445616A1 (de
Inventor
Josef Dipl.-Ing. 7710 Donaueschingen Siraky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Stegmann Uhren- und Elektroapparatefabrik 7710 Donaueschingen De GmbH
Original Assignee
Max Stegmann Uhren- und Elektroapparatefabrik 7710 Donaueschingen De GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Stegmann Uhren- und Elektroapparatefabrik 7710 Donaueschingen De GmbH filed Critical Max Stegmann Uhren- und Elektroapparatefabrik 7710 Donaueschingen De GmbH
Priority to DE19843445616 priority Critical patent/DE3445616C2/de
Publication of DE3445616A1 publication Critical patent/DE3445616A1/de
Application granted granted Critical
Publication of DE3445616C2 publication Critical patent/DE3445616C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00Electric signal transmission systems
    • G08C19/16Electric signal transmission systems in which transmission is by pulses
    • G08C19/28Electric signal transmission systems in which transmission is by pulses using pulse code
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14Conversion to or from non-weighted codes
    • H03M7/16Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/45Transmitting circuits; Receiving circuits using electronic distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Eine Umwandlung von Gray-codierten Binär-Wörtern in dual-codierte Binär-Wörter wird mit geringem schaltungstechnischem Aufwand dadurch erreicht, daß die Umwandlung seriell entsprechend der rekursiven Umwandlungsformel durchgeführt wird. Die serielle Umwandlung erfolgt mittels eines exklusiven ODER-Gliedes und eines getakteten Speichergliedes.

Description

10
15
Zeile dargestellt ist. Die Taktimpulsfolgen dienen ebenfalls dazu, die Gray-codierten Binär-Wörter seriell dem ersten Eingang des ODER-Gliedes zuzuführen, indem das Gray-codierte Binär-Wort beispielsweise durch die Taklimpulse seriell aus einem Schieberegister ausgelesen wird. Jede Taktimpulsfolge besteht aus Rechteckimpulsen, deren Zahl um eins größer ist als die Zahl der Binär-Steilen der umzuwandelnden Binär-Wörter.
Während der r*ause zwischen zwei Taktimpulsfolgen wird das Speicherglied 12 durch ein seinem Rücksetzeingang (Clear) zugeführtes Signal P/5 zurückgesetzt, um die Anordnung in den Ausgangszustand für die Umwandlung zu bringen.
Beispielsweise wird dazu die Taktimpulsfolge einer retriggerbaren monostabilen Kippstufe (Monoflop) zugeführt, deren Kipp-Periode etwas länger ist als die Periode der Taktimpulsfolge. Das Ausgangssignal P/S der Kippstufe wird dem Rücksetzeingang (Clear) des Speichergliedes 12 zugeführt und hält das Speicherglied 12 zwischen den Taktimpulsfolgen auf 0. Durch den ersten Impuls der Taktimpulsfolge wird die Kippstufe gstriggert und gibt das Speicherglied 12 frei.
In einer anderen Ausführungsform wird das Signal P/S durch einen Binär-Zähler erzeugt, der durch die Taktimpulsfolge getriggert wird. Der Binär-Zähler ist auf die vorgegebene Impulszahl der Taktimpulsfolge eingestellt und wird nach dem Hochzählen dieser Impulszahl zurückgesetzt Während des Zählvorgangs ist das Ausgangssignal P/S des Binär-Zählers auf 0, während es in der übrigen Zeit auf L ist. Auch hier wird das Speicherglied 12 zwischen den Taktimpulsfolgen zurückgesetzt gehalten und durch den ersten Impuls der Taktimpulsfolge, wenn der Binär-Zähler getriggert wird, freigegeben.
Die serielle Umwandlung des Gray-codierten Binär-Wortes in ein dual-codiertes Binär-Wort wird an Hand des Impuls-Zeit-Diagramms der F i g. 2 erläutert. Die in der ersten Zeile der F i g. 2 dargestellte Taktimpulsfolge wird einerseif dem Takteingang des Speichergliedes 12 zugeführt und andererseits dem Schieberegister, welches das Gray-codierte Binär-Wort speichert, sowie der monostabilen Kippstufe bzw. dem Binär-Zähler. Durch die erste fallende Flanke der Taktimpulsfolge wird die monostabile Kippstufe bzw. der Binär-Zähler getriggert. Deren Ausgang&ignal P/S, das in.'ier zweiten Zeile der F i g. 2 gezeigt ist, geht dadurch von L auf 0 und gibt das Speicherglied 12 frei. Der Ausgang Q des Speichergliedes 12 ist damit vor dem Eintreffen der ersten steigenden Flanke der Taktimpiilsfolge definiert auf 0.
Die Anordnung ist damit im Ausgangszustand für die Umwandlung.
Durch die erste ansteigende Flanke der Taktimpulsfolge wird das höchstwertige Bit Cn des Gray-codierten Binär-Wort aus dem Schieberegister an den ersten Eingang des ODER-Gliedes 10 gelegt. Da der Ausgang Q des Speichergliedes 12 und damit der zweite Eingang des ODER-Gliedes 10 auf 0 liegen gelangt das höchstwertige Gray-Bit Gn, das stets mit dem höchstwertigen Dual-Bit 2" identisch ist, unverändert an den Eingang D des Speichergliedes 12.
Durch die zweite steigende Flanke der Taktimpulsfolge wird das höchstwertige Gray-Bit Gn an den Ausgang <?des Speichergliedes 12 geschoben und tritt dort als höchstwertiges Bh 2" des dual-codierten Binär-Wortes auf. Gleichzeitig wird das nächstniedrige Gray-Bit C„_i an den ersten Einging des ODER-Gliedes 10 geschoben, während an dessen zweitem Eingang das Dual-Bit 2" anliegt. Der Eingang D des Speichergliedes 12 nimmt somit den durch die exklusive ODER-Verknüpfung von G.T-i und 2" gegebenen Zustand ein, der dann durch die dritte steigende Flanke der Taktimpulsfolge als Dual-Bit 2"-' an den Ausgang Qdes Speichergliedes 12 geschoben wird. Auf diese Weise wird seriell das gesamte Gray-codierte Binär-Wort entsprechend der obigen Rekursionsformel in das entsprechende dual-codierte Binär-Wort umgewandelt
Nach dem Triggern durch die letzte fallende Flanke der Taktimpulsfolge bleibt der Ausgang P/S der Kippstufe und damit der Rücksetzeingang (Clear) des Speichergliedes 12 noch für die Dauer der Kipp-Periode der Kippstufe auf 0. Dann geht der Rücksetzeingang wieder auf L und hält den Ausgang Q des Speichergliedes 12 auf 0 bis zum Beginn des nächsten Umwandlungszyklus.
60 Hierzu 1 Blatt Zeichnungen

Claims (4)

1 2 Der Erfindung liegt die Aufgabe zugrunde, eine An- Patentansprüche: Ordnung zur Umsetzung eines Gray-codiertcn Binär wortes in ein dual-codiertes Binärwort zu schaffen, die
1. Anordnung zur Umsetzung eines Gray-codier- ohne durch Laufzeitverschiebung bedingte Einschränten Binärwortes in ein dual-codiertes Binärwort, 5 kung der Frequenzbandbreite auskommt.
welche seriell arbeitet und deren Eingang das Gray- Diese Aufgabe wird bei einer Anordnung der eincodierte Binärwort seriell mit absteigender Binär- gangs genannten Gattung erfindungsgemäß gelöst Wertigkeit im Takt einer vorgegebenen Bittakt- durch die Merkmale des kennzeichnenden TeMs des Paimpulsfolge zugeführt wird und die ein Speicherglied tentanspruchs 1.
aufweist, das zu Beginn der für das umzuwandelnde io Vorteilhafte Ausführungsformen der Erfindung sind Gray-codierte Binärwort vorgegebenen Bittakt- in den Unteransprüchen angegeben,
impulsfolge rücksetzbar ist, dadurch gekenn- Die erfindungsgemäße Schaltungsanordnung unterzeichnet, scheidet sich von der bekannten Schaltungsanordnung
im wesentlichen darin, daß die Rekursivität der Um-
— daß das Gray-codierte Binärwort dem ersten 15 Wandlungsfunktion des Gray-Codes in den Dual-Coda Eingang eines Exklusiv-ODER-Gliedes (10) zu- gemäß der nachfolgenden Booleschen Gleichung ausgegef ührt wird, nützt wird:
— daß der Ausgang des Exklusiv-ODER-Gliedes
mit einem Eingang (D)des rücksetzbaren Spei- 2"~m = 2"~m*' ■ G _ +2"~mtx ' Gn-m
chetjrftedes (12) verbunden ist, _ 20
— daß das Speichergiied (12) durch die vorgegebe- Dabei ist
ne Bittaktimpulsfolge getaktet wird und
— daß der Ausgang (Q) des Speichergliedes (12) π = Exponent der höchstwertigen Binär-Steile des seriell das dual-codierte Binärwort in absteigen- Gray-codierten Wortes
der Binärwertigkeit darstellt und an den zwei- 25 m = 0,1 π
ten Eingang des Exklusiv-ODER-Gliedes (10) G = Gray-Bit 711t der entsprechenden Wertigkeit;
rückgekoppelt ist das Zeichen » · « entspricht der UND-Verknüpfung
2. Anordnung nach Anspruch 1, dadurch gekenn- das Zeichen » + « entspricht der ODER-Verzeichnet, daß das Speicherglied (12) ein D-Flip-Flop 30 knüpfung und der Querstrich entspricht der ist Negation.
3. Anordnung nach Anspruch 1 oder Z, dadurch
gekennzeichnet, daß eine retriggerbare monostabile Bei der Anordnung wird die ODER-Verknüpfung mit
Kippstufe vorgesehen isi, der-n Kipp-Periode grö- der Bittaktimpulsfolge synchron durchgeführt, so daß
ßer ist als die Periode der Bittaktimpulsfolge, daß die 35 keine Einschränkung der Frequenzbandbreite durch
Bitiaktimputsfoige dem Eingang der Kippstufe zu- Laufzeitversc-hiebungen auftritt
geführt wird und daß das Speicherglied durch das Die serielle Umwandlung benötigt nur ein exklusives
Ausgangssignal (P/S) der Kippstufe in den Pausen ODER-Glied und ein rücksetzbares, getaktetes
zwischen den Bittaktimpulsfolgen rücksetzbar ist. Speicherglied, vorzugsweise ein D-Flip-Flop. Als Takt-
4. Anordnung nach Anspruch 1 oder 2, dadurch 40 impulsfolge, die das Speichergiied taktet, wird der Takt gekennzeichnet, daß ein durch die Bittaktimpuls- verwendet, mit welchem die Gray-codierten Binärfolge triggerbarer Binär-Zähler vorgesehen ist, des- Wörter seriell zugeführt, beispielsweise seriell von dem sen Ausgangssignal (P/S) das Speicherglied (12) in Meßwertaufnehmer übertragen werden.
den Pausen zwischen den Taktimpulsfolgen rück- Während der Pausen zwischen den aufeinanderfol-
setzt. 45 genden Taktimpulsfolgen wird das Speicherglied zurückgesetzt.
Im folgenden wird die Erfindung an Hand eines in der
Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt
Die Erfindung betrifft eine Anordnung zur Umset- 50 Fig. 1 ein Blockschaltbild der Anordnung zur Um-
zung eines Gray-codierten Binärwortes in ein dual-co- Wandlung der Binär-Wörter und
diertes Binärwort gemäß dem Oberbegriff des Patent- Fig. 2 in einem Impuls-Zeit-Diagramm den Ablauf
anspruchs 1. der Umwandlung der Binär-Wörter.
Die US-PS 26 36 058 von Frank Gray beschreibt den Die in F i g. 1 dargestellte Schaltungsanordnung beAufbau des sogenannten Gray-Codes und gibt eine An- 55 steht aus einem exklusiven ODER-Glied 10 und einem Ordnung der eingangs genannten Gattung, mit welcher rücksetzbaren, getakteten Speicherglied 12, nämlich eiein Gray-codiertes Binärwort in ein dual-codiertes Bi- nem D-Flip-Flop. Der Ausgang des ODER-Gliedes 10 närwort umgesetzt werden kann. Eine entsprechende ist mit dem Eingang D des Speichergliedes 12 verbun-Anordnung in modernerer Schaltungstechnik ist in den. Dem ersten Eingang des ODER-Gliedes 10 wird K. Steinbuch »Taschenbuch der Nachrichtenverarbei· 60 das Gray-codierte Binär-Wort seriell mit absteigender tung«, Springer-Verlag, Berlin 1967, Seiten 715/716 an- Stellenwertigkeit zugeführt. Der Ausgang Q des gegeben. Bei dieser bekannten Anordnung wird das ge- Speichergliedes 12 ist zur rekursiven Rückkopplung mit speicherte Gray-codierte Binärwort seriell mittels eines dem zweiten Eingang des ODER-Gliedes 10 verbunden. UND-Gliedes mit der vorgegebenen Bittaktimpulsfolge An dem Ausgang Q des Speichergliedes 12 erscheint verknüpft. Dabei wird mit einer Laufzeitverschiebung 65 seriell das umgewandelte dual-codierte Binär-Wort,
der Impulse gearbeitet, die eine Beschränkung des Fre- Dem Takteingang des Speichergliedes 12 werden von quenzbandes zur Folge hat. Die Begrenzung der Fre- einer nicht dargestellten Steuereinheit Taktimpulsfolquenzbandbreite kann zu Störungen führen. gen zugeführt, von denen eine in F i g. 2 in der ersten
DE19843445616 1984-07-13 1984-12-14 Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort Expired DE3445616C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843445616 DE3445616C2 (de) 1984-07-13 1984-12-14 Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3425818 1984-07-13
DE19843445616 DE3445616C2 (de) 1984-07-13 1984-12-14 Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort

Publications (2)

Publication Number Publication Date
DE3445616A1 DE3445616A1 (de) 1986-01-23
DE3445616C2 true DE3445616C2 (de) 1986-10-30

Family

ID=25822889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843445616 Expired DE3445616C2 (de) 1984-07-13 1984-12-14 Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort

Country Status (1)

Country Link
DE (1) DE3445616C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2557450C1 (ru) * 2014-06-04 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" Способ преобразования бинарного кода грея в двоичный код

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2632058A (en) * 1946-03-22 1953-03-17 Bell Telephone Labor Inc Pulse code communication
US3675236A (en) * 1970-09-02 1972-07-04 Bell Telephone Labor Inc Serial gray-to-binary translator with clock transition timing

Also Published As

Publication number Publication date
DE3445616A1 (de) 1986-01-23

Similar Documents

Publication Publication Date Title
DE2608902C3 (de) Code-Wandler-Vorrichtung
DE2427225C3 (de) Schaltungsanordnung zur Demodulation digitaler Information
DE2525072A1 (de) Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl
DE3225365C2 (de)
DE2456540C2 (de) Inkrementalwertkodierer
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE3445616C2 (de) Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort
DE3202437C2 (de) Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format
DE2608741A1 (de) Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE1806749C3 (de)
DE3005396C2 (de) Schaltungsanordnung zur Gewinnung eines taktgebundenen Signals
DE2627830C2 (de) System zur Verzögerung eines Signals
DE2712831C3 (de)
DE2008381C3 (de) Verfahren zur Codeumsetzung
DE3020530C2 (de) Verfahren und Schaltungsanordnung zum Erkennen von Übertragungsfehlern bei einer seriellen, bi-phase-modulierten Datenübertragung
DE2627041C2 (de) Elektronisches Überverbrauchs-Erfassungsgerät für Elektrizitätszähler
DE2244955C3 (de) Schaltungsanordnung zur Klassierung von Impulslängen
EP1126615A1 (de) Verfahren zur Frequenzteilung eines Taktsignals und Frequenzteilerschaltung zur Realisierung des Verfahrens
DE3246211A1 (de) Schaltungsanordnung zur detektion von folgen identischer binaerwerte
DE2842275C2 (de) Schaltungsanordnung zur Erzeugung von zeitlich gestaffelten Taktimpulsfolgen in Fernsprechanlagen
DE2339026C2 (de) Verfahren und Schaltungsanordnung zum Entfernen von Paritätsbits aus Binärwörtern
DE3042761A1 (de) Schaltungsanordnung zur gewinnung einer elektrischenbezugstakt-impulsfolge fuer die dekodierung einer von einem aufzeichnungstraeger gelesenen und auf diesem aufgezeichneten mehrlaengenschrift
DE19930179C2 (de) Hochgeschwindigkeitszähler

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee