DE3442823C2 - - Google Patents
Info
- Publication number
- DE3442823C2 DE3442823C2 DE3442823A DE3442823A DE3442823C2 DE 3442823 C2 DE3442823 C2 DE 3442823C2 DE 3442823 A DE3442823 A DE 3442823A DE 3442823 A DE3442823 A DE 3442823A DE 3442823 C2 DE3442823 C2 DE 3442823C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- block
- memory
- subunits
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843442823 DE3442823A1 (de) | 1984-11-23 | 1984-11-23 | Verfahren und anordnung zur steigerung der leistungsfaehigkeit von datenverarbeitungsanlagen mit in pufferspeichern, insbesondere in cache-speichern, gespeicherten fehlerhaften daten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843442823 DE3442823A1 (de) | 1984-11-23 | 1984-11-23 | Verfahren und anordnung zur steigerung der leistungsfaehigkeit von datenverarbeitungsanlagen mit in pufferspeichern, insbesondere in cache-speichern, gespeicherten fehlerhaften daten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3442823A1 DE3442823A1 (de) | 1986-06-05 |
DE3442823C2 true DE3442823C2 (zh) | 1988-04-07 |
Family
ID=6251018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843442823 Granted DE3442823A1 (de) | 1984-11-23 | 1984-11-23 | Verfahren und anordnung zur steigerung der leistungsfaehigkeit von datenverarbeitungsanlagen mit in pufferspeichern, insbesondere in cache-speichern, gespeicherten fehlerhaften daten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3442823A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3912705C2 (de) * | 1989-04-18 | 1996-06-20 | Siemens Nixdorf Inf Syst | Verfahren und Anordnung zur Steuerung des Datenaustausches bei Schreibanforderungen von Verarbeitungseinheiten an einen Cachespeicher |
DE69127936T2 (de) * | 1990-06-29 | 1998-05-07 | Digital Equipment Corp | Busprotokoll für Prozessor mit write-back cache |
-
1984
- 1984-11-23 DE DE19843442823 patent/DE3442823A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3442823A1 (de) | 1986-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2806024C2 (zh) | ||
DE3301628A1 (de) | Schaltungsanordnung fuer den datenaustausch zwischen zwei rechnern | |
DE3111447C2 (zh) | ||
DE2430464A1 (de) | Einrichtung zur fehlergesicherten datenuebertragung | |
DE69026346T2 (de) | Technik zum Informationsschutz für fehlertolerante redundante Informationsspeichereinrichtungen | |
EP0141160A2 (de) | Schaltungsanordnung zum Registrieren von Adressen von einen fehlerhaften Speicherinhalt aufweisenden Speicherzellen | |
DE4335061C2 (de) | Mehrspeichervorrichtung | |
DE3045609A1 (de) | Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung | |
EP0282877A1 (de) | Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten | |
DE19900251A1 (de) | Vorrichtung und Verfahren zum Steuern eines vielseitigen USB-Endpunktkanals | |
DE2325137C3 (de) | Speichereinrichtung mit Bereitschaftsspeicherelementen | |
EP0350016B1 (de) | Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern | |
DE3442823C2 (zh) | ||
DE102006019426B4 (de) | Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur | |
EP0127118B1 (de) | Speichersteueranordnung, insbesondere für fehlertolerantes Fernsprech-Vermittlungssystem | |
WO2006128810A2 (de) | Verfahren zur kommunikation redundanter daten während der adressübertragung auf einem gemultiplexten adress/datenbus | |
DE3433679C2 (zh) | ||
DE2242279B2 (de) | Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittiungssystems | |
DE2823457A1 (de) | Verfahren und schaltungsanordnung zur fehlerueberwachung in speichersystemen digitaler rechenanlagen | |
EP0036148A1 (de) | Hybrid-Assoziativspeicher | |
DE3431770A1 (de) | Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere solchen aus ram-bausteinen | |
EP0306736A2 (de) | Verfahren zum Übertragen von in einer Fernmeldevermittlungsanlage gespeicherten Verbindungsinformationen zu einer Informationsverarbeitungsanlage | |
DE10084752T5 (de) | Verfahren zur Überwachung von parallelen Prozessen | |
DE3628259C1 (en) | Method and arrangement for control of access to the memory system consisting of cache memory and working memory in a data processing system | |
DE1449555C (de) | Einrichtung zur Korrektur von Datenubertragungsfehlern mit zwei dimensionaler Paritätsprüfung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |