DE3417817C2 - - Google Patents

Info

Publication number
DE3417817C2
DE3417817C2 DE19843417817 DE3417817A DE3417817C2 DE 3417817 C2 DE3417817 C2 DE 3417817C2 DE 19843417817 DE19843417817 DE 19843417817 DE 3417817 A DE3417817 A DE 3417817A DE 3417817 C2 DE3417817 C2 DE 3417817C2
Authority
DE
Germany
Prior art keywords
gate
signals
circuit arrangement
binary
switching stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19843417817
Other languages
German (de)
English (en)
Other versions
DE3417817A1 (de
Inventor
Gerhard 6432 Kleinensee De Spoerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843417817 priority Critical patent/DE3417817A1/de
Publication of DE3417817A1 publication Critical patent/DE3417817A1/de
Application granted granted Critical
Publication of DE3417817C2 publication Critical patent/DE3417817C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Networks Using Active Elements (AREA)
DE19843417817 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen Granted DE3417817A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843417817 DE3417817A1 (de) 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843417817 DE3417817A1 (de) 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen

Publications (2)

Publication Number Publication Date
DE3417817A1 DE3417817A1 (de) 1985-11-14
DE3417817C2 true DE3417817C2 (enrdf_load_stackoverflow) 1992-10-08

Family

ID=6235777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843417817 Granted DE3417817A1 (de) 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen

Country Status (1)

Country Link
DE (1) DE3417817A1 (enrdf_load_stackoverflow)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948567B2 (ja) * 1979-12-29 1984-11-27 富士通株式会社 シュミット・トリガ回路

Also Published As

Publication number Publication date
DE3417817A1 (de) 1985-11-14

Similar Documents

Publication Publication Date Title
DE102008010939B4 (de) Abschlussschaltung, in ein Fahrzeug eingebaute Steuervorrichtung und in ein Fahrzeug eingebautes Kommunikationssystem
DE3708499C2 (enrdf_load_stackoverflow)
EP0267403A2 (de) Kapazitives Trennglied
DE69204179T2 (de) Gehäuse mit elektronischer Schaltung und daran befestigtem Positionssensor.
DE69837520T2 (de) Gedruckte Leiterplatte
DE69416661T2 (de) Digital Analogwandler
DE4342036C2 (de) Datenbussystem
DE2811626C2 (de) Filter zur Dämpfung kurzzeitiger Störsignale
DE69312939T2 (de) Integrierte Schaltung mit bidirektionnellem Anschlussstift
EP0364700A2 (de) Buskoppelschaltung
DE19603221C1 (de) Schaltungsanordnung zur signalübertragenden Kopplung von Datennetzen
DE3417817C2 (enrdf_load_stackoverflow)
DE3614832C2 (enrdf_load_stackoverflow)
EP0142182B1 (de) Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal
EP0643515A2 (de) Anordnung zur bidirektionalen Datenübertragung
DE102006048109B4 (de) CAN-Steuergerät, CAN-Bussystem und Kraftfahrzeug
EP0456321B1 (de) Schaltungsanordnung mit elektronisch steuerbarem Übertragungsverhalten
DE4426908B4 (de) Schaltungsanordnung mit kapazitiven Koppelelementen zur galvanischen Trennung zweier Signal-Stromkreise
DE3406671A1 (de) Schaltungsanordnung zur erhoehung der stoersicherheit und verfuegbarkeit von elektonischen anlagen
DE3145771C2 (enrdf_load_stackoverflow)
DE10117383B4 (de) Schaltungsanordnung
DE3032970C2 (de) Schaltungsanordnung zur Symmetrierung der Arbeitspunkte bei elektronisch gleichstromgespeisten Anschlußleitungen in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE2934400C2 (de) Steuerbare Eichleitung
DE102008044115A1 (de) Schaltelement, Busschaltsystem, Steuereinheit und Verfahren zum Erkennen von Schalterstellungen einer Mehrzahl von Schaltelementen
DE2805541C2 (de) Schaltungsanordnung für eine störungssichere unsymmetrische Übertragung digitaler Signale

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee