DE3417817A1 - Schaltungsanordnung zur stoerbefreiung von binaersignalen - Google Patents

Schaltungsanordnung zur stoerbefreiung von binaersignalen

Info

Publication number
DE3417817A1
DE3417817A1 DE19843417817 DE3417817A DE3417817A1 DE 3417817 A1 DE3417817 A1 DE 3417817A1 DE 19843417817 DE19843417817 DE 19843417817 DE 3417817 A DE3417817 A DE 3417817A DE 3417817 A1 DE3417817 A1 DE 3417817A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
impedance converter
binary signals
active impedance
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843417817
Other languages
German (de)
English (en)
Other versions
DE3417817C2 (enrdf_load_stackoverflow
Inventor
Gerhard 6432 Kleinensee Spörer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19843417817 priority Critical patent/DE3417817A1/de
Publication of DE3417817A1 publication Critical patent/DE3417817A1/de
Application granted granted Critical
Publication of DE3417817C2 publication Critical patent/DE3417817C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Networks Using Active Elements (AREA)
DE19843417817 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen Granted DE3417817A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843417817 DE3417817A1 (de) 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843417817 DE3417817A1 (de) 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen

Publications (2)

Publication Number Publication Date
DE3417817A1 true DE3417817A1 (de) 1985-11-14
DE3417817C2 DE3417817C2 (enrdf_load_stackoverflow) 1992-10-08

Family

ID=6235777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843417817 Granted DE3417817A1 (de) 1984-05-14 1984-05-14 Schaltungsanordnung zur stoerbefreiung von binaersignalen

Country Status (1)

Country Link
DE (1) DE3417817A1 (enrdf_load_stackoverflow)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0033033A1 (en) * 1979-12-29 1981-08-05 Fujitsu Limited A Schmitt trigger circuit, for example for use in a dynamic MIS memory circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0033033A1 (en) * 1979-12-29 1981-08-05 Fujitsu Limited A Schmitt trigger circuit, for example for use in a dynamic MIS memory circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Halbleiterschaltungstechn." v. U.TIETZE, Ch.SCHENK, 5.Auflage, Springer Verlag 1980, S.156-157, 398-418 *

Also Published As

Publication number Publication date
DE3417817C2 (enrdf_load_stackoverflow) 1992-10-08

Similar Documents

Publication Publication Date Title
DE102008010939B4 (de) Abschlussschaltung, in ein Fahrzeug eingebaute Steuervorrichtung und in ein Fahrzeug eingebautes Kommunikationssystem
DE10043761C2 (de) HF-Verteilnetz
DE69837520T2 (de) Gedruckte Leiterplatte
DE69204179T2 (de) Gehäuse mit elektronischer Schaltung und daran befestigtem Positionssensor.
DE4342036C2 (de) Datenbussystem
DE69312939T2 (de) Integrierte Schaltung mit bidirektionnellem Anschlussstift
EP2110950B1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
EP0364700A2 (de) Buskoppelschaltung
DE19603221C1 (de) Schaltungsanordnung zur signalübertragenden Kopplung von Datennetzen
DE4138065A1 (de) Einrichtung zum uebertragen von daten und energie ueber eine leitung
DE3417817A1 (de) Schaltungsanordnung zur stoerbefreiung von binaersignalen
DE10137150B4 (de) Leitungstreiber zur Datenübertragung
DE2421784B2 (de) Streckengerät für Übertragungsstrecken mit Koaxialkabeln zur Übertragung digitaler Signale
DE4426908B4 (de) Schaltungsanordnung mit kapazitiven Koppelelementen zur galvanischen Trennung zweier Signal-Stromkreise
EP0456321B1 (de) Schaltungsanordnung mit elektronisch steuerbarem Übertragungsverhalten
DE3406671A1 (de) Schaltungsanordnung zur erhoehung der stoersicherheit und verfuegbarkeit von elektonischen anlagen
DE3145771C2 (enrdf_load_stackoverflow)
EP1607810B1 (de) Wartungsfähige elektrische Anlage
DE2933847C2 (de) Schaltungsanordnung zum Empfang von Gleichstromzeichen in Fernschreib- und Datenübertragungsanlagen
DE102016011257A1 (de) Bus- und Kommunikationssystem zur gleichstromfreien Signalübertragung auf einem gemeinsamen Medium mit Terminierung
DE2934400C2 (de) Steuerbare Eichleitung
DE2628852C2 (de) Gabelschaltung zur Zweidraht-Vollduplex-Übertragung von Digitalsignalen
CH668519A5 (de) Aktive tiefpassfilterschaltung.
DE3835458C2 (enrdf_load_stackoverflow)
DE2805541C2 (de) Schaltungsanordnung für eine störungssichere unsymmetrische Übertragung digitaler Signale

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee