DE3326120A1

DE3326120A1 - Anordnung zum schalten einer niederohmigen last

Info

Publication number: DE3326120A1
Application number: DE19833326120
Authority: DE
Inventors: Manfred Dipl.-Ing. Kübler (FH), 7105 Leingarten
Original assignee: Telefunken Electronic 7100 Heilbronn GmbH; Telefunken Electronic GmbH
Current assignee: Atmel Germany GmbH
Priority date: 1983-07-20
Filing date: 1983-07-20
Publication date: 1985-01-31
Also published as: DE3326120C2

Description

TELEFUIMKEIM electronic GmbH Q Q O C 1?Π TheresienstraBe 2, 7100 Heilbronn ^ ^

HeilbrDnn, den 24.6.1983 PTL-ES, Dr. üJf/Sch HN 82/15

Anordnung zum Schalten einer niederohmigen Last 1o

Infolge der großen Stromstärke beim Zuschalten einer niederohmigen Last an das Spannungsversorgungsnetz ist es notwendig, die Last nur sehr kurzzeitig, beispielsweise für die Dauer einer Halbwelle, an Spannung zu legen. Ein Verbrennen des Schalters wird dabei durch eine Schaltverzögerung, die zum Beispiel zwei Netzperioden betragen kann, verhindert. Die maximale Schaltfrequenz wird durch die Impulsfreigabe bestimmt, die beispielsweise vier Netzperioden andauert. Das heißt, erst nachdem der Schalter eine definierte'zeitlang geöffnet war, darf nach erneutem Schließen des Schalters eine weitere Halbwelle geschaltet werden, lüiid die Netzspannung erst nach Betätigung des Schalters angelegt, so muß ein Schalten der Last aus Sicherheitsgründen verhindert werden.

Diesen Bedingungen, wie sie zum Beispiel bei einem sogenannten "Tacker" zu erfüllen sind, wird eine bekannte Schaltung gerecht, die eine Phasenanschnittsteuerung mit väriierbarem Phasenanschnittswinkel enthält und im wesentlichen in analoger Technik aufgebaut ist, und bei welcher die Schalterprellung auf einer Flankenverschiebung an einem D-Flipflop zwischen dem D-Eingang und dem Takteingang basiert. iEs ergibt sich somit eine Mindestentprellzeit von ca. 1/2 Periode. Dabei bestimmt ein Kondensator die maximale Impulsrate.

Es ist Aufgabe der Erfindung, eine Schaltungsanordnung zu finden, mit der die an eine sogenannte "one-Shot"-Schaltung gestellten 'iVnf DTdET u η ge η ; mit einem vergleichsweise geringeren Bedarf an Platz und Aufwand an Schaltungselementen erfüllbar sind.

COPY

HN 82/15

Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß zur Festlegung der Schaltverzögerung und der maximalen Impulsrate jeweils ein separater Zähler vorgesehen ist, von denen der Impulsratenzähler beim Schließen des Schalters zurückgesetzt wird und dadurch ein Gatter entriegelt, dessen Ausgang über einen V/erstärker an der Steuerelektrode des Thyristors liegt, und daß bei fehlendem Unterspannungsreset ein RS-Flipflop gesetzt wird, das den Takteingang des Zählers für die Schaltverzögerung freigibt, welcher nach 2ⁿ Takten ein D-Flipflop setzt, das über einen zwei Komparatoren und einen Schalter aufweisenden Phasenschieber einen Kondensator auflädt, der den Phasenanschnittswinkel und die sich als Differenz der Schaltschwellenwerte der beiden Komparatoren ergebende Breite des Ausgangsimpulses bestimmt, der über das entriegelte Gatter zur Steuerelektrode des Thyristors gelangt.

Die Anordnung ist dabei so getroffen, daß ein neuer Impuls durch Öffnen des Schalters und nach 2^m Takten über den Impulsratenzähler durch Zurücksetzen des D-Flipflops, welches den Kondensator entlädt, vorbereitet wird. üJird die Netzspannung erst nach Betätigung des Schalters angelegt, sd wird eine RS-Flipflop gesetzt, welches eine Thyristoransteuerung verhindert. Dieses RS-Flipflop kann erst nach Hochzahlen des Impulsratenzählers zurückgesetzt werden.

Mit einer solchen Schaltungsanordnung wird zugleich der Vorteil erzielt, daß die Schaltung mit einem "schlichteren" und daher preisgünstigeren Schalter betrieben uerden kann. 3o

Die Erfindung wird im nachstehenden anhand eines Schaltungsbeispiels erläutert.

HN 82/15

Die Schaltung liegt an der Betriebsspannung (220V) und ujird über die Diode D^ und den Widerstand R^ gespeist. Der Kondensator C. bewirkt die Glättung der Speisespannung. Dem Versorgungsteil 1 ist ein Unterspannungsreset 2 zugeschaltet, das ausgangsseitig an den Setzeingang S eines RS-Flipflops 3 sowie an den Eingang eines Nicht-Glieds h und an den einen Eingang eines ODER-Glieds 5 angeschlossen ist, dessen Ausgang an den R-Eingang .eines Impulsraterizählers 6 geführt ist. Mit 7 ist eine Synchronisierung bezeichnet, die eingangsseitig mit einem Widerstand Rp beschaltet ist und ausgangsseitig einerseits zu einem der drei Eingänge eines UND-Glieds B geführt ist, das ausgangsseitig an den dynamischen Eingang einer Schaltverzögerung in Form eines Zählers angeschlossen ist, zum anderen mit einem der drei Eingänge eines UND-Glieds 10 in Verbindung steht, das ausgangsseitig an den dynamischen Eingang des Impulsratenzählers 6 angeschlossen ist.

Am Ausgang einer über den Widerstand R, mit dem schaltungsseitigen Pol des Schalters 11 verbundenen Schalterzustanderkennujg 12 liegen der zweite Eingang des ODER-Glieds 5 und der eine Eingang eines UND-Glieds 13, dessen zweiter Eingang mit dem verneinten Ausgang des Nicht-Glieds 4 verbunden ist. Der Ausgang des UND-Glieds 13 führt zum Setzeingang S eines RS-Flipflops 14 mit Vorzugslage. Am Ausgang Q dieses Fliplops liegt zum einen einer der drei Eingänge des UND-Glieds 10 und zum anderen ein Eingang des UND-Glieds Θ.

Der Ausgang Q des Flipflops 14 ist an den R-Eingang der Schaltverzögerung 9 sowie an den R-Eingang eines D-Flipflops 15 angeschlossen, dessen dynamischer Eingang mit je einem Eingang der beiden UND-Glieder 8 und 10 in leitender Verbindung steht. Der Ausgang CJ des D-Flipflops 15 ist an den Eingang S des Phasenschiebers 16 und an einen Eingang des mit vier Eingängen versehenen UND-Glieds 17 (Gatter) gelegt, der Ausgang Q des D-Flipflops 15 liegt am R-Eingang des Phasenschiebers 16.

■ 332612Q

HN 82/15

Dei eine Eingang des ausgangsseitig mit dem R-Eingang des Flipflüps Ib verbundenen ODER-Glieds 18 liegt am Eingang des Nicht-Glieds k, der andere Eingang des GDER-Glieds 18 ist einerseits an den Q-Ausgang des Impulsratenzählers 6 und andererseits an den R-Eingang des RS-Flipflops 3 angeschlossen, dessen Ausgang Q zu einem weiteren Eingang des UND-Glieds geführt ist. Ein dritter Eingang des UND-Glieds 17 ist mit dem Ausgang eines UND-Glieds 19 verbunden, dessen einer Eingang an den Q-Ausgang des Impulsratenzählers 6 und dessen anderer Eingang an den einen Eingang des UND-Glieds 13 geführt ist. Der CJ-Ausgang des Impulsratenzählers 6 liegt am dritten Eingang des UND-Glieds 1D, der Q-Ausgang der Schaltverzögerung 9 ist an den dritten Eingang des UND-Glieds 8 angeschlossen, während der Q-Ausgang der Schaltverzögerung 9 zum D-Eingang des D-Flipflops geführt ist. Der Ausgang des mit insgesamt vier Eingängen versehenen UND-Glieds 17 führt zu einem V/erstärker 20, an welchen die Zündelektrode 21 (Starter) eines Thyristors 22 angeschlossen ist, der im Lstkreis der durch den Widerstand R. verkörperten niederohmigen Last liegt, welche im Sinne der Erfindung mittels des Schalters 11 zu schalten ist.

Der am Ausgang des Phasenschiebers 1S liegende Kondensator Cr, bestimmt den Phasenwinkel und die Impulsbreite. Durch das Potentiometer P₁ läßt sich die Schaltschwelle im Phasenschieberblock 16, der ausgangsseitig an einen weiteren Eingang, des UND-Glieds 17 gelegt ist, festlegen.

Der Phasenschieber 16 umfaßt, wie separat dargestellt ist, einen Schalter 23 und zwei Komparatoren Zk und 25, deren Ausgänge durch ein UND-Glied 26 verknüpft sind.

Die Wirkungsweise der beschriebenen Schaltung ist wie folgt: Lüird der Schalter 11 (Taster), der aus Sicherheitsgründen in Reihe zur Last R. liegt, bei ausreichender Versorgung 1 geschlossen, se wird der Impulsratenzähler 6 über das GDER-Glied 5 durch die Schalterzustandserkennung 12 zurückgesetzt. Gleichzeitig wird das UND-Glied 13 über die Schalterzustandserkennung 12 entriegelt und das RS-Flipflop 1if wird unter der Voraussetzung kein UNterspannungsreset gesetzt.

» HN 82/15

Hierbei wird nun das Reset der Schaltverzögerung 9 und des D-Flipflops 15 aufgehoben und die UND-Glieder (Gatter)-S und 10. wei entriegelt. Bei den Blöcken Schalterzustandserkennung 12 und Synchronisierung 7 handelt es sich jeweils um Halbwellendedektoren, die über den Widerstand R, und den Schalter 11 bzw. den Widerstand R₂ an ein Wechselstromnetz angeschlossen sind. Der Takteingang des Schaltverzögerungszählers 9 ist nun über das UND-Glied 8 mit der Synchronisierung 7 verbunden. Nach 2ⁿ Takten (z.B. n=2) wird der Zähler 9 über das Gatter 8 gestoppt und der D-Eingang des D-Flipflops 15 wird vorbereitet. Nach einem weiteren Takt der Synchronisierung 7 wird am D-Flipflop 15 der Eingang auf den Ausgang übertragen, wobei das den Ausgangsverstärker steuernde UND-Glied 17 entriegelt und der Phasenschieber 16, bestehend aus dem Schalter 23 und zwei Komparatoren 24,25, das Laden des phasenanschnitt- und impulsbreitenbestimmenden Kondensators C₂ freigibt. Die Schaltschwellen der Komparatoren 24 und 25 und somit der Phasenanschnitt werden über das Potentiometer P, eingestellt. Erreicht die Laderampe C₂ die Schaltschwelle des Komparators 24,

so wird über das Gatter 17 der Ausgang des Phasenschiebers 16 durchgeschaltet und der Thyristor 22, dessen Zündelektrode am Ausgangsverstärker 20 liegt, gestartet.

Wird die Schaltschwelle des Komparators 25 erreicht, so wird der Ausgang über das Gatter 17 wieder gesperrt. Die Ausgangsimpulsbreite ist somit von der Differenz der Komparatorschaltschwellen und vom Kondensator Cr, abhängig.

Ein weiteres Schalten des Ausganges ist bei gedrücktem Schalter 9 nicht möglich, da die Ladung des Kondensators Cr, erhalten bleibt.

^⁰ Nach Öffnen des Schalters 11 entfällt das Reset des Impulsratenzählers 6. Nun wird dieser Zähler über die Synchronisierung 7 und das UND-Glied 10 getaktet. Der Zähler 6 verriegelt nach 2^m Takten (z.B. m=4) die Gatter 10 und 17, gleichzeitig werden die RS-Flipflops 14 und 3 zurückgesetzt. Das RS-Flipflop 14 setzt die Schaltverzögerung 9 und das D-Flipflop 15 zurück, welches über den Schalter 23 im Phasenschieber 16 den Kondensator C-, entlädt. "

HN 82/15

Nun ist der nächste Schaltvorgang vorbereitet.

Bei Unterspannung uird ein Setzen des RS-Flipflaps 14 durch Uerriegeln des UND-Glieds 13 verhindert. Somit werden die Takteingänge der beiden Zähler 6 und 9 und des D-Flipflops gesperrt.

Für den Fall, daß der Schalter 11 betätigt uird, bevor sich die Versorgung aufbaut, soll z.B. bei Elektro-IMaglern, ein Ausgangsimpuls aus Sicherheitsgründen verhindert werden.

Hierfür sorgt das RS-Flipflop 3. Dieses Flipflop uird bei Unterspannung gesetzt und verriegelt das Gatter 17 und somit den Impulsausgang.

Das RS-Flipflop 3 kann erst nach einem Hochzählen des Impulsratenzählers 6 zurückgesetzt werden. Da dieser Zähler bei geschlossenem Schalter 11 zurückgesetzt wird, muß der Schalter 11 mindestens für 2^m Takte geöffnet werden.

Claims

TELEFUNHEM elctrDnic GmbH

Theresienstraße 2, 71D0 Heilbronn Ö ^J Zb IZU

Heilbronn, den 21.6.1983 PTL-RS Dr.LJf/Sch HN 82/15

Patentansprüche
1d . .

Anordnung zum Schalten einer niederohmigen Last für eine Halbmelle an das Spannungs-Versorgungsnetz, die eine mit einem Thyristor bestückte Phasenanschnittsteuerung enthält, deren Anschnittuinkel veränderbar ist und bei der durch eine Schaltverzögerung ein Werbrennen des Schalters vermieden und die maximale Schaltfrequenz durch die Impulsfreigabe bestimmt ist,, dadurch gekennzeichnet, daß zur Festlegung der Schaltverzögerung und der maximalen Impulsrate jeueils ein separate¹ ter Zähler (9,S) vorgesehen ist, von denen der Impulsratenzähler (6) beim Schließen des Schalters -(11) zurückgesetzt uird und dadurch ein Gatter (17) entriegelt, dessen Ausgang über einen Verstärker (20) an der Steuerelektrode (21) des Thyristors (22) liegt, und daß bei fehlendem Unterspannungs-•25 reset (2) ein RS-Flipflop (14) gesetzt uird, das den Takteingang des Zählers (9) für die Schaltverzögerung freigibt, uelcher nach 2ⁿ Takten ein D-Flipflop (15) setzt, das über einen zuei Kqmparatoren und einen Schalter aufweisenden Phasenschieber (16) einen Kondensator (2) auflädt, der 3d den Phasenanschnittsuinkel und die sich als Differenz der Schaltschuellenuerte der beidenKottuparatDren ergebende Breite des Ausgangsimpulses bestimmt, uelcher über das entriegelte Gatter (17) zur Steuerelektrode des Thyristors gelangt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltschuiellen der beiden Komparatoren (24,25) des Phasenschiebers (16) mittels eines Potentiometers (P₁) einstellbar sind.

COPY

■ι "2 :
3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß ein neuer Impuls durch Öffnen des Schalters (11) und nach 2^m Takten über den Impulsratenzähler (6) durch Zurücksetzen des D-Flipflops (15)_; uelches den Kondensator (Cn) lädt, vorbereitet uird.
k. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß beim Schließen des Schalters (11) bei Unterspannung das dem Ausgangsgatter (17) zugeordnete RS-Flipflop (3) gesetzt uird, uielche dieses Gatter verriegelt.
5. Anordnung nach Anspruch k, dadurch gekennzeichnet, daß der Impulsratenzähler (6) über die Schalterzustandserkennung (12) zurückgesetzt ist, solange der Schalter (11) geschlossen ist.
6. Anordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß das dem Ausgangsgatter (17) zugeordnete RS-Flipflop (3) erst nach Öffnen des Schalters (11) und nach 2^m Takten über den Impulsratenzähler (6) zurückgesetzt uird.