DE3315372C2 - - Google Patents

Info

Publication number
DE3315372C2
DE3315372C2 DE19833315372 DE3315372A DE3315372C2 DE 3315372 C2 DE3315372 C2 DE 3315372C2 DE 19833315372 DE19833315372 DE 19833315372 DE 3315372 A DE3315372 A DE 3315372A DE 3315372 C2 DE3315372 C2 DE 3315372C2
Authority
DE
Germany
Prior art keywords
clock
write
control clock
tus
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19833315372
Other languages
German (de)
English (en)
Other versions
DE3315372A1 (de
Inventor
Miguel Dr.-Ing. 8500 Nuernberg De Robledo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19833315372 priority Critical patent/DE3315372A1/de
Publication of DE3315372A1 publication Critical patent/DE3315372A1/de
Application granted granted Critical
Publication of DE3315372C2 publication Critical patent/DE3315372C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073—Bit stuffing, e.g. PDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
DE19833315372 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal Granted DE3315372A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833315372 DE3315372A1 (de) 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833315372 DE3315372A1 (de) 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Publications (2)

Publication Number Publication Date
DE3315372A1 DE3315372A1 (de) 1984-10-31
DE3315372C2 true DE3315372C2 (xx) 1988-12-22

Family

ID=6197555

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833315372 Granted DE3315372A1 (de) 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Country Status (1)

Country Link
DE (1) DE3315372A1 (xx)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579047B1 (fr) * 1985-03-15 1992-04-30 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
DE3922897A1 (de) * 1989-07-12 1991-01-17 Philips Patentverwaltung Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung
DE3942883A1 (de) * 1989-12-23 1991-06-27 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung
DE4027968A1 (de) * 1990-09-04 1992-03-05 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung zweier digitaler signale
DE4027967A1 (de) * 1990-09-04 1992-03-05 Philips Patentverwaltung Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung
IT1244350B (it) * 1990-12-21 1994-07-08 Telettra Spa Metodo per la riduzione del rumore di fase introdotto nella resincronizzazione di segnali digitali mediante giustificazione, e circuiti integrati per l'implementazione del metodo
DE4108429A1 (de) * 1991-03-15 1992-09-17 Philips Patentverwaltung Uebertragungssystem fuer die digitale synchrone hierarchie
DE4110933A1 (de) * 1991-04-04 1992-10-08 Philips Patentverwaltung Uebertragungssystem fuer die synchrone digitale hierachie
DE69227820T2 (de) * 1991-10-10 1999-05-12 Nec Corp Sonet DS-N-Desynchronisiereinrichtung
US5268935A (en) * 1991-12-20 1993-12-07 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
DE10141145A1 (de) * 2001-08-20 2003-04-03 Infineon Technologies Ag Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1074199B (it) * 1976-12-23 1985-04-17 Italiana Telecomunicazioni Ora Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali

Also Published As

Publication number Publication date
DE3315372A1 (de) 1984-10-31

Similar Documents

Publication Publication Date Title
DE2925583A1 (de) Phasenkopplungsschleifen-motorantriebssystem
DE3315372C2 (xx)
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
EP0435383A2 (de) Schaltungsanordnung zur Bitratenanpassung
DE2915944A1 (de) Verfahren zur erzeugung von elektrischen signalen und anordnung zur durchfuehrung des verfahrens
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE69111669T2 (de) Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen.
EP0201634B1 (de) Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen
DE2704756C2 (de) Digital-Analog-Umsetzer
DE2616398C2 (de) Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals
EP1099192B1 (de) Getaktete integrierte halbleiterschaltung und verfahren zum betreiben einer solchen
DE102007043340B4 (de) Erhöhung der PWM-Auflösung durch Modulation
EP0237699B1 (de) Verfahren und Schaltungsanordnung zum Synchronisieren eines insbesondere einer Vermittlungseinrichtung zugehörigen spannungsgesteuerten Oszillators
DE4422784C2 (de) Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen
DE2805051C2 (de) Phasenvergleichs-Schaltanordnung
DE3103574A1 (de) Schaltungsanordnung zur herstellung des phasengleichlaufs zwischen taktimpulsen und synchronisierbits von datenenvelopes
DE3133838C2 (de) Schaltungsanordnung zur Übergabe des Refresh-Signals an einem Halbleiterspeicher
DE1292183B (de) Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale
DE2702581C2 (de) Verfahren und Schaltungsanordnungen zur Frequenzerkennung
DE19729476C2 (de) Numerisch gesteuerter Oszillator
DE10153751B4 (de) Vorrichtung und Verfahren zur Takterzeugung
EP1012980B1 (de) Digitaler phase locked loop
DE19707512C1 (de) Verfahren und Vorrichtung zum Regenerieren/Substituieren eines Taktpulses auf einen Ausgangspuls

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee