DE3300831A1 - Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array - Google Patents

Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array

Info

Publication number
DE3300831A1
DE3300831A1 DE19833300831 DE3300831A DE3300831A1 DE 3300831 A1 DE3300831 A1 DE 3300831A1 DE 19833300831 DE19833300831 DE 19833300831 DE 3300831 A DE3300831 A DE 3300831A DE 3300831 A1 DE3300831 A1 DE 3300831A1
Authority
DE
Germany
Prior art keywords
circuit boards
sides
thin film
narrow
flat sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833300831
Other languages
English (en)
Inventor
Bertram 8520 Erlangen Sachs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19823224026 external-priority patent/DE3224026A1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19833300831 priority Critical patent/DE3300831A1/de
Priority to DE8383113079T priority patent/DE3370182D1/de
Priority to EP83113079A priority patent/EP0117921B1/de
Priority to US06/568,479 priority patent/US4521667A/en
Priority to JP59003348A priority patent/JPS59140768A/ja
Publication of DE3300831A1 publication Critical patent/DE3300831A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/0629—Square array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

  • Verfahren zum Herstellen einer Vorrichtung zur Auslese
  • eines zweidimensionalen Ladunqsbildes mit einem Arrav Gegenstand des Hauptpatents (Patentanmeldung P 32 24 026.0) ist eine Auslesevorrichtung aus gestapelten Leiterplatten, bei denen jeweils eine ihrer Flachseiten mit schaltbaren Verstärkern versehen ist, denen jeweils ein Ableitwiderstand zugeordnet ist, und bei denen jeweils eine Schmalseite und ein Teil dieser mit Ableitwiderständen versehenen angrenzenden Flachseite mit einem dünnen Film aus elektrisch leitendem Material versehen ist.
  • Bei dieser Vorrichtung ist jeweils eine Flachseite der Leiterplatten mit einer parallel zu den Schmalseiten verlaufenden Aussparung versehen. Den Elektroden der Leiterplatten sind jeweils ein schaltbarer Verstärker, beispielsweise ein Dual-Gate-MOS- FET, zugeordnet, die in der Längsrichtung der Aussparung hintereinander angeordnet sind. Die Verbindungsleiter sind wenigstens annähernd gleich lang zwischen den Elektroden und jeweils den entsprechenden schaltbaren Verstärkeren. Die Hauptsteuerleitungen sind auf den den Elektroden gegenüberliegenden Schmalseiten der Leiterplatten in Richtung der Spalten angeordnet, welche jeweils die zur gleichen Spalte gehörenden Steuerleitungen der schaltbaren Verstärker der Leiterplatten elektrisch leitend miteinander verbinden.
  • Die Masseleitungen der Leiterplatten sind außerhalb der Leiterplatten mit einer Masseschiene verbunden.
  • Zum Herstellen dieser Vorrichtung werden im allgemeinen die auf einer gemeinsamen Flachseite der Leiterplatten angeordneten Verbindungsleiter und die Steuerleitungen sowie die Signalleitung, die Masseleitung und die Ableitwiderstände in Dünnfilmtechnik hergestellt. Dazu werden die Schmalseite und die angrenzende Flachseite vollflächig mit einem dünnen Film aus elektrisch leitendem Material versehen. Dieser dünne Film wird vorzugsweise aufgedampft, insbesondere aufgesputtert.
  • Anschließend werden die Verbindungsleiter, die Steuerleitungen, die Signalleitung, die Masseleitung und die Ableitwiderstände im bekannter Lithographietechnik durch Entfernen der überflüssigen Teile des aufgebrachten Films ausgebildet. Die Aufteilung des dünnen Films der Schmalseite in einzelne Elektroden kann beispielsweise mittels einer Säge durchgeführt werden.
  • Man kann auch auf fototechnischem Wege die einzelnen Elektroden aus dem dünnen Film herausarbeiten.
  • Der Erfindung liegt nun die Aufgabe zugrunde, diese Art der Herstellung der Vorrichtung zu verbessern, insbesondere soll die Herstellung der Elektroden auf den Schmalseiten der Leiterplatten vereinfacht werden.
  • Diese Aufgabe wird erfindungsgemäß gelöst mit dem kennzeichnenden Merkmal des Anspruchs 1. Durch dieses Verfahren erreicht man, daß jeweils der dünne Film der Schmalseite und der Flachseite einer größeren Anzahl, vorzugsweise mehrere 100, Leiterplatten, in einzelne Elektroden getrennt wird. Durch dieses Verfahren erhält man jeweils eine größere Anzahl von Elektroden auf den Schmalseiten der Leiterplatten und demzufolge eine größere Auflösung des Ladungsbildes und man kann Schnitte im #m-Bereich herstellen. Außerdem entstehen bei diesem Auftrennen des dünnen Films in einzelne Elektroden keine Späne, die unter Umständen eine saubere Aufteilung der Leiterplatten in einzelne Elemente verhindern könnte.
  • Zur weiteren Erläuterung wird auf die Zeichnung Bezug genommen, die zur Erläuterung der Verfahrensschritte nach der Erfindung dient.
  • In der Figur ist ein Stapel 2 von Leiterplatten 10 vorgesehen, die auf einer ihrer Flachseiten 14 bereits mit Bauelementen versehen sind und aus denen jeweils ein Modul für eine Vorrichtung zur Auslese eines zweidimensionalen Ladungsbildes mit einem Array hergestellt werden soll. Der Stapel 2 enthält mehrere, vorzugsweise mehrere 100, gestapelte Leiterplatten 10, bei denen jeweils eine ihrer Flachseiten 14 mit schaltbaren Verstärkern 11 versehen ist, denen jeweils ein Ableitwiderstand 21 zugeordnet ist. Jeweils eine Schmalseite 16 der Leiterplatten 10 und ein Teil dieser mit Ableitwiderständen 21 versehenen angrenzenden Flachseiten 14 sinv mit einem dünnen Film 15 aus elekrisch leitendem Material versehen. Die Schnittgerade der Schmalseite 16 mit der angrenzenden Flachseite 14 ist eine Außenkante 17 der Leiterplatte 10. Dieser dünne Film 15 der Flachseite 14 ist beispielsweise nur einige mm breit und schaltet somit alle Verbindungsleitungen 20 und damit alle Ableitwiderstände 21 der Leiterplatte 10 parallel.
  • Beim Stapeln der einzelnen Leiterplatten 10 wird jeweils zwischen zwei Leiterplatten 10 beispielsweise eine Abstandsfolie 19 eingelegt, die vom laufenden Meter als Falte zwischen zwei Leiterplatten 10 angeordnet wird. Danach wird ein Laser 23 über die Schmalseiten 16 der gestapelten Leiterplatten 10 so geführt, daß zwischen dem Laserstrahl 25 und der Bewegungsrich- tung des Lasers 23, die in der Figur durch einen Pfeil 27 angedeutet ist, ein spitzer Winkel 29 eingehalten wird. Mit diesem über die Schmalseite 16 der gestapelten Leiterplatten 10 geführten Laser 23, wird jeweils der dünne Film 15 der Schmalseiten 16 und der Flachseiten 14 in einzelne Elektroden 8 getrennt, die somit jeweils eine Verbindung um eine Außenkante herstellen.
  • Mit diesem Verfahren kann man um Außenkanten führende elektrische Anschlüsse herstellen. Damit erhält man Verbindungsstellen ohne Erhöhungen; denn diese Erhöhungen würden beispielsweise die Empfindlichkeit einer Folie aus Polyvinylidenfluorid PVDF, die gegebenenfalls nachträglich auf die Elektroden 8 aufgeklebt wird, wesentlich vermindern. Außerdem kann man mit diesem Verfahren eine entsprechend größere Anzahl von Elektroden 8 auf den Schmalseiten 16 der Leiterplatten 10 herstellen und erhält demzufolge eine größere Auflösung des Ladungsbildes.
  • 3 Patentansprüche 1 Figur - Leerseite -

Claims (3)

  1. Patentansprüche Verfahren zum Herstellen einer Vorrichtung zur Auslese eines zweidimensionalen Ladungsbildes mit einem Array (2) aus gestapelten Leiterplatten (10), bei denen jeweils eine ihrer Flachseiten (14) mit schaltbaren Verstärkern (11) versehen ist, denen jeweils ein Ableitwiderstand (21) zugeordnet ist, und bei denen jeweils eine Schmalseite (16) und ein Teil dieser mit Ableitwiderständen (21) versehenen angrenzenden Flachseite (14) mit einem dünnen Film (15) aus elektrisch leitendem Material versehen ist, nach Patent (Anmeldung P 322406.0; VPA 82 P 3182), d a d u r c h g e k e n n z e i c h n e t, daß mit einem Laserstrahl (25), der über die Schmalseiten (16) der gestapelten Leiterplatten (10) geführt wird, jeweils dieser dünne Film (15) der Schmalseiten (16) und der Flachseiten (14) in einzelne Elektroden (8) getrennt wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g ek e n n z e i c h n e t , daß zwischen dem Laserstrahl (25) und der Bewegungsrichtung des Lasers (23) ein spitzer Winkel (29) eingehalten wird.
  3. 3. Verfahren nach Anspruch 1, d a d u r c h g ek e n n z e i c h n e t , daß beim Stapeln der einzelnen Leiterplatten (10) jeweils zwischen zwei Leiterplatten (10) eine Abstandsfolie (19) eingelegt wird.
DE19833300831 1982-06-28 1983-01-12 Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array Withdrawn DE3300831A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19833300831 DE3300831A1 (de) 1982-06-28 1983-01-12 Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array
DE8383113079T DE3370182D1 (en) 1983-01-12 1983-12-23 Method of manufacturing an apparatus for reading a two-dimensional charge image with an array
EP83113079A EP0117921B1 (de) 1983-01-12 1983-12-23 Verfahren zum Herstellen einer Vorrichtung zur Auslese eines zweidimensionalen Ladungsbildes mit einem Array
US06/568,479 US4521667A (en) 1983-01-12 1984-01-05 Method for the manufacture of a device for the read-out of a two-dimensional image pattern with an array
JP59003348A JPS59140768A (ja) 1983-01-12 1984-01-11 二次元電荷像読取り装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19823224026 DE3224026A1 (de) 1982-06-28 1982-06-28 Vorrichtung zur auslese eines zweidimensionalen ladungsbildes mittels eines arrays
DE19833300831 DE3300831A1 (de) 1982-06-28 1983-01-12 Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array

Publications (1)

Publication Number Publication Date
DE3300831A1 true DE3300831A1 (de) 1984-07-12

Family

ID=25802647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833300831 Withdrawn DE3300831A1 (de) 1982-06-28 1983-01-12 Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array

Country Status (1)

Country Link
DE (1) DE3300831A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109530196A (zh) * 2018-11-28 2019-03-29 深圳先进技术研究院 换能器组件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109530196A (zh) * 2018-11-28 2019-03-29 深圳先进技术研究院 换能器组件及其制备方法
CN109530196B (zh) * 2018-11-28 2023-10-27 深圳先进技术研究院 换能器组件及其制备方法

Similar Documents

Publication Publication Date Title
DE3214789C2 (de)
DE3132845A1 (de) Elektroakustischer wandler und verfahren zu seiner herstellung
DE3533611A1 (de) Akustische oberflaechenwellenvorrichtung
DE2703320A1 (de) Troepfchenstrahlen-aufzeichnungsvorrichtung
DE3224026C2 (de)
EP1269410A1 (de) Verfahren zur herstellung eines trägerbandes mit einer vielzahl von elektrischen einheiten, jeweils aufweisend einen chip und kontaktelemente
DE2350026A1 (de) Verfahren zur herstellung einer vielfach-elektrodeanordnung fuer aufzeichnungsgeraete
EP0117921B1 (de) Verfahren zum Herstellen einer Vorrichtung zur Auslese eines zweidimensionalen Ladungsbildes mit einem Array
DE2259133C3 (de) Verfahren zum Kontaktieren einer Halbleiteranordnung und Anwendung des Verfahrens
DE3019420A1 (de) Verfahren zum herstellen einer ultraschallwandleranordnung
DE3300831A1 (de) Verfahren zum herstellen einer vorrichtung zur auslese eines zweidimensionalen ladungsbildes mit einem array
DE2713024C3 (de) Speicher mit Blindzellen
EP0195467B1 (de) Influenzsondenanordnung mit mehreren Influenzsonden
DE1185294B (de) Schaltungsanordnung mit unipolartransistoren auf einer einkristallinen halbleiterplatte
DE3519069A1 (de) Bildleser fuer eine bildverarbeitungseinrichtung
DE60013622T2 (de) Bildaufnahemvorrichtung
EP0160821B1 (de) Vorrichtung zur Auslese eines zweidimensionalen Ladungsbildes mittels eines Arrays
DE1614248C3 (de) Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung
DE2852353A1 (de) Elektrostatischer druckkopf
WO2000070864A1 (de) Sensormatrix
DE2039781A1 (de) Mehrkanalige Magnetkopfeinheit und Verfahren zu ihrer Herstellung
EP1024960B1 (de) Vorrichtung zum beschreiben von thermografischem material
DE3024213C2 (de) Verfahren zur Herstellung von auf einen Träger aufgebrachten Leiterbahnen
DE3436842A1 (de) Traegeraufbau fuer eine elektronische einrichtung
DE2723133C3 (de) Optoelektronische Speichereinrichtung

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3224026

Format of ref document f/p: P

8130 Withdrawal