DE3247083A1 - Mehrprozessorsystem - Google Patents

Mehrprozessorsystem

Info

Publication number
DE3247083A1
DE3247083A1 DE19823247083 DE3247083A DE3247083A1 DE 3247083 A1 DE3247083 A1 DE 3247083A1 DE 19823247083 DE19823247083 DE 19823247083 DE 3247083 A DE3247083 A DE 3247083A DE 3247083 A1 DE3247083 A1 DE 3247083A1
Authority
DE
Germany
Prior art keywords
memory
data
address
unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19823247083
Other languages
German (de)
English (en)
Inventor
Simon S. 95035 Milpitas Calif. Chen
Artur 94301 Palo Alto Calif. Ichnowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of DE3247083A1 publication Critical patent/DE3247083A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
DE19823247083 1981-12-22 1982-12-20 Mehrprozessorsystem Ceased DE3247083A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US33348681A 1981-12-22 1981-12-22

Publications (1)

Publication Number Publication Date
DE3247083A1 true DE3247083A1 (de) 1983-07-07

Family

ID=23302991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823247083 Ceased DE3247083A1 (de) 1981-12-22 1982-12-20 Mehrprozessorsystem

Country Status (4)

Country Link
JP (1) JPS58109960A (enrdf_load_stackoverflow)
DE (1) DE3247083A1 (enrdf_load_stackoverflow)
FR (1) FR2518781B1 (enrdf_load_stackoverflow)
GB (1) GB2112186B (enrdf_load_stackoverflow)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4202852A1 (de) * 1992-02-01 1993-08-05 Teldix Gmbh Anordnung zum uebermitteln derselben nachricht an ausgewaehlte prozessoren eines mehrprozessorsystems

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123148A (ja) * 1982-01-18 1983-07-22 Hitachi Ltd デ−タ伝送システム
GB8328396D0 (en) * 1983-10-24 1983-11-23 British Telecomm Multiprocessor system
US4688172A (en) * 1984-11-13 1987-08-18 International Business Machines Corporation Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
GB2175421B (en) * 1985-05-13 1989-11-29 Singer Link Miles Ltd Computing system
JPH07104837B2 (ja) * 1987-11-25 1995-11-13 富士通株式会社 プロセッサの制御方法
US5228127A (en) * 1985-06-24 1993-07-13 Fujitsu Limited Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
CA2026768C (en) * 1989-11-13 1996-07-23 Russell S. Padgett Extended addressing using sub-addressed segment registers
JPH0378421U (enrdf_load_stackoverflow) * 1989-11-29 1991-08-08

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909790A (en) * 1972-08-25 1975-09-30 Omnus Computer Corp Minicomputer with selector channel input-output system and interrupt system
DE2641741C2 (de) * 1976-09-16 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner
US4158227A (en) * 1977-10-12 1979-06-12 Bunker Ramo Corporation Paged memory mapping with elimination of recurrent decoding
US4285039A (en) * 1978-03-28 1981-08-18 Motorola, Inc. Memory array selection mechanism
JPS5561866A (en) * 1978-11-02 1980-05-09 Casio Comput Co Ltd Memory designation system
AT361726B (de) * 1979-02-19 1981-03-25 Philips Nv Datenverarbeitungsanlage mit mindestens zwei mikrocomputern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics, August 17, 1978, S. 107 bis 112 *
The AmZ8010, Memory Management Product Description, July 190, Advanced Micro Devices *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4202852A1 (de) * 1992-02-01 1993-08-05 Teldix Gmbh Anordnung zum uebermitteln derselben nachricht an ausgewaehlte prozessoren eines mehrprozessorsystems

Also Published As

Publication number Publication date
GB2112186B (en) 1985-09-11
JPS6246025B2 (enrdf_load_stackoverflow) 1987-09-30
JPS58109960A (ja) 1983-06-30
GB2112186A (en) 1983-07-13
FR2518781A1 (fr) 1983-06-24
FR2518781B1 (fr) 1988-04-29

Similar Documents

Publication Publication Date Title
DE69519926T2 (de) Verfahren und vorrichtung zum einhalten der transaktionssteuerung und zur unterstützung von verzögerten antworten in einer busbrücke
DE69423056T2 (de) Arbitrierungslogik für Mehrfachbus-Rechnersystem
DE3909948C2 (enrdf_load_stackoverflow)
DE69610157T2 (de) Ein Ein-/Ausgabeprozessor der gemeinsame Betriebsmittel einem Ein-/Ausgabebus in einem Rechner zur Verfügung stellt
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
DE68926036T2 (de) Speicherkonfiguration zur Verwendung für Schnittstellenbildung zwischen einer Systemsteuereinheit für ein Multiprozessorsystem und dem Hauptspeicher
DE69024078T2 (de) Mehrprozessoranordnung mit Vervielfältigung von globalen Daten und mit zwei Stufen von Adressübersetzungseinheiten
DE68913914T2 (de) Multiprozessorsystem mit Vervielfältigung von globalen Daten.
DE69114961T2 (de) Vorrichtung für Zusammenschaltungskanäle.
DE69323861T2 (de) Multiprozessorsystem mit gemeinsamem Speicher
DE69915243T2 (de) Speicherplattenanordnung-Steuerungsvorrichtung
DE60221406T2 (de) Mehrprozessor-infrastruktur zur bereitstellung einer flexiblen bandweitenzuteilung über mehrere instanziierungen separater datenbusse, steuerbusse und unterstützungsmechanismen
DE3642324C2 (de) Multiprozessoranlage mit Prozessor-Zugriffssteuerung
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE69131840T2 (de) Verfahren zur Vervielfältigung eines geteilten Speichers
DE3820544C2 (de) Ortsbereichsnetzsystem mit einem hiermit gekoppelten Mehrcomputersystem und Verfahren zur Steuerung hiervon
DE3606211A1 (de) Multiprozessor-computersystem
DE69422221T2 (de) Genaue und komplette Übertragung zwischen verschiedenen Busarchitekturen
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE3502147C2 (enrdf_load_stackoverflow)
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE69033412T2 (de) Datenübertragungssteuervorrichtung für Parallelverarbeitungssysteme
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE3247083A1 (de) Mehrprozessorsystem
DE102004013635A1 (de) Verfahren und Vorrichtung zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection