DE3228628C2 - - Google Patents
Info
- Publication number
- DE3228628C2 DE3228628C2 DE3228628A DE3228628A DE3228628C2 DE 3228628 C2 DE3228628 C2 DE 3228628C2 DE 3228628 A DE3228628 A DE 3228628A DE 3228628 A DE3228628 A DE 3228628A DE 3228628 C2 DE3228628 C2 DE 3228628C2
- Authority
- DE
- Germany
- Prior art keywords
- processing elements
- data
- processing
- edge
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Datenverarbeitungseinrichtung
mit einer Vielzahl von Datenverarbeitungselementen,
die miteinander in einer rechteckförmigen Gruppierung geschaltet
sind, derart, daß jedes Element Daten in die vier
nächstbenachbarten Elemente übertragen kann. Eine solche
Einrichtung ist beispielsweise in den GB-Patentschriften
14 45 714, 15 36 933, 20 20 457 und 20 19 620 beschrieben.
Derartige Einrichtungen können zweckmäßigerweise aus einer
Vielzahl von identischen Moduln aufgebaut sein, deren jeder
eine Untergruppe der Verarbeitungselemente enthält. Solche
Moduln sind beispielsweise LSI-Chips oder gedruckte Schaltungsplatten,
auf denen Halbleiterbauteile befestigt sind.
Die Anzahl von externen Anschlüssen, die an jedem Modul erforderlich
sind, hängt von der Anzahl von Verarbeitungselementen
in dem Modul ab. Wenn beispielsweise der Modul eine
Untergruppe von 4×4 Verarbeitungselementen enthält, sind
sechzehn externe Anschlüsse (vier längs jeder Kante der
Untergruppe) erforderlich, um den Modul mit benachbarten Moduln
zu verbinden. Dies ist zusätzlich zu anderen erforderlichen
Anschlüssen notwendig, z. B. für Steuersignale, Adressen, Energieeinspeisungen
und dgl. Die Anzahl von zur Verfügung stehenden
Anschlüssen bei einem bestimmten Modultyp ist üblicherweise
streng begrenzt (z. B. hat ein LSI-Chip eine begrenzte
Anzahl von Stiften). Dies ergibt eine obere Grenze für die
Anzahl von Verarbeitungselementen, die in dem gleichen Modul
vorhanden sein können.
Eine Möglichkeit, diese Schwierigkeiten zu beheben, ist in der
GB-PS 20 20 457 beschrieben. Es handelt sich hierbei darum,
die Anzahl von Anschlüssen zu reduzieren, die zur Verbindung
mit benachbarten Untergruppen erforderlich sind, indem zwei
benachbarte Anschlüsse auf benachbarten Rändern der Untergruppe
kombiniert werden. Beispielsweise dient bei der
speziellen Ausführungsform nach dem erwähnten Patent ein
einziger Anschluß (der NW-Anschluß) dazu, Daten entweder nach
Norden oder nach Westen zu führen, entsprechend dem Wert
eines Leitkodes. Ähnlich führt ein anderer Anschluß (der
SO-Anschluß) Daten entweder nach Süden, oder nach Osten. Diese
Anordnung ermöglicht somit eine Einsparung von zwei Anschlüssen
je Chip.
Aufgabe der Erfindung ist es, bei einer Datenverarbeitungseinrichtung
der gattungsgemäßen Art zu erreichen, daß eine
weitgehendere Einsparung der Anzahl von Anschlüssen, die zum
Verbinden benachbarter Untergruppen erforderlich sind,
erreicht werden kann.
Dies wird gemäß der Erfindung bei einer Datenverarbeitungseinrichtung
mit den Merkmalen des Kennzeichens des Anspruches
1 erreicht. Weitere Ausgestaltungen der Erfindung sind
Gegenstand der Unteransprüche.
Mit der Erfindung wird erreicht, daß innerhalb eines jeden
Moduls die Verbindungen zu mindestens zwei der Verarbeitungselemente
an einem Rand der Untergruppe einen Satz von
externen Anschlüssen mit den Verbindungen zu der gleichen
Anzahl von Verarbeitungselementen auf einer benachbarten
Kante der Untergruppe teilen. Wenn beispielsweise jede
Untergruppe 4×4 Verarbeitungselemente enthält, können die
vier Verarbeitungselemente längs der Nordkante die gleichen
vier externen Anschlüsse mit den vier Verarbeitungselementen
längs der Westkante teilen, so daß sich die Anzahl von
notwendigen externen Anschlüssen von 16 auf 12 verringert.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung
anhand von Ausführungsbeispielen erläutert. Es zeigt
Fig. 1 eine Gesamtansicht der Datenverarbeitungseinrichtung
nach der Erfindung,
Fig. 2 einen Modul der Datenverarbeitungseinrichtung in
detaillierter Form,
Fig. 3 in detaillierter Form eines der Datenverarbeitungselemente,
und
Fig. 4 eine andere Ausführungsform eines Moduls.
Fig. 1 zeigt eine Datenverarbeitungseinrichtung mit einer
Vielzahl von Moduln 10, wobei jeder Modul als ein LSI-Chip
ausgebildet ist. Jeder Modul besitzt drei Gruppen von
Anschlüssen 12, 14 und 16 zur Herstellung von Verbindungen
mit benachbarten Moduln, wobei jede Gruppe aus vier Anschlüssen
besteht. Die einzelnen Moduln sind in ihrer Form
angenähert dreieckförmig dargestellt, dies ist jedoch nur aus
Gründen der zeichnerischen Darstellung erfolgt; sie werden
normalerweise in einem herkömmlich geformten LSI-Paket
aufgenommen.
Die Moduln sind miteinander in einer rechteckförmigen
Gruppierung von Reihen und Spalten geschaltet. Die Gruppe von
Anschlüssen 12 in jedem Modul ist über verzweigte Pfade 18
mit der Gruppe 14 auf einem Nachbarmodul in der Nordrichtung
verbunden, ferner mit der Gruppe 16 auf dem Nachbarmodul in
Westrichtung (die Ausdrücke "Nord", "Ost", "Süd" und "West")
werden in vorliegender Beschreibung lediglich zur Erläuterung
der logischen Beziehungen zwischen den Moduln und den
Elementen verwendet und sollen keine absoluten physikalischen
Richtungen angeben.
Fig. 2 zeigt einen der Moduln 10 im Detail. Der Modul enthält
eine 4×4 Untergruppierung von Verarbeitungselementen P.
Jedes Verarbeitungselement kann ähnlich denen ausgebildet sein, die in
den obenerwähnten britischen Patenten erläutert sind, und
wird deshalb hier nicht im einzelnen beschrieben. Jedes Verarbeitungselement
(mit Ausnahme derer an den Rändern der Untergruppe) ist
mit seinen vier nächsten Nachbarn in den Nord-, Ost-, Süd-
und West-Richtungen verbunden, damit Daten zwischen ihnen
übertragen werden können. Die Richtung der Übertragung
zwischen den Verarbeitungselementen wird durch einen Leitkode bestimmt,
der an alle Verarbeitungselemente parallel übertragen wird. Der Leitkode
besteht aus zwei Bits, deren Bedeutung wie folgt ist:
Leitkode | |
Richtung | |
00 | |
Nord | |
01 | Ost |
10 | Süd |
11 | West |
Nach Fig. 3 umfaßt jedes Verarbeitungselement P ein Verarbeitungselement
28 und einen Multiplexer 20 mit vier Eingängen 0, 1, 2, 3,
die so geschaltet sind, daß sie Daten aus den vier Nachbarelementen
in den jeweiligen Süd-, West-, Nord- und Ost-Richtungen
aufnehmen. Der Multiplexer 20 ist durch einen Leitkode
auf der Leitung 30 so gesteuert, daß er einen der vier Eingänge
in Abhängigkeit von dem Binärwert des Kodes auswählt
und Daten an das Verarbeitungselement 28 abgibt. Wenn beispielsweise
der Leitkode 00 ist, wird der Eingang 0 ausgewählt,
so daß jedes Verarbeitungselement Daten von dem südlichen Nachbarn
aufnimmt. Damit strömen Daten in Nordrichtung.
Das Verarbeitungselement 28 gibt Daten auf der Verbindung 32
an einen der Eingänge eines jeden der Nachbarelemente ab.
Wenn Verbindungen Signale in beiden Richtungen führen, ist
ein Gatter zwischen jeder Zweirichtungsverbindung und dem
Ausgang des Verarbeitungselementes eingeschaltet. Ein solches
Gatter ist beispielsweise mit 34 im Ausgang zu einer Ostrichtungsverbindung
gezeigt. Dieses Gatter wird durch die Leitkodesignale
auf der Leitung 36 so gesteuert, daß es nur zum
Verschieben von Daten in einer Ostrichtung aktiv ist.
Generell können die Verbindungen zwischen Verarbeitungselementen P in
einem Modul 10 durch zwei Einzelrichtungsverbindungen vorgesehen
sein, wobei dann Gatter 34 nicht in diesen Verbindungen
zwischen den Verarbeitungselementen P vorgesehen sind. Wenn Zweirichtungsverbindungen
zwischen den Verarbeitungselementen P vorgesehen sind,
sind Gatter 34 in jedem Ausgang aus dem Verarbeitungselement
vorgesehen. Verbindungen zwischen den Moduln 10 sind in
zwei Richtungen wirksam und somit sind die Gatter 34 zwischen
den Ausgängen der Verarbeitungselemente P an den Rändern des Moduls und
den Anschlüssen 12, 14 und 16 vorgesehen, die eine Verbindung
zu den Zweirichtungs-Zwischenmodulverbindungen 18 herstellen.
Nach Fig. 2 sind die vier Verarbeitungselemente P auf der Ostkante der
Untergruppe entsprechend mit den Anschlüssen 16 verbunden,
während die auf der Südkante entsprechend mit den Anschlüssen
14 verbunden sind. Die Anschlüsse auf den nördlichen und
westlichen Rändern der Untergruppe sind beide über eine Gruppe
von vier Zweiwegschaltern 22 mit den Anschlüssen 12 verbunden.
Die Schalter 22 haben zwei Zustände, die durch das zweite Bit
des Leitkodes gesteuert sind. Wenn der Leitkode Nord oder Süd
repräsentiert (d. h. das zweite Bit=0), verbinden die Schalter
die Anschlüsse 12 mit der Nordkante der Untergruppe. Wenn
umgekehrt der Leitkode Ost oder West repräsentiert (zweites
Bit=1), verbinden die Schalter die Anschlüsse 12 mit dem
Westrand.
Obgleich die Schalter 22 nur symbolisch als mechanische Schalter
dargestellt sind, sind sie in der Praxis elektronische
Schalter, die aus an sich bekannten logischen Bauelementen
aufgebaut sind.
Wenn beispielsweise der Leitkode 00 (und damit "Nord"
repräsentiert), werden Daten von jedem Verarbeitungselement zu seinem
nördlichen Nachbarn innerhalb der gleichen Untergruppe verschoben.
Darüber hinaus werden Daten von den Verarbeitungselementen in der
Nordkante einer jeden Untergruppe über die Schalter 22, die
Anschlüsse 12 und die Zweigpfade 18 zu den Anschlüssen 14 auf
dem Nachbarmodul in Nordrichtung verschoben. Die Multiplexer
20 in den Verarbeitungselementen auf dem Südrand des Nachbarmoduls werden
so gesetzt, daß sie diese Daten annehmen.
Der Satz von Anschlüssen 12 wird effektiv zwischen den vier Verarbeitungselementen
auf der Nordkante der Untergruppe und den vier Verarbeitungselementen
auf der Westkante aufgeteilt. Damit wird die Anzahl
von Anschlüssen, die zur Verbindung mit benachbarten Moduln
erforderlich ist, von sechzehn auf zwölf verringert. Dieses
Teilen von Anschlüssen macht Zweigverbindungen 18 zwischen
den Moduln erforderlich, damit jede Zweigverbindung miteinander
drei Anschlüsse auf unterschiedlichen Moduln zusammenschließt.
Es besteht jedoch kein Zweifel über die Richtung,
in der die Daten fließen müssen, da zu jedem gegebenen
Augenblick nur einer der drei Anschlüsse Daten überträgt
und nur einer Daten annimmt.
Bei den vorbeschriebenen Einrichtungen ist jeder der Moduln
10 ein LSI-Chip. Bei einer anderen Ausgestaltung der Erfindung
kann jedoch jeder Modul aus einer gedruckten Schaltungsplatte
mit darauf befestigten integrierten Stromkreisteilen
bestehen, die die Verarbeitungselemente P und die Schalter 22
bilden. In diesem Fall können die Verarbeitungselemente P
in gleicher Weise ausgebildet sein, wie in GB-PS 20 20 457,
bei der vier Verarbeitungselemente zu einem einzigen LSI-Chip
zusammengefaßt sind.
Fig. 4 zeigt einen Modul, der vier Chips 24 dieser Art enthält.
Jeder Chip hat sechs Anschlüsse statt acht, die normalerweise
bei einem Chip erforderlich wären. Dies
wird dadurch erreicht, daß die Funktion von zwei Anschlüssen
in einen einzigen Nord-West-Stift NW kombiniert wird, und
daß in ähnlicher Weise die Funktionen zweier anderer Anschlüsse
in einen einzelnen Süd-West-Stift SW kombiniert werden.
Die Art und Weise, in der dies geschieht, ist im einzelnen
in dem erwähnten Patent erläutert.
Der Modul weist ferner einen Satz von vier Schaltern 26 auf,
die in der Funktion den Schaltern 22 nach Fig. 2 äquivalent
sind, obgleich in diesem Fall die Schalter 26 aus getrennten
Bauteilen bestehen, die auf der gedruckten Schaltungsplatte
befestigt sind, während nach Fig. 2 die Schalter 22 auf dem
gleichen Chip wie die Verarbeitungselemente angeordnet sind.
Die Verbindungen zwischen den Verarbeitungselementen und
zwischen den Schaltern 26 sowie den Rändern der Untergruppe
von Verarbeitungselementen sind äquivalent mit denen nach
Fig. 2. Der NW-Stift des Nord-West-Chips ist mit zwei unterschiedlichen
Schaltern 26 verbunden, da dieser Stift ein
Stift ist, den sich die Schalter teilen; er wirkt somit sowohl
als Anschluß an der Nordkante der Untergruppe als auch
als Anschluß an der Westkante.
Claims (6)
1. Datenverarbeitungseinrichtung mit einer Vielzahl von
Verarbeitungselementen, die miteinander in einer rechteckförmigen
Gruppe so verbunden sind, daß jedes Verarbeitungselement
so betätigbar ist, daß es Daten auf die
Nachbarelemente überträgt, wobei die Gruppe in eine
Vielzahl von Moduln unterteilt ist, deren jeder eine
n×n Untergruppe von Verarbeitungselementen enthält,
dadurch gekennzeichnet, daß innerhalb eines jeden Moduls
(10) die Verbindungen mit wenigstens zwei der Verarbeitungselemente
(P) auf einem Rand der Untergruppe externe
Anschlüsse (12) mit einer gleichen Anzahl von Verarbeitungselementen
(P) auf einem benachbarten Rand der
Untergruppe gemeinsam haben, und daß jeder gemeinsame
Anschluß (12) außerhalb des Moduls (10) mit zwei nicht
gemeinsamen Anschlüssen (14, 16) auf entsprechenden
benachbarten Moduln (10) verbunden sind.
2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die gemeinsamen externen Anschlüsse
(12) mit Hilfe von Schaltern (26) mit den Verarbeitungselementen
(P) auf benachbarten Rändern der Untergruppe
verbunden sind und die Schalter (26) so betätigbar sind,
daß ein Pfad von Daten selektiv zu den Verarbeitungselementen
(P) auf einem Rand und den Verarbeitungselementen
(P) auf dem benachbarten Rand entsteht.
3. Datenverarbeitungseinrichtung nach Anspruch 2, dadurch
gekennzeichnet, daß die Verarbeitungselemente (P) und die
Schalter (26) als integrierte Schaltung ausgebildet sind.
4. Datenverarbeitungseinrichtung nach Anspruch 1, 2 oder 3,
dadurch gekennzeichnet, daß jedes Verarbeitungselement (P)
einen Multiplexer (20) aufweist, der so betätigbar ist,
daß ein Dateneingang von einem ausgewählten der benachbarten
Verarbeitungselemente (P) ausgewählt wird.
5. Datenverarbeitungseinrichtung nach Anspruch 1, 2, 3 oder
4, dadurch gekennzeichnet, daß die Verbindungen zwischen
den Verarbeitungselementen (P) so ausgelegt sind, daß sie
Daten in beiden Richtungen übertragen, und daß Gatter (34)
vorgesehen sind, die so betätigbar sind, daß sie eine
Übertragung von Daten nur in einer ausgewählten Richtung
zulassen.
6. Datenverarbeitungsmodul mit einer Gruppe von n×n
Verarbeitungselementen für eine Datenverarbeitungseinrichtung
nach einem der Ansprüche 1-5, dadurch gekennzeichnet,
daß externe Verbindungen mit wenigstens zwei der
Verarbeitungselemente (P) an einem Rand der Gruppe sich in
gemeinsame externe Anschlüsse (12) mit einer gleichen
Anzahl von Verarbeitungselementen (P) an einem benachbarten
Rand der Gruppe teilen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8124123 | 1981-08-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3228628A1 DE3228628A1 (de) | 1983-02-24 |
DE3228628C2 true DE3228628C2 (de) | 1991-04-18 |
Family
ID=10523757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823228628 Granted DE3228628A1 (de) | 1981-08-06 | 1982-07-31 | Datenverarbeitungseinrichtung |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS5840678A (de) |
AU (1) | AU553867B2 (de) |
DE (1) | DE3228628A1 (de) |
FR (1) | FR2511157B1 (de) |
ZA (1) | ZA825435B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU567251B2 (en) * | 1983-04-11 | 1987-11-12 | Commonwealth Of Australia, The | Self repair large scale integrated circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1445714A (en) * | 1973-04-13 | 1976-08-11 | Int Computers Ltd | Array processors |
US3866119A (en) * | 1973-09-10 | 1975-02-11 | Probe Rite Inc | Probe head-probing machine coupling adaptor |
JPS50119541A (de) * | 1974-03-04 | 1975-09-19 | ||
CH614365A5 (en) * | 1976-03-10 | 1979-11-30 | Josephine Pfaehler | Cabinet-like furniture unit made in cellular construction |
GB2019620B (en) * | 1978-04-25 | 1982-03-17 | Int Computers Ltd | Binary adder circuits |
US4270170A (en) * | 1978-05-03 | 1981-05-26 | International Computers Limited | Array processor |
GB2020457B (en) * | 1978-05-03 | 1982-03-10 | Int Computers Ltd | Array processors |
GB2052098B (en) * | 1980-06-02 | 1983-06-08 | Texas Instruments Inc | Galvanometric motor drive apparatus |
-
1982
- 1982-07-28 ZA ZA825435A patent/ZA825435B/xx unknown
- 1982-07-31 DE DE19823228628 patent/DE3228628A1/de active Granted
- 1982-08-05 AU AU86905/82A patent/AU553867B2/en not_active Ceased
- 1982-08-06 JP JP57136419A patent/JPS5840678A/ja active Granted
- 1982-08-06 FR FR828213787A patent/FR2511157B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2511157A1 (fr) | 1983-02-11 |
AU8690582A (en) | 1983-02-10 |
FR2511157B1 (fr) | 1993-08-06 |
ZA825435B (en) | 1983-06-29 |
JPH0214742B2 (de) | 1990-04-09 |
DE3228628A1 (de) | 1983-02-24 |
JPS5840678A (ja) | 1983-03-09 |
AU553867B2 (en) | 1986-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69128888T2 (de) | Programmierbares logisches feld | |
DE3109705C2 (de) | ||
DE2916066C3 (de) | Anordnung zur Verarbeitung von Daten | |
DE68923541T2 (de) | Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden. | |
DE69419760T2 (de) | Mehrfachport-verteilte speicherschnittstelle und zugehöriges verfahren | |
DE69028395T2 (de) | Konfigurierbare zellenanordnung | |
EP0046499B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE3906895C2 (de) | ||
DE69317091T2 (de) | Leitweglenkung mit geringer Signalverschiebung in einem programmierbaren Feld | |
EP0086434B1 (de) | Koppelanordnung | |
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE2215066A1 (de) | Informationsspeicher mit Schieberegister | |
DE3712178A1 (de) | Halbleitereinrichtung | |
DE3879813T2 (de) | Integrierte Halbleiterschaltung mit Signallinien. | |
DE3788617T2 (de) | Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor. | |
DE19652870B4 (de) | Halbleiterspeichervorrichtung | |
DE2364253A1 (de) | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung | |
DE2643482A1 (de) | Halbleiterplaettchen zur herstellung hochintegrierter bausteine | |
DE19756529A1 (de) | Halbleitereinrichtung | |
DE69016063T2 (de) | PCM-Übertragungssystem. | |
CH634189A5 (de) | Digitale zeitdurchschalte-einrichtung fuer pulscodemodulierte netzwerke. | |
EP0006466B1 (de) | Ladungsverschiebungseinrichtung und Verfahren zum Betrieb dieser Einrichtung | |
DE3228628C2 (de) | ||
DE3787429T2 (de) | Minimierung von Anschlussinseln des Typs "Engineering Change". | |
DE2818208A1 (de) | Modularer digitaler waehlschalter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |