DE3213931A1

DE3213931A1 - Verfahren und vorrichtung zum digitalsieren und speichern von videosignalen

Info

Publication number: DE3213931A1
Application number: DE19823213931
Authority: DE
Inventors: Matthew 48103 Ann Arbor Mich. Bennett; Donald R. 48843 Howell Mich. Strange
Original assignee: Medtronic Inc
Current assignee: Medtronic Inc
Priority date: 1981-04-16
Filing date: 1982-04-15
Publication date: 1982-11-18

Description

Verfahren und Vorrichtung zum Digitalisieren und
Speichern von Videosignalen Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Videosignalumsetzung und -speicherung, mittels deren Informationen von einem Videosignal unter Verwendung einer Rasterabtastung digitalisiert und die Digitaldaten in einem Rechnerspeicher für Abspiel- und Analysezwecke eingespeichert werden können. Die Schaltungsanordnung nach der Erfindung eignet sich für eine Echtzeiterfassung von einzelnen oder Mehrfachbildern, und sie sorgt fur eine Kompression solcher Bilder sowie für eine Zoom-Funktion bezüglich Bereichen, die von besonderem Interesse sind.
Das Digitalisieren von Analogsignalen wird seit langem benutzt, um für eine effiziente Basis zu sorgen, auf Grund deren die Signale manipuliert und analysiert werden können. Auf medizinischem Gebiet wurden beispielsweise die Ausgangssignale von Nuklear- oder Szintillationskameras digitalisiert, um ihre Bilder analysieren und über einen digitalen Rechner wiedergeben zu können.
Eine derartige nukleare Bilderzeugung führt typischerweise zu einem Einzelbild, das über eine lange Zeitdauer hinweg (d.h. Zeitdauern von Minuten statt Mikrosekunden) aufgebaut wird. Infolgedessen brachte die Digitalisierung dieser sich langsam bildenden Bilder nicht die Probleme mit sich, die der Digitalisierung von rasch aufeinanderfolgenden Bildern eigen sind. Mit dem Aufkommen der Ultraschallradiographie und anderer Arten der Videobilderzeugung ist es möglich geworden, ein Videoausgangssignal unter Verwendung einer Rasterabtastung zu erzeugen, um aufeinanderfolgende Einzelbilder eines Ereignisses so zu zeigen, wie dieses Ereignis abläuft, das heißt für eine Echtzeitdarstellung zu sorgen. Diese Videosignale werden im allgemeinen auf Videoband für späteres Abspielen aufgezeichnet. Weil die Rasterabtastung eines Norm-Videosignals 30 (oder in Abhängigkeit von dem verwendeten Fernsehsystem 25) vollständige Einzelbilder je Sekunde erzeugt, stellen sich bei der Digitalisierung eines solchen Signals völlig neue Probleme, die bei der Einzelbild-Nuklearbilderzeugung nicht anzutreffen waren.
Die Digitalisierung einer Rosterabtastung bedingt sowohl eine extrem große Speicheranordnung als auch die Hardware, die in der Lage ist, diese Daten mit sehr hoher Geschwindigkeit zu digitalisieren und zu speichern. Damit ein solches System im Rahmen seiner beabsichtigten Umgebung maximale Effektivität hat, muß die Hardware relativ transportierbar sein, so daß sie in die Nähe des Testobjekts (beispielsweise zum Bett des Patienten) gebracht werden kann. Wegen dieser anwendungsmäßigen Anforderungen ist es notwendig, eine Hardware bereitzustellen, die den Speicherbedarf und damit die physikalische Größe des erforderlichen Speichers reduzieren kann, indem die wichtigsten zu digitalisierenden Daten ausgewählt oder benachbarte Datenbits (Bildpunkte oder Pixels) zu einer geringeren Anzahl komprimiert werden. Auf Grund einer solchen besseren Ausnutzung des verfügbaren Speicherraums ist es möglich, eine große Anzahl von aufeinanderfolgenden Bildern in digitaler Form zu speichern.
Dementsprechend liegt der Erfindung die Aufgabe zugrunde, einen Video/Digitalumsetzer zu schaffen, der den vorhandenen Speicherraum besser ausnutzt, während die Bildgute aufrechterhalten oder verbessert wird, wodurch die Transportierbarkeit des Systems verbessert wird, während die Leistungsfähigkeit erhalten bleibt oder gesteigert wird.
Eine Schaltungsanordnung zum Digitalisieren eines Videosignals und zur Echtzeiteinspeicherung des digitalisierten Signals in einen Rechnerspeicher mit einem Umsetzer zum Umsetzen eines Analogsignals in eine digitale Form und zur Bildung einer Hauptmatrix aus Bildelementen oder Bildpunkten, von denen jeder einen der Leuchtdichte entsprechenden numerischen Pegel hat, weist erfindungsgemäß eine Einrichtung zum Auffinden einer Untermatrix innerhalb der Hauptmatrix und eine Einrichtung zum Einspeichern von Bildpunkten der Hauptmatrix auf, die in die Untermatrix fallen.
In weiterer Ausgestaltung der Erfindung ist eine Schaltungsanordnung zum Digitalisieren und zur Echtzeiteinspeicherung eines Videosignals von aufeinanderfolgenden Bildern mit einem Umsetzer zum Umsetzen eines analogen Videosignals in ein Digitalsignal und einer Adressiereinrichtung zum Adressieren des Digitalsignals derart, daß eine Matrix von Adressen gebildet wird, von denen jede den der Leuchtdichte jedes Bildpunktes entsprechenden Digitalwert enthält, gekennzeichnet durch eine Gesamtkompressionseinrichtung zum Auswerten des Leuchtdichtewertes einer vorbestimmten Anzahl von benachbarten Bildpunkten und zum Erzeugen eines die vorbestimmte Anzahl von Bildpunkten ersetzenden Kompressions-Leuchtdichtewertes; eine Einrichtung zum Zuordnen einer Adresse zu dem Kompressions-Leuchtdichtewert unter Bildung einer neuen Matrix von Kompressionswerten; und eine Einrichtung zum Einspeichern der neuen Matrix im Rechnerspeicher für späteres Aufgreifen.
Weitere Merkmale der Erfindung ergeben sich aus den Unteranspruchen.
Die Erfindung ist im folgenden an Hand von bevorzugten Ausführungsbeispielen näher erläutert. In den beiliegenden Zeichnungen zeigen: Fig. 1 ein Blockschaltbild eines VideolDigitalumsetzers nach der Erfindung, Fig. 2 ein Zeitdiagramm von verschiedenen Signalen, die von einem Synchronsignalentschlüßler 34 erzeugt werden, Fig. 3 eine schematische Darstellung einer Hauptmatrix und einer Untermatrix, Fig. 4 eine schematische Darstellung der Untermatrix der Fig. 3, wobei einzelne Bildpunkte eingezeichnet sind, Fig. 5 eine schematische Darstellung des analogen Videosignals, Fig. 6 ein schematisches Schaltbild der Synchronsignal-Entschlüßlerschaltung, Fig. 6a ein schematisches Schaltbild einer Analog/ Digital-Umsetzerschaltung, Fig. 7 ein schematisches Schaltbild der X/Y-Koordinatenzähler, Fig. 8 ein schematisches Schaltbild des Stopp/ Start-Koordinatenregisters, Fig. 9 ein schematisches Schaltbild der Takttrennstufe, Fig. 10 ein schematisches Schaltbild der Komparatorlogik 42, Fig. 11 ein schematisches Schaltbild der Steuerschaltung zum Erzeugen der X- und Y-AKTIV-Signale, Fig. 12 ein Ablaufdiagramm der Zoom-Funktion, Fig. 13 ein schematisches Schaltbild der Horizontalkompressionslogik und -zeitsteuerung, Fig. 14 ein schematisches Schaltbild der Horizontalkompressionslogik, Fig. 15 ein Ablaufdiagramm der Funktion der Horizontalkompressionslogik, Fig. 16 ein schematisches Schaltbild der Schieberegisterschaltung der Horizontalkompressionslogik, Fig. 17 ein schematisches Schaltbild des Schiebepufferspeichers 56 der Fig. 1, Fig. 18 ein schematisches Schaltbild der Vertikaldatenkompressionslogik und -zeitsteuerschaltung gemäß dem Block 60 der Fig. 1, Fig. 19 ein schematisches Schaltbild der Y-Adressensteuerlogik, Fig. 20 und 21 schematische Schaltbilder der Vertikaldatenkompressionslogik, Fig. 22 ein Ablaufdiagramm der Arbeitsweise der Vertikalkompressionslogik, Fig. 23 ein schematisches Schaltbild eines invertierenden Pufferspeichers, Fig. 24 ein schematisches Schaltbild eines Teils des Speicheradressenregisters 52 der Fig. 1, Fig. 25 ein schematisches Schaltbild der die X-Koordinaten-Speicheradresse bereitstellenden Schaltung, Fig. 26 ein schematisches Schaltbild eines Teils des Speicheradressenregisters 52 der Fig. 1, Fig. 27 ein schematisches Schaltbild der Speichersteuerlogik, Fig. 28 ein schematisches Schaltbild der Steuerschaltung, Fig. 29 ein schematisches Schaltbild des restlichen Teils der Steuerschaltung gemäß Fig. 28, Fig. 30 ein schematisches Schaltbild der Statusregistersteuerlogik und Fig. 31 ein schematisches Schaltbild des Betriebsartregisters.
Fig. 1 zeigt schematisch eine bevorzugte Ausführungsform einer Video/Digital-Umsetzervorrichtung. Dabei wird ein Videosignal mittels eines Ultraschallabtasters, einer Fernsehkamera oder eines anderen Geräts erzeugt, das eine Rasterabtastung gestattet. Das Videoausgangssignal A wird einem Synchronsignalseparator 32 und einer Videoverstärker- und Schwarzwerthaltestufe 38 zugeführt. Der Synchronsignalseparator 32 trennt das Synchronsignal zur weiteren Verarbeitung von dem Rasterabtastsignal ab. Die Videoverstärker- und Schwarzwerthaltestufe 38 verstärkt das Videosignal und versieht das Videosignal mit einer negativen Gleichvorspannung. Das Ausgangssignal B des Synchronsignalseparators 32 wird einem Synchronsignalentschlüßler 34 zugeführt. Der Entschlußler 34 erzeugt an seinem Ausgang C vier mittels des Synchronsignals B ausgelöste Signale. Diese vier Signale sind in Fig. 2 dargestellt. Dabei sind die Signale SYNCN (Synchronsignal), VDRN (Vertikaltreibersignal), HDRN (Horizontaltreibersignal) und FELD auf der Zeit aufgetragen. Bei den Signalen SYNCN, VDRN und HDRN handelt es sich um die invertierten Signale SYNC, HDR und VDR. Fig. 2 läßt die Beziehung zwischen diesen vier Signalen unmittelbar vor und nach dem zum Zeitpunkt t1 erfolgenden Übergang von einem ungeradzahligen zu einem geradzahligen Feld (Halbbild) sowie im Bereich des zum Zeitpunkt t2 erfolgenden Übergangs von einem geradzahligen zu einem ungeradzahligen Feld erkennen. Der negative VDRN-Impuls zu den Zeitpunkten t1 und t2 entspricht dem Anfang eines neuen Feldes oder Halbbilds, unabhängig davon, ob dieses ungeradzahlig oder geradzahlig ist. Die das HDRN-Signal darstellenden negativen Impulse treten am Anfang jeder horizontalen Ablenkung auf; sie dienen unter anderem der Synchronisierung des XCLK-Abtastperiodengenerators (Figur 6). Das XCLK4-Signal hat vier mögliche Phasen, die jeweils um 80 Nanosekunden versetzt sind, so daß der Videoschirm in 640 horizontale Teilabschnitte unterteilt werden kann, wie dies im folgenden noch näher erläutert ist. Das XCLK4-Signal beruht auf dem in Fig. 1 nicht dargestellten XCLK-Signal, das eine Periode von 80 Nanosekunden hat.
Die Ausgangssignale VDRN, HDRN und XCLK4 werden an Video-X/Y-Koordinatenzähler 36 angelegt. Aufgabe der Zähler 36 ist es, eine 640 x 480-Hauptmatrix zu definieren, innerhalb deren eine Untermatrix oder ein "Fenster" bestimmt werden kann. Die Untermatrix umfaßt denjenigen Teil des Bildes, der digitalisiert und eingespeichert wird, während die verbleibenden Teile des Bildes unberücksichtigt bleiben, um den Speicher nicht mit unnötigen Daten zu füllen. Bei der vorliegenden Ausführungsform ist die Schaltungsanordnung so ausgelegt, daß sie eine maximale Matrixgröße von 512x512 verarbeiten kann; einer Matrix dieser Abmessung wird daher der größte Teil des 640x480-Bildes der Videoquelle zugeführt. Typischerweise ist jedoch der größte Teil dieses Matrixbereichs mit irrelevanten Daten gefüllt, die unberücksichtigt bleiben können. Durch Zoomen auf die relevanten Daten, d. h.
durch Bildung der Untermatrix, läßt sich ein großer Teil des Speichers für nutzvolle Speicherung aufsparen. Ein Zoom-Positionsregister 44 lokalisiert das besonders interessierende Fenster innerhalb der 640x480-Matrix.
Weil diese verkleinerte Matrix durch Expansion auf den vollen Bildschirm projiziert werden kann, sorgt das Register 44 für eine Zoom-Funktion, die in etwa das digitale Äquivalent einer optischen Zoomlinse ist. Der Benutzer kann die gewünschte Untermatrix innerhalb der Hauptmatrix auswählen, indem er dem System entsprechende Informationen über eine Benutzerdialog-Hardware 50 (beispielsweise einen Steuerpult oder einen Steuerknüppel) zuführt. Diese Informationen werden von einem Minicomputer 48 und einem Interface 46 als bestimmte numerische Werte interpretiert, die im Register 44 gespeichert werden. Das HDRN-Signal zeigt an, daß die Horizontalablenkung beginnt. Die Schaltungsanordnung zählt die horizontalen Zeilen, bis die horizontale Zeile erreicht ist, die in den gewünschten Untermatrixbereich fällt.
Ein Komparator 42 zeigt an, daß diese Horizontalposition erreicht ist, und es wird ein Y-AKTIV-Signal erzeugt, das anzeigt, daß die oberste Y-Koordinate dieser gewünschten Matrix geschnitten wurde.
Die horizontale Koordinate wird im wesentlichen auf die gleiche Weise erhalten, wobei das XCLK4-Signal von 0 bis 160 (einen Zählwert für jeweils vier digitalisierte Bildpunkte) während des hellgesteuerten Teils des Bildschirms in der positiven X-Richtung vorwärts zählt. Wenn der Zähler einen Zählwert erreicht, der dem am weitesten links liegenden Bildpunkt (Pixel) innerhalb des gewünschten Matrixbereichs entspricht, nimmt der Komparator eine Erkennung des Schnittpunkts vor, und er erzeugt auf einer Leitung E in Fig. 1 ein Signal X-AKTIV.
Fig. 3 zeigt eine Hauptmatrix 100, die 480 Zeilen und 640 Spalten hat. Innerhalb der Hauptmatrix 100 befindet sich die interessierende Untermatrix 102 (d.h. das Fenster), die in diesem Fall 64 Bildpunkte breit und 64 Bildpunkte hoch ist. Die Untermatrix 102 ist quadratisch veranschaulicht; sie kann jedoch auch eine beliebige andere Rechteckform haben. Eine Linie 103 zeigt den Punkt an, bei welchem der Komparator 42 beginnen würde, ein Ausgangssignal Y-AKTIV zu erzeugen. Ein Punkt 105 zeigt die X-Koordinatenposition, an welcher die Untermatrix 102 geschnitten und ein X-AKTIV-Ausgangssignal erzeugt wUrde. Es versteht sich, daß während einiger der 525 (oder bei anderen Fernsehsystemen 625) Ablenkvorgänge quer über das Videofeld die Untermatrix 102 nicht getroffen und weder ein Y-AKTIV- noch ein X-AKTIV-Ausgangssignal erzeugt wird. Dies ist oberhalb und unterhalb der Untermatrix 102 der Fall.
Es kann erwünscht sein, die Daten in der Untermatrix 102 in eine noch kleinere Matrix zu komprimieren, um mehr Speicherraum für nachfolgende Einzelbilder zu gewinnen. Dies gilt insbesondere, wenn benachbarte Bildpunkte sich in ihrer Leuchtdichte nicht stärker unterscheiden.
In Fig. 4 ist die erwünschte Untermatrix 102 vergrößert dargestellt. Innerhalb der Untermatrix ist eine 2x2-Matrix 104 veranschaulicht. Die Matrix 104 enthält vier Bildpunkte (Pixels) PX1-PX4. Wenn die Gesamtkompression als 4:1 gewählt ist, wird die Matrix 104 so komprimiert, daß ein einziges numerisches Ausgangssignal erzeugt wird, das der Leuchtdichte der einzelnen Bildpunkte PX1 bis PX4 entspricht. Die vorliegend beschriebene Ausführungsform ist so ausgerüstet, daß eine 2:1-, 3:1- oder 4:1-Kompression sowohl in horizontaler als auch in vertikaler Richtung durchgeführt werden kann, was Gesamtkompressionen von 2:1, 3:1, 4:1, 6:1, 8:1, 9:1, 12:1 oder 16:1 erlaubt.
Die vorliegend vorgesehene Schaltungsanordnung gestattet drei mögliche Kompressionsschemas. Die erste Möglichkeit läßt sich als ABTASTEN (SAMPLE) bezeichnen. Dabei wird einfach ein Bildpunkt, in diesem Falle PX1, herausgegriffen und dessen Leuchtdichtewert für diejenigen aller Bildpunkte PX1 bis PX4 substituiert, so daß das komprimierte Ausgangssignal das gleiche wie dasjenige des Bildpunkts PX1 ist. Eine abgewandelte Betriebsart ist das MAX-Schema, bei dem der Bildpunkt mit der höchsten Leuchtdichte herausgefunden wird und die Leuchtdichtewerte aller vier Bildpunkte PX1 bis PX4 ersetzt. Schließlich kann ein MITTELUNGS-Schema (AVE) verwendet werden, bei dem die Leuchtdichten aller Bildpunkte innerhalb der Matrix 104 durch einen einzelnen Bildpunkt mit einem Wert ersetzt werden, der ungefähr gleich dem mathematischen Mittelwert der ersetzten Bildpunkte ist.
Um eines dieser Kompressionsschemen durchzuführen, muß die Leuchtdichte oder Helligkeit jedes Bildpunkts bestimmt werden. Das Ausgangssignal E (Fig. 1) des Komparotors 42 zeigt nur den Ort der gewünschten Matrix an, während die Helligkeit oder Leuchtdichte jedes Bildpunkts an dem dem Ausgangssignal E entsprechenden Ort in einem Video-Analog/Digital-Umsetzer 40 (A/D-Umsetzer) digitalisiert wird. Diesem Umsetzer geht ein Analogsignal F von dem Verstärker 38 zu, und er gibt ein Ausgangssignal in Form eines 8-Bit-Bytes über eine Leitung G an eine Horizontalkompressionslogik 54.
Die Horizontalkompressionslogik 54 wertet den relativen Pegel der Helligkeit oder Leuchtdichte zwischen benachbarten horizontalen Bildpunkten aus und liefert in Abhängigkeit von dem benutzten Kompressionsschema ein Ausgangssignal mit einem bestimmten Digitalwert für die Leuchtdichte.
Fig. 5 zeigt ein typisches Analogsignal 106, wie es auf der Leitung F (Fig. 1) vor dem Digitalisieren im A/D-Umsetzer 40 erscheint. Der numerische Wert des digitalisierten Ausgangssignals G würde zu einem ähnlichen Kurvenverlauf führen, der jedoch Treppenform hat. Der Einfachheit halber sei vorliegend das Analogsignal 106 betrachtet. Jede horizontale Zeile weist einen horizontalen Synchronimpuls von -2,8 V und ein Austastsignal von -2,0 V auf. Diese Periode ist als eine horizontale Zeile angedeutet. Bei dem genormten US-Fernsehsystem RS-170 mit 525 Zeilen und 30 Einzelbildern pro Sekunde beträgt diese Periode jeder Zeile rund 63,4 Mikrosekunden. Bei der vorliegend erörterten Ausführungsform ist der hellgesteuerte (nicht ausgetastete) Teil einer horizontalen Zeile gemäß Fig. 5 in 640 Spalten oder Teilabschnitte unterteilt. Bei der Datenkompression der horizontalen Zeile werden benachbarte Bildpunkte entsprechend einem der drei oben genannten Kompressionsschemas verglichen. Die Bildpunkte PX1 und PX2 sind an dem Signal 106 markiert, um den Spannungspegel anzudeuten, der der Leuchtdichte für diese beiden benachbarten Bildpunkte auf einer horizontalen Zeile entspricht. Die Bildpunkte PX3 und PX4 treten in dem nächsten Feld (Halbbild) des Bildes auf (d. h. jedes Bild besteht aus zwei verschachtelten Feldern oder Halbbildern). Wenn eine Kompression derart stattfinden soll, daß eine 2x2-Matrix, wie beispielsweise die Matrix 104 der Fig. 4, zu einem einzigen Bildpunkt komprimiert wird, müssen PX1 und PX2 analysiert werden. Wenn das Schema für die Analyse das MAX-Schema ist, wird der erste Bildpunkt PX1 in einem Register gespeichert, und der zweite Bildpunkt PX2 wird mit dem betreffenden Wert verglichen. Dabei ersetzt er PX1 nur,wenn er eine höhere Leuchtdichte hat. Das Ergebnis ist der fertig horizontal komprimierte Bildpunkt CX1.
Bei dem ABTAST-Schema wird einfach der Bildpunkt PX1 als CX1 zum Ausgang der Kompressionslogik. 54 geleitet. Bei dem MITTELUNGS-Schema werden die Werte der Bildpunkte PX1 und PX2 in einer Summierlogik addiert und verschoben, um einen mittleren Spannungspegel oder Leuchtdichtewert zu erzeugen, der den komprimierten Bildpunkt CX1 darstellt.
Die Vertikalkompression ist etwas anders ausgestaltet, weil unmittelbar übereinanderliegende Bildpunkte für die Kompression nicht sofort verfügbar sind. Die zweite Horizontalablenkung erzeugt auf dem Bildschirm die dritte Zeile, während die zweite Zeile in dem zweiten Feld des Bildes hergestellt wird. Infolgedessen stehen die Bildpunkte PX3 und PX4 erst zur Verfügung, wenn (bei dem 525-Zeilensystem) die ersten 262,5 ungeradzahligen Zeilen wiedergegeben sind und die erste geradzahlige Zeile, d. h. die Zeile 2 des Bildes, erreicht wird. In Fig. 5 sind die Zeilen 1 und 3 dargestellt, an die sich auf der Zeitachse eine Unterbrechung 107 anschließt, bevor die Zeile 2 des zweiten Feldes oder Halbbildes folgt. Das FELD-Signal (Ausgangssignal C in Fig. 1) zeigt geradzahlige oder ungeradzahlige Zeilen an. Daher werden in der ersten Zeile des zweiten Feldes die Bildpunkte PX3 und PX4 in der gleichen Weise wie PX1 und PX2 horizontal komprimiert, um einen zusammengesetzten Bildpunkt CX2 zu erzeugen. CX1 kann später mit CX2 komprimiert werden. Für die Vertikalkompression ist ein Speicher notwendig, weil die zusammengesetzten Bildpunkte CX1 und CX2 zeitlich nicht nacheinander erscheinen und infolgedessen die Zwischenwerte für das gesamte erste Halbbild gespeichert werden müssen. Bei der Vertikalkompression werden die gleichen Schemas ABTASTEN, MAX und MITTELUNG wie bei der Horizontalkompression verwendet, um ein einziges Bildelement X1 zu erhalten, das die vier früheren Bildpunkte PX1 bis PX4 ersetzt.
Zusätzlich zu der Möglichkeit, Daten zu komprimieren, die in einem beliebigen vorgegebenen Einzelbild enthalten sind, erlaubt es die Vorrichtung nach der Erfindung, eine Kompression für aufeinanderfolgende Bilder vorzunehmen. Dies läßt sich als zeitliche Datenkompression bezeichnen, und es kann dafür jeder der drei oben erläuterten Algorithmen, das heißt ABTASTEN, MITTELUNG, MAX, benutzt werden. Dieses Vorgehen eignet sich insbesondere in Fällen, wo sich die beobachteten Ereignisse nur langsam im Vergleich zu der Bildfolgegeschwindigkeit (Bilder pro Sekunde) ändern. In diesen Fällen können zwei oder mehr aufeinanderfolgende Einzelbilder kombiniert werden, ohne daß es zu mehr als einem vernachlässigbaren Verlust an beobachtbaren Daten kommt. In gewissen Fällen kann sogar eine Verbesserung der beobachtbaren Daten erreicht werden. Eine derartige Verbesserung ist oft möglich, wenn zwei oder mehr aufeinanderfolgende Einzelbilder gemittelt werden, weil dadurch im allgemeinen das Signal/Rausch-Verhältnis erhöht wird. Der andere Vorteil der zeitlichen Datenkompression ist die gesteigerte Ausnutzung des verfügbaren begrenzten Speichers.
Eine weitere Anwendungsmöglichkeit der vorliegenden Erfindung ist die Bildsubtraktion. Eine Bildsubtraktion ist auf dem Gebiet der digitalen Röntgenaufnahmetechnik von besonderem Vorteil, wo ein Bezugsröntgenbild aufgenommen und später von Röntgenstrahlen fUr Gewebe subtrahiert wird, in das ein Kontrastmittel injiziert wurde. Bei dieser Technik muß das Ausgangssignal der digitalen Röntgenaufnahme auf einer Videoplatte (für größere Bilder wegen der beschränkten Speichergeschwindigkeit) aufgezeichnet und dann einzelbildweise in die vorliegend erläuterte Vorrichtung eingegeben werden, so daß jeweils ein ganzes 512x512-Bild aufgenommen und verarbeitet werden kann.
Diese Subtraktion ist möglich, indem die Ausgangssignale des Analog/Digital-Umsetzers invertiert werden, weil die vorliegende Vorrichtung eine Addition gestattet.
Die Ausgänge H1 und H2 der Kompressionslogik 54 sind 8-Bit-Datenkanäle. Die an den Ausgängen H1 und H2 auftretenden Informationen beziehen sich auf die Leuchtdichte von zwei aufeinanderfolgenden Bildpunkten nach der durchgeführten Horizontalkompression. Anstelle eines einzigen Kanals werden zwei Datenkanäle vorgesehen, so daß zwei Bytes (ein Wort) parallel übermittelt werden können, um für eine raschere Datenousbreitung zu sorgen.
Bei der erläuterten Ausführungsform ist ein Speicher 62 vorgesehen, der einen Durchsatz von 1,26 Mikrosekunden pro Wort erlaubt. Weil eine horizontale Zeile eine Periode von 63,4 Mikrosekunden hat, kann der Speicher 62 50 Wörter pro Zeile oder 100 Bildpunkte (1 Byte pro Bildpunkt) aufnehmen. Im Echtzeitbetrieb, wo aufeinanderfolgende Bildfelder (Bilder) gespeichert werden müssen, kann der Speicher 62 also nur 100 Bildpunkte einspeichern. Wenn daher eine 512x512-Matrix erwünscht ist (was der Fall ist, wenn keine Kompression angewendet wird), muß sie durch statische Bilddarstellung erfaßt werden, wobei die Matrix in eine Mehrzahl von schmaleren Matrizen unterteilt wird. Der Einfachheit halber ist die Schaltungsanordnung so ausgelegt, daß sie nur ein Maximum von 64 Bildpunkten anstelle der möglichen 100 Bildpunkte einspeichert. Infolgedessen wird eine 512x512-Matrix aus acht 64x512-Matrizen gebildet. Wenn eine Gesamtanordnung von acht derartigen Matrizen zusammen zwecks Erzeugung eines vollen 512x512-Bildes benutzt wird, sind diese Matrizen nicht miteinander synchronisiert, so daß sie in gewissem Umfang einen absatzweise kontinuierlichen Eindruck machen. Diese Beschränkung ist zwar bei der bevorzugten Ausführungsform vorgesehen, kann jedoch ohne weiteres beseitigt werden, indem ein rascherer Speicher benutzt wird, falls der Anwender ein größeres Bildfeld wünscht.
Ein Chronologie- oder Schiebepufferspeicher (FIFO-Puffer) 56 ist so ausgelegt, daß er Daten mit hoher Geschwindigkeit aufnimmt und sie mit geringerer Geschwindigkeit an den Speicher weitergibt. Der Pufferspeicher kann eine gesamte Zeile aus 64 Wörtern in Echtzeit (d. h. bei der Digitalisierungsgeschwindigkeit) verarbeiten und auf diese Weise die Datenfolge für jede horizontale Zeile von der Horizontalkompressionslogik übernehmen, bevor die Daten in dem langsameren Speicher 62 eingespeichert werden. Das Ausgangssignal des Schiebepufferspeichers 56 geht an einen Datenkanal I in Form eines 16-Bit-Wortes, das über eine Vertikoldatenkompressionslogik 60 zu dem Speicher 62 gelangt. Die Vertikaldatenkompressionslogik 60 ist mit dem Speicher 62 über Datenkanäle S und T verbunden, über die jeweils 16 Bits oder ein Wort laufen. Der Datenkanal S stellt einen Eingang des Speichers dar, der die Speicherung von Informationen gestattet. Der Kanal S wird benutzt, um die ersten Werte, beispielsweise die Bildpunkte CX1, einzuspeichern und später mit CX2 zusammenzuführen, wofür auch ein Datenkanal T herangezogen wird. Nach dem Akkumulieren stellt der gespeicherte Wert den Bildpunkt X1 dar.
Es ist ein Speichersteuerinterface 68 vorgesehen, bei dem es sich um eine logische Schaltungsanordnung handelt, die sicherstellt, daß der Datenkanal S Daten in den Speicher 62 in Kombination mit einer Adresse eingibt, die von einem Speicheradressenregister 52 über einen Datenkanal K bereitgestellt wird.
Der Minicomputer 48 weist das Speicheradressenregister 52 über das Interface 46 und Datenkanäle M und J an, wo sich die erste Adresse jedes Feldes befindet. Das Speicheradressenregister liefert die restlichen Adressen für das Feld auf Grund von internen Zählern an. Jedem Bildpunkt wird eine Adresse mit einer X- und einer Y-Koordinute zugeordnet. Die Größe der Matrix (d. h. 512x512, 128x128 usw.) bestimmt die Folge der zugeordneten Speicheradressen.
Bei der bevorzugten Ausführungsform handelt es sich bei dem Minicomputer um den Typ NOVA der Firma Data General.
Im folgenden werden die normalen Eingangs- und Ausgangsbezeichnungen des NOVA mit folgenden Ausnahme benutzt: "DATA" und "DAT" werden abgekürzt zu "D"; "ORT" wird abgekürzt zu "O" und invertierte Signale werden dadurch kenntlich gemacht, daß der Signalbezeichnung der Buchstabe "N" zugefügt wird. Die entsprechenden Anschlüsse an die rückseitigen Steckverbindungen ergeben sich aus dem "NOVA';Cookbook 015-000009-09 App A Programmer s Reference, veröffentlicht von der Data General Corporation, Southboro, Massachusetts, Vereinigte Staaten von Amerika.
Ein Betriebsartregister 64 nimmt Informationen vom Interface 46 über einen Datenkanal V auf. Das Betriebsartregister 64 erzeugt die Ausgangssignale, die notwendig sind, um das geeignete Kompressionsschema auszuwählen und andere Funktionen auszuführen. Diese Ausgangssignale laufen über einen Datenkanal W zu der Horizontaldatenkompressionslogik 54 und der Vertikaldatenkompressionslogik 60. Ein Plattenspeicher 61 ist an den Minicomputer 48 über einen Datenbus Z angeschlossen. Über Datenkanäle X und Y sowie eine Speichersteuerschaltung 66 können Daten vom Speicher 62 zum Minicomputer 48 überführt werden, um dann über den Datenbus Z zum Plattenspeicher 61 zu gelangen.
Der Speicher 62 wird von dem Minicomputer 48 in nicht näher dargestellter Weise über das Standard-A2-Speicherinterface 66, das von der Medical Data Systems, Ann Arbor, Michigan, Vereinigte Staaten von amerika, hergestellt wird, und die zugehörigen Datenkanäle X und Y (Figur 1) gesteuert. Das Interface zwischen dem NOVA-Minicomputer 48 und dem Plattenspeicher 61 kann auch von Data General als Standard-Avsrüstung bezogen werden; es ist daher gleichfalls nicht im einzelnen dargestellt.
Mit Hilfe dieser Ausrüstung lassen sich Daten von dem A2-Speicher zwecks Dauereinspeicherung in eine Plattenspeicheranordnung Uberfuhren.
Die einzelnen Blöcke der Fig. 1 sind durch eine Reihe von Daten- und Steuerleitungen untereinander verbunden.
Um eine Analyse der speziellen Schaltungen gemäß den Figuren 6 bis 31 zu erleichtern, ist eine Zusammenfassung der gegenseitigen Verknüpfung der Blöcke angebracht. Die Schaltungskomponenten nach den Fig. 22, 23, 28, 29 und 31 stellen den größten Teil der Steuerschaltung dar, welche den Minicomputer 48, den Speicher 62 und das Speicherinterface 68 mit dem Rest der Vorrichtung verbinden.
Die Schaltungsanordnung gemäß den Figuren 6 bis 11 führt zwei Hauptfunktionen aus, nämlich zum einen die synchronisierende Zeitsteuerung der Digitalisierungslogik und zum anderen die Aktivierung der Digitalisierungslogik zu dem zweckentsprechenden Zeitpunkt während jedes Schirmbildes. Die in den Fig. 13, 14, 16 und 17 dargestellte Schaltungsanordnung bewirkt als Ganzes die Horizontalkompression der digitalisierten Leuchtdichtewerte, die von dem Analog/Digital-Umsetzer ausgegeben werden. Die Vertikalkompression erfolgt mittels der Schaltungsanordnung nach den Fig. 18, 20 und 21. Die in den Fig. 19, 24, 25, 26 und 27 dargestellte Schaltungsanordnung sorgt für das Adressieren der Bildpunktdaten, die im Speicher 62 gespeichert werden.
Der Schaltungsaufbau der einzelnen Blöcke gemäß Fig.
ergibt sich im einzelnen aus den Fig. 6 bis 31. Verschiedene der in der Schaltungsanordnung eingetragenen Signal bezeichnungen haben als letzten Buchstaben den Buchstaben N. Dies bezeichnet ein invertiertes Signal; die gleiche Bezeichnung (ohne zusätzliches "N") findet sich gleichfalls in der Schaltung. (Beispiel: HDRN = HDR invertiert). Die Synchronsignalabtrennung und Entschlüsselung erfolgt auf bekannte Weise unter Verwendung eines Synchronsignalseparators vom Typ TBA 950-2 der Firma National Simiconductor. Zur Videoverstärkung und Schwarzwerthaltung gemäß dem Block 38 ist ein Videoverstärker-und Schwarzwerthaltechip vom Typ TBA 970 vorgesehen.
Der Synchransignalentschlußler 34 ist im einzelnen in Fig. 6 veranschaulicht. Das Synchronsignal 110 wird einer Schaltung 112 zugeführt, um die Ausgangssignale FELD, HDRN, HDR und VDRN zu erzeugen. Die verschiedenen Signale werden mit Hilfe einer logischen Schaltungsanordnung, retriggerbaren Monoflops 111, 113, 115 und 115a sowie Schmitt-Trigger-Monoflops 121 und 123 abgeleitet.
Die Perioden der Monoflops werden durch die mit jedem Monoflop verbundenen RC-Glieder bestimmt. Die betreffenden Signale sind in Fig. 2 beispielshalber dargestellt.
Fig. 6A zeigt eine A/D-Umsetzerschaltung 153. Die Schaltung 153 erzeugt die digitalisierten Bildpunkt-Leuchtdichtewerte, die einer Horizontalkompressionsschaltung 152 gemäß Fig. 14 zugeführt werden. Der Analog/Digital-Umsetzer 40 setzt das analoge Leuchtdichtesignal in einen digitalen Code mit einer Abtastzeit um, die von dem ihm zugeführten XCLK-Signal bestimmt wird. Die Ausgangssignale des A/D-Umsetzers 40 können durch das Eingangssignal ADINV invertiert werden, das durch die Eingangssignale von Schaltungen 72 und 74 gesteuert wird. Die Eingangssignale D0, D1, D3 und DOBSLT der Schaltungen 72 und 74 werden von Standard-Minicomputerausgängen (Figuren 23 und 28) abgeleitet. Ein D-Register 154 übernimmt das Ausgangssignal des Analog/Digital-Umsetzers 40. Das Ausgangssignal des D-Registers 154 ist ein 8-Bit-Digitalcode mit einer durch die Frequenz des XCLK-Signals bestimmten Abtastperiode.
Fig. 7 zeigt den X/Y-Koordinatenzähler 36, zu dem vier Zähler 120, 122, 124 und 126 gehören. Die Zähler 124 und 126 werden mittels des HDRN-Signals, das den Beginn der Horizontalablenkung anzeigt, auf Null zurückgestellt.
Sie werden mittels des XCLK4-Signals (Fig. 9) inkrementiert und erzeugen einen 8-Bit-Code entsprechend dem X-Koordinatenplatz auf dem Bildschirm. Die Zähler 120 und 122 werden durch das Vorhandensein des VDRN-Signals zurückgestellt, das den Beginn eines neuen Feldes bezeichnet; sie werden mittels des Signals HDRN inkrementiert, das zu Beginn jeder neuen horizontalen Zeile erscheint.
Die Ausgangssignale XSCRN 0-7 der Zähler 124 und 126 stellen auf diese Weise die X-Koordinaten am Bildschirm bereit, während die Zähler 121 und 122 mit ihren Ausgangssignalen YSCRN 0-7 die Y-Koordinaten für jeden Bildpunkt liefern.
Die Hauptfunktion der Schaltungsanordnung 114 gemäß Fig. 8 besteht darin, die Start- und Stopp-Koordinaten für die Start/Stopp-Detektorschaltung 42 (Fig. 10) bereitzustellen. Die 4x4-Registerdateien 116 und 117 werden benutzt, um die Koordinaten XSTART, XSTOP, YSTART und YSTOP einzuspeichern, die vom Minicomputer über Datenleitungen D6 bis D13 eingegeben werden. Die Minicomputer-Datenleitungen D0 und D1 werden zum Adressieren (d.h. Positionieren) der Start/Stopp-Koordinaten in den Registerdateien benutzt. Die Start/Stopp-Koordinaten werden einmal am Beginn jedes Feldes in die Registerdateien eingeschrieben. Während des Digitalisierungsprozesses werden die Start/Stopp-Koordinaten über Leitungen SSO bis SS7 ausgegeben, wenn den Registerdateien 116, 117 und Torschaltungen 128, 130 die Signale XACTVN (Fig. 11), HDRN, YACTVN (Fig. 11)und HDR zugeführt werden. Das Eingangssignal DOBSLT, das ebenso wie die Signale DOASLT und DOCSLT von den betreffenden Minicomputerausgängen DOA, DOB bzw. DOC kommt (Fig. 28), wird als Schreibentsperrsignal während des Einschreibens von Daten vom Minicomputer in die Registerdateien benutzt. Ein Demultiplexer 118 gestattet es, das Signal DOBSLT auch als Latchentsperrsignal für die Eingänge D14 und D15 eines Flipflops 119 (Schaltung 132 in Fig. 9) zu nutzen.
Die in Fig. 9 dargestellte Schaltung 132 weist eine Vierphasentakttrennstufe 135 auf, die das XCLK-Eingangssignal in vier Phasen unterteilt und eine der vier Phasen auf Grund der Eingangssignale vom Minicomputer auf den Leitungen D14 und D15 ausgibt. Bevor der Digitalisierungsprozeß beginnt, werden die D14- und Dl 5-Eingangssignale in einer Schaltung 119 (einem Vierfach-Flipflop) verriegelt. Das Entsperr- oder Verriegelungseingangssignal (LSBENB) für die Schaltung 119 kommt von dem Demultiplexer 118 der Fig. 8. Das Ausgangssignal XCLK4 wird benutzt, um die Zähler 36 in Fig. 7 zu inkrementieren und die Datenkompressionsschaltungsanordnung zu synchronisieren. Die Vierphasen-Taktanordnung gestattet Feineinstellungen der horizontalen Bildschirm-Start/Stopp-Koordinate, während die Horizontalvergleichsfrequenz ausreichend niedrig gehalten wird, um der Start/Stopp-Detektorschaltung der Fig. 10 und 11 Zeit zum Ansprechen zu geben. Die Vierphasen-Taktanordnung erlaubt es der Start/Stopp-Detektorschaltung (die das Schneiden bzw. die Schnittmenge von Haupt- und Untermatrix bestimmt ), während jeder Horizontalablenkung alle bis auf jede vierte Horizontal-Bildschirmkoordinate zu ignorieren. Die Auswahl der richtigen Taktphase erfolgt durch Software im Minicomputer. Die Auswahl der Taktphase gestattet eine exakte Wahl der am weitesten links liegenden Koordinate der Schnittmenge. Die am weitesten rechts liegende Koordinate muß jedoch ein Vielfaches der Taktphase sein, so daß die vom Benutzer vorgenommene Auswahl der Untermatrixkoordinaten in manchen Fällen möglicherweise approximiert werden muß.
Eine weitere Funktion der Schaltung 119 besteht darin, Speicheradressierinfor-mationen von den Minicomputerausgängen D11 und D12 (aus D11N und D12N invertiert) zu speichern. Die Informationen werden in die Schaltung 119 auf Grund des Eingangssignals DOCSLT eingegeben. Die Ausgangssignale der Schaltung 119 sind die Signale N3250, 32N50 und FSTRT. Die Signale FSTRT, FELD und BELEGT werden einer Logikschaltung 133 zugeführt. Das Ausgangssignal BELEGTF der Schaltung 133 geht einer in Fig. 11 veranschaulichten Schaltung 144 zu.
Fig. 10 zeigt die Komparatorlogik 42, zu der Multiplexer 134 und 136 sowie Komparatoren 138 und 140 gehören. Die Multiplexer 134 und 136 nehmen die laufenden Koordinaten XSCRN 0-7 (X-Koordinaten) und YSCRN 0-7 (Y-Koordinaten), d.h. die Koordinaten des laufenden digitalisierten Bildpunktplatzes, von den X/Y-Koordinatenzählern der Schaltungsanordnung 36 in Fig. 7 auf. Die Multiplexer lassen die X-Koordinaten dauernd durchlaufen, mit Ausnahme während der aktiven Periode des HDR-Eingangssignals, bei dem es sich um einen Impuls am Beginn jeder Horizontalablenkung handelt. Die Ausgangssignale der Multiplexer 134 und 136 gehen den Komparatoren 138 und 140 zusammen mit den Start/Stopp-Koordinaten SS0-SS7 von der Schaltungsanordnung 114 der Fig. 8 zu. Die Ausgangssignale SSO bis SS7 der Schaltungsanordnung 114 sind für einen Vergleich mit den laufenden X/Y-Koordinateneingangssignalen YSCRNO-7 und XSCRNO-7 mit dem gemeinsamen HDRN-Eingangssignal synchronisiert. Die richtigen Start/Stopp-Koordinaten werden von der Schaltungsanordnung 114 auf Grund der Signale XACTV, YACTV, HDRN und HDR ausgegeben. Die Signale XACTV und YACTV werden mittels der Schaltung 144 der Fig. 11 erzeugt, wie dies nachstehend erläutert ist.
Wenn die laufenden Bildschirmkoordinaten mit den Start/ Stopp-Koordinaten übereinstimmen, wird ein AEQB-Ausgangssignal 142 erzeugt, das einen Schnittpunkt zwischen dem Rand der Untermatrix und dem laufenden Ort der Bildpunkt-Schirmkoordinaten anzeigt.
Das AEQB-Ausgangssignal 142 wird entsprechend Fig. 11 an die Schaltung 144 angelegt, wodurch im Zusammenwirken mit den anderen Eingangssignalen die Ausgangssignale XACTV, XACTVN, YACTV und YACTVN erzeugt werden. Das Ausgangssignal YACTV wird immer dann verriegelt, wenn das AEQB-Ausgangssignal 142 der Schaltung 42 mit dem HDRN-Signal zusammenfällt (d.h. dem Impuls am Beginn jeder Horizontalablenkung). Der YACTV-Ausgang bleibt verriegelt, bis das AEQB-Ausgangssignal 142 während der HDRN Impulsperioden.nieder und dann wieder hoch geht.
Der YACTV-Ausgang läßt sich auch mit einem BELEGTF oder VDRN-Signalpegel entriegeln, der an die betreffenden Flip-Flops 143 und 145 angelegt wird. Während der Zeitdauer, während deren der YACTV-Ausgang verriegelt ist, wird ein Flip-Flop 147 entsperrt. Ein Ausgangssignal 151 wird dann vom Flip-Flop 147 jedesmal erzeugt, wenn während der XCLK4-Ausblendperiode ein AEQB-Ausgangssignal 142 vorhanden ist. Das Ausgangssignal 151 des Flip-Flops 147 geht einem Flip-Flop 149 zu, um Ausgangssignale XACTV und XACTVN zu erzeugen. Der XACTV-Ausgang wird in ähnlicher Weise wie der YACTV-Ausgang entriegelt oder dann, wenn die Signale HDRN und YACTV zusammenfallen.
Die Funktion des Zoom-Positionsregisters 44 und des Komparators 42 folgen aus dem Ablaufdiagramm der Fig. 12.
Untermatrixkoordinaten werden von dem Minicomputer 48 erzeugt und über das Interface 46 im Zoom-Positionsregister 44 eingespeichert. Die X/Y-Koordinatenzähler 36 erzeugen laufende Matrixplätze auf Grund der Signale HDRN, VDRN und XCLK4. Diese Signale bewirken ein Inkrementieren und ein periodisches Zurückstellen der X- und Y-Zähler. Der Komparator 42 stellt fest, ob die Koordinaten in einer Untermatrix zu dem laufenden Platz passen. Wenn dies der Fall ist, erzeugt der Komparator 42 ein Ausgangssignal, das der Kompressionslogik 54 zugeführt wird. Wenn keine Kompression erfolgen soll, werden die digitalisierten Daten über den Schiebepufferspeicher 56 unmittelbar in dem Speicher 62 eingespeichert. Die Horizontalkompression wird weiter unten an Hand eines gesonderten Ablaufdiagramms erläutert.
Fig. 13 zeigt die Horizontalkompressions-Logik/Zeitsteuerstufe 146. Die Zeitsteuerung wird durch das von der Schaltung 114 (Fig. 11) erzeugte Signal XACTV aktiviert und mittels des Signals XCLK synchronisiert. Die logische Zeitsteuerstufe hat fünf statische Eingangsleitungen, welche teilweise die Ausgänge LDR, LDL, ACLD und ADCSUM steuern. Die statischen Leitungen HELSZ0 und HELSZ1 steuern die logische Zeitsteuerung mit Bezug auf die horizontale Auflösungselementgröße (d.h. den Kompressionsgrad). Die Signale HCMDO und HCMD1 beeinflussen die Zeitsteuerung bezüglich der Horizontalkompressionsart (d.h. ABTASTEN, MAX oder MITTELUNG). Die weiteren Eingangssignale für die Schaltung 146 sind die Signale HPASS, MDE128 und ADCAC. Die Eingangssignale HELSZO, HELSZ1, HCMD0, HCMD1 und MDE128 kommen von dem weiter unten näher erläuterten Betriebsartregister 64, das in Fig. 31 veranschaulicht ist.
Fig. 14 zeigt die Horizontalkompressionslogik. Die Horizontalkompressionsschaltung 152 empfängt den 8-Bit-Digitalcode vom D-Register 154 (Fig. 6A) zusammen mit den Steuersignalen ADCSUM und ACLD, die von der Horizontalkompressions-Logik/Zeitsteuerstufe 146 der Fig. 13 erzeugt werden.
Wenn nach dem ABTAST-Schema gearbeitet wird, wird der digitalisierte Code von dem D-Register 154 über Multiplexer 156 und 158 in D-Register 160 und 162 eingegeben.
Wenn an die D-Register 160 und 162 ein ACLD-Signal angelegt wird, werden die an ihren Eingängen vorliegenden Daten auf den Ausgangsleitungen AC2-AC9 (für eventuelles Einspeichern im Speicher 62) verriegelt. Für den Abtast-Betrieb wird das ACLD-Signal mittels der Schaltung 146 der Fig. 13 entsprechend der Auflösungselementgröße oder dem Kompressionsverhältnis erzeugt. Wenn beispielsweise eine Auflösungselementgröße von 4 x 4 gewählt wird (d. h. ein Kompressionsverhältnis von 16:1), erscheint das ACLD-Signal nur einmal für jeweils vier digitalisierte Werte, die am Ausgang des D-Registers 154 auftreten.
Das Horizontalkompressionsschema MAX bedingt eine zusätzliche Berechnungsstufe, die von 4-Bit-Komparatoren 170 und 172 bereitgestellt wird. Die Datenspeicherung erfolgt mittels der Register 160 und 162, die, wenn erforderlich, den Speicherplatz zum Vergleichen von horizontal benachbarten Bildpunkten vom D-Register 154 (Fig. 6A) bereitstellen. Nimmt man beispielsweise eine MAX-Kompression mit einer Auflösungselementgröße von 2 x 2 an, wird der erste Bildpunkt über die Multiplexer 156 und 158 (die von dem Ausgangssignal ADCSUM der Schaltung 146 gesteuert werden) in die D-Register 160 bzw. 162 überführt. Die Eingabe dieser Werte in die Register 160, 162 erfolgt auf Grund eines ACLD-Signals, das an den Ausgängen AC2 bis AC9 erscheint. Während der nächsten XCLK-Abtastperiode liegt der rechts benachbarte Bildpunkt am Ausgang des Registers 154 und den "oberen" acht Eingängen der 4-Bit-Komparatoren 170 und 172 an. Der vorhergehende oder letzte Bildpunktwert wird gleichzeitig auf die unteren acht Eingänge der Komparatoren 170 und 172 von den Ausgängen der Register 160 und 162 gegeben. Wenn der an den oberen acht Eingängen der Komparatoren anstehende Leuchtdichtewert fUr den jüngsten Bildpunkt größer als der Leuchtdichtewert ist, der an den unteren acht Eingängen der Register 160 und 162 anliegt, erscheint das Ausgangs signal ADCAC. Das ADCAC-Signal wird dann zu dem betreffenden Eingang der Schaltung 146 zurückgeführt, was zur Folge hat, daß ein ACLD-Signal an die Register 160 und 162 der Schaltung 152 geht. Dadurch liegt am Ende jedes Vergleichszyklus der größte digitalisierte Bildpunkt-Leuchtdichtewert an den Leitungen AC2-AC9 an. Weil der untere, in lotrechter Richtung benachbarte maximale Bildpunkt-Leuchtdichtewert für einen Vergleich durch die Vertikalkompressionslogik 60 (Fig.
20 und 21) erst beim nächsten waagrechten Feld verfügbar ist, müssen die an den Ausgängen AC2 bis AC9 der Register 160 und 162 vorhandenen Daten bis zum späteren Wiederaufgreifen gespeichert werden. Für diesen Zweck wird der Speicher 62 benutzt. Wenn die vertikal benachbarten unteren waagrechten Bildpunkte beim nächsten waagrechten Feld verfügbar sind, wird der maximale Leuchtdichtewert für den größeren der beiden Werte ebenfalls bestimmt und in die Vertikalkompressionslogik 60 eingegeben. Die Vertikalkompressionslogik 60 greift dann den betreffenden eingespeicherten maximalen Bildpunkt-Leuchtdichtewert von dem vorhergehenden Feld wieder auf und vergleicht ihn mit dem Wert, der jetzt von der Horizontalkompressionslogikschaltung 152 ausgegeben wird. Die Vertikaldatenkompressionslogik ist weiter unten näher erläutert.
Das MITTELUNGS-Kompressionsschema der Schaltung 152 macht zusätzliche Schaltungsstufen 168, 159 und 163 erforderlich. Diese Schaltungen sind notwendig, weil zusätzliche Bits benötigt werden, um den bei der Addition entstehenden Überlauf zu verarbeiten. Ähnlich wie im MAX-Betrieb, speichert die Horizontalkompressionsschaltung 152 die ersten der nacheinander digitalisierten Bildpunkt-Leuchtdichtewerte in den Registern 160 und 162 ein. Der Additionsvorgang findet dann in Summierschaltungen 164 und 166 statt. Der Summenwert wird über die Multiplexer 156, 158 und 159 zu den Registern 160, 162 und 163 geleitet. Die Anzahl der sukzessiven Additionen, die erforderlich ist, bevor die Summe mittels einer Schaltung 174 (Fig. 16) dividiert wird, ist durch die Auflösungselementgröße bestimmt. Wie im Falle der beiden anderen Kompressionsschemas wird die Steuerlogik von der in Fig. 13 veranschaulichten Horizontalkompressionslogik/Zeitsteuerstufe 146 bereitgestellt. Die an den Ausgängen der Register 161, 162 und 163 auf den Leitungen AC0-AC9 anstehende Summe muß durch die entsprechende Potenz von 2 dividiert werden, bevor die Einspeicherung im Speicher 62 oder die Eingabe in die Vertikalkompressionslogik 60 erfolgen. Für den Dividiervorgang sorgt die Schiebemultiplexerschaltung 174 der Figur 16. Acht 8:1-Multiplexer 176a-h übernehmen die Funktion eines Hochgeschwindigkeits-Schieberegisters. Bei einer 2 x 2-Auflösungselementgröße (4:1-Gesamtkompression) wird die an den Ausgängen der Horizontalkompressionsschaltung 152 (d.h. den Ausgängen AC0-AC9) anstehende Summe durch vier dividiert. Die spätere Zufügung einer weiteren Gruppe von gemittelten Bildpunkten durch die Vertikalkompressionslogik 60 (Fig. 20) führt zur Bildung des korrekten Mittelwertes für den ganzen 2x2-Block. Ein zweckentsprechender Schiebewahlcode, der an Eingänge 175 (SFTS0-SFTS2) angelegt wird, bewirkt diese 2-Stellen-Verschiebung mit Division durch 4, wobei der resultierende Wert dann an den Ausgängen SHFT0-SHFT7 erscheint. Auf ähnliche Weise würde eine 4x4-Auflosungselementgröße ein Dividieren durch 16 in der Schiebemultiplexerschaltung 174 erfordern, was durch eine Verschiebung um vier Plätze bewerkstelligt würde. Weil angesichts der an das System gestellten Zeitanforderungen eine Division durch 3 nicht möglich ist, werden die neun aufsummierten Werte durch 16 dividiert, was zu einem etwas kleineren Wert als dem echten Mittelwert führt. Wenn keine Verschiebung notwendig ist, d. h. wenn im MAX-oder im ABTAST-Betrieb gearbeitet wird, führt ein entsprechendes Eingangssignal an den Schiebewahleingängen 175 zu einem Zustand, bei dem keine Verschiebung eintritt; die Ausgangssignale der Schaltung 152 an den Ausgängen AC2-AC9 laufen dann unmittelbar durch die Schiebemultiplexerschaltung 174 hindurch.
Fig. 15 zeigt ein Ablaufdiagramm für eine 2:1-Horizontalkompression. Der Analog/Digital-Umsetzer 40 gibt einen 8-Bit-Bildpunkt aus, der von der Horizontalkompressionslogik 54 aufgenommen wird. Wenn es sich dabei um den ersten einer Folge von Bildpunkten handelt, wird er in dem Akkumulator eingespeichert, und es wird sofort der nächste Bildpunkt erfaßt. Nach dem Erfassen dieses zweiten Bildpunktes wird er in Abhängigkeit von dem gewählten Algorithmus verarbeitet oder unbeachtet gelassen. Im ABTAST-Betrieb bleibt dieser zweite Bildpunkt stets unbeachtet. Wird das MITTELUNGS-Schema benutzt, wird der in den Akkumulatoren 160 und 162 eingespeicherte erste Bildpunkt zu diesem zweiten Bildpunkt addiert, worauf eine Division (wie weiter unten erläutert) und eine Einspeicherung in dem Akkumulator (und später im Speicher 62) für nachfolgendes Wiederaufgreifen erfolgen.
Bei Verwendung des MAX-Schemas werden der erste und der zweite Bildpunkt miteinander verglichen, und der größere der beiden Bildpunkte wird im Akkumulator eingespeichert.
Im Akkumulator gespeicherte Werte werden anschließend im Speicher 62 eingespeichert oder je nach der gewählten Betriebsart weiterverarbeitet.
Fig. 17 zeigt eine Schaltung 178, welche die Funktion des Schiebepufferblocks 56 der Fig. 1 ausführt. Die Schaltung 178 richtet zwei aufeinanderfolgende 8-Bit-Serienausgangssignale von der Schaltung 174 zu einem 16-Bit-Wort aus, das von der Vertikalkompressionslogik 60 benutzt oder im Speicher 62 eingespeichert wird. Die Schiebepufferschaltung 178 weist vier erweiterbare Durchfall-Schiebepufferchips mit einer Kapazität von 64 x 4 Bits auf; es handelt sich im vorliegenden Ausführungsbeispiel um Bausteine vom Typ 67401 der Firma Monolithic Memories of Sunnyvale, Kalifornien, Vereinigte Staaten von Amerika. Es wird mit einem 2-Byte (16 Bit)-Ausgangssignal gearbeitet, um die Datenübertragung zum Speicher 62 zu beschleunigen. Es ist jedoch auch möglich 8-Bit-Bytes zu benutzen, wenn der gewählte Speicher rasch genug ist. Die Pufferspeichereingänge SHFT0-7 sind mit beiden Paaren von Pufferspeichern 180, 182 und 184, 186 fest verdrahtet. Die Ausgänge der Pufferspeicher sind mit FIFO0-15 bezeichnet; sie bilden ein 16-Bit-Wort, wobei jedes Wort zwei Bildpunktwerte in Serienform umfaßt. Die Eingangssignale SHFT0-7 (ein 8-Bit-Byte) werden wechselweise in Serienform auf Grund alternierender LDL- und LDR-Signale in die Schiebepufferspeicher 180 bis 186 eingetaktet und dann als ein 2-Byte- 16-Bit-Wort auf Grund des Signals OS (das Ausgangssignal der Schaltung 256 der Fig. 27) ausgetaktei. Die in die Schiebepufferspeicher eingetakteten Daten werden danach asynchron zu den Ausgängen FIFO0-15 überführt.
Wenn ein Signal an dem Ausgang ORE (Ausgang bereit) erscheint, liegen gültige Daten an den Ausgängen FIFO0-15 vor. Die Daten werden dann in den Speicher eingetaktet oder von der Vertikalkompressionslogik 60 benutzt. Entsprechend der bevorzugten Ausführungsform ist eine Bildbreite von 100 Bildpunkten der Höchstwert, mit dem angesichts der Datenubertragungsrate des Speichers 62 gearbeitet werden kann. Diese Maximalbreite läßt sich jedoch vergrößern, indem ein rascherer Speicher benutzt wird.
Fig. 18 zeigt eine Vertikalkompressions-Logik/Zeitsteuerstufe 280, die einen Teil des Blocks 60 der Fig. 1 darstellt. Ähnlich wie im Falle der Horizontalkompressions-Logik/Zeitsteuerstufe 146 bestimmen vom Betriebsartregister 64 der Fig. 31 kommende statische Signale VCMD0 und VCMD1 (Vertikalkompressionsbetrieb) und VELSZ1 und VELSZ0 (Vertikalelementgröße) die Zeitsteuerung für den Kompressionsbetrieb bzw. die Auflösungselementgröße.
Eingangssignale YMA12, NEWLNEN (Fig; 25), VCMDO, VCMD1, VPASS und FELDN bestimmen das Ausgangssignal ACTVL. Dieses Ausgangssignal wird von einer Speichersteuerlogik 256 (Fig. 27) benutzt, um das Ausgangssignal WRN (Schreib-Lese-Entsperrsignal) zu steuern. Die anderen Ausgangssignale der Schaltung 280, das heißt die Signale ACCSUM und ACCMAX, wirken auf die gleiche Weise wie die betreffenden Ausgangssignale der Horizontalkompressions-Logik/Zeitsteuerstufe 146. Die Vertikalkompressionsschaltung 60 schreibt jedoch im MAX-Betrieb immer ein ganzes Wort in den Speicher ein, während die Horizontalkompressionsschaltung 54 dies nur macht, wenn es notwendig wird, das gerade im Speicher befindliche Wort auszutauschen.
Die Schaltungsanordnung der Vertikalkompressionslogik 60 ist in den Fig. 20 und 21 dargestellt, während das zugehörige Ablaufdiagramm 179 in Fig. 22 veranschaulicht ist. Die Vertikalkompressionslogik 60 unterscheidet sich etwas von der Horizontalkompressionslogik 152, und zwar in erster Linie hinsichtlich ihrer Fähigkeit, im Parallelbetrieb bis zu zwei digitalisierte 8-Bit-Bildpunkte zu verarbeiten. Die Schaltungsanordnung wird durch die Eingangssignale ACCSUM, ACCMAX und DTAENB gesteuert, die von einer Schaltung 254 gemäß Fig. 26 erzeugt werden.
Sie hat zwei Dateneingabequellen, und zwar zum einen die Ausgänge FIFO0-15 der Schiebepufferspeicher 180-186 und zum anderen die Standardausgänge MO0-MO15 des Speichers 62. Bei Anwendung des ABTAST-Kompressionsschemas werden die Eingänge FIFO0-15 Multiplexern 210 bis 216 und 218 bis 224 zugeführt. Die Multiplexer geben die Eingangssignale zu den herkömmlichen Eingängen MI0-15 des Speichers 62 weiter, um die Signale für spätere Wiederaufnahme einzuspeichern. Wenn bei Benutzung des MAX-Schemas Vergleiche durchgeführt werden, ist die Wiederaufnahme der in dem Speicher 62 eingespeicherten Bildpunkt-Leuchtdichtedaten notwendig, um diese Daten mit den Ausgangssignalen der Schiebepufferspeicher 180 bis 186 zu vergleichen. Der Vergleich wird mit Hilfe von Amplitudenkomparatoren 192, 194 und 196, 198 vorgenommen. Die Ausgangssignale der Amplitudenkomparatoren 226 und 228 weisen die Multiplexer an, das größere der beiden verglichenen Eingangssignale FIFO0-7 oder MO0-7 und FIFO8-15 oder MO8-15 (zwei unabhängige Entscheidungen) in den Speicher 62 zu laden. Im MITTELUNGS-Betrieb arbeitet die Schaltungsanordnung 60 ähnlich wie die Horizontalkompressionslogik 152. Es ist keine Dividierschaltung (entsprechend der Schaltung 174 der Fig. 16) notwendig, weil alle Divisionen in der Schaltung 174 stattfinden.
Das Ablaufdiagramm 179 in Fig. 22 zeigt den logischen Informationsfluß durch die Vertikalkompressionslogik 60.
Die Vertikalkompressionslogik nimmt ein 16-Bit-Wort von dem Schiebepuffer 56 durch Abfragen der FIFO-OS-Leitung (Fig. 17) auf. Falls sich die Anordnung im "Aktiv"-Betrieb befindet, wird auf den Akkumulierungs-Entscheidungsschritt übergegangen. Das aufgenommene Wort wird dann entweder für spätere Wiederaufnahme eingespeichert (beispielsweise wenn das ABTAST-Schema benutzt wird) oder entsprechend dem gewählten Algorithmus verarbeitet.
Das Programm läuft dann im wesentlichen in der gleichen Weise weiter, wie dies oben an Hand des Ablaufdiagramms der Horizontalkompressionslogik (Fig. 15) erklärt ist.
Es ist jedoch wichtig, festzuhalten, daß der im MAX-Betrieb durchgeführte Vergleichsschritt zwei unabhängige Entscheidungen (d.h. eine für jedes Byte) darstellt, obwohl nur eine solche Entscheidung dargestellt ist.
Zusätzlich zu ihrer Funktion, Daten in einem beliebigen Einzelbild zu komprimieren, stellt die Vertikalkompressionslogik 60 auch eine Einrichtung dar, die es gestattet, für eine zeitliche Datenkompression oder eine Kompression der Daten von aufeinanderfolgenden Bildern zu sorgen. Dies geschieht im wesentlichen in der gleichen Weise wie die vorstehend erläuterte räumliche Datenkompression für ein einzelnes Bild. Der einzige Unterschied besteht darin, daß für die Akkumulation eingespeicherte Daten von einem früheren Bild statt von einem früheren Feld wiederaufgenommen werden. Das Hauptsignal, welches diese Art der Datenkompression steuert, ist das Signal VPASS, das der Vertikalkompressionssteuerlogik 280 (Fig. 18) zugeführt wird.
Der Prozeß der Bildsubtraktion wird auf ähnliche Weise wie die Zeitkompression durchgeführt. Zunächst wird das Bezugseinzelbild in seiner "negativen" Form aufgenommen, indem das Ausgangssignal des A/D-Umsetzers 40 über die Eingangsleitung ADINV (vom Betriebsartregister 64) invertiert wird. Sodann wird dieses Bezugseinzelbild mit den aufeinanderfolgenden "Sontrastmittel"-Einzelbildern einfach addiert, so daß die resultierenden Einzelbilder nur das Gewebe oder Organ zeigen, welches das Kontrastmittel enthält. Die Steuerung der Subtraktionsfunktion erfolgt durch den Minicomputer entsprechend softwaremäßigen Anweisungen. Der Prozeß kann auch im Negativen ausgeführt werden, das heißt das Bezugseinzelbild kann positiv belassen werden, während die anschließenden Einzelbilder invertiert werden.
Fig. 19 zeigt die Y-Adressensteuerlogik 251. Die Funktion der Logik besteht darin, eine Y-Speicheradressierschaltung 240 (Fig. 24) zu indizieren und der Schaltung 254 der Fig. 26 das YMA12-Adresseneingangssignal zuzuführen. In Abhängigkeit von dem Kompressionsverfahren und Kompressionsschema wird die Logikschaltung durch die Ausgangssignale VCMD0 und VCMD1 des Betriebsartregisters 64 gesteuert, um auf Grund der aktiven Eingangssignale HDRN, FELD und NWLNEN das zweckentsprechende Inkrementationsprogramm zu benutzen.
Fig. 24 zeigt die einen Teil des Speicheradressenregisters 52 bildende Schaltung 240. Der Minicomputer erzeugt eine als DON-D15N bezeichnete Anfangsadresse, die in einer Inverterpufferschaltung 239 (Fig. 23) invertiert und an voreinstellbare synchrone #or/RUckwärtszähler 242, 244 und 246 angelegt wird. Die Ausgangssignale D0-D15 der Schaltung 239 werden auch für andere Schaltungskomponenten des Systems benutzt. Die Ausgangssignale dieser Zähler sind mit YMA0-YMA11 bezeichnet. Das Voreinstellsignal wird von dem Signal DOCSLT gebildet, das von einer in Fig. 28 veranschaulichten Schaltung 268 einläuft. Die Zähler werden durch Beaufschlagung mit dem Eingangssignal INCY inkrementiert, das von der Y-Adressensteuerlogik 251 erzeugt wird.
Die Fig. 25 zeigt eine Schaltung 248, welche den X-Koordinaten-Speicheradressenplatz XMA0-5 bereitstellt. Zähler 250 und 252, welche die X-Adressen erzeugen, werden durch das Signal OS (das FIFO-Ausgangsoustastsignol) getaktet und mittels des Ausgangssignals OFLO oder des Signals DOCSLT (zu Beginn eines neuen Feldes) voreingestellt.
Die statischen Eingangssignale 32N50 und N3250 von der Schaltung 132 der Fig. 9 weisen die Speicheradressierschaltung 248 an, nacheinander entweder 32 oder 50 Bildpunkte einzuspeichern, bevor die Y-Adresse indiziert wird. 50 Bildpunkte werden manchmal bei der dynamischen Bilddarstellung verwendet, nicht jedoch im statischen Betrieb (was eine durch den Speicher bedingte Einschränkung ist). Mit 32 Bildpunkten wird (der Einfachheit halber) normalerweise bei der dynamischen Bilddarstellung und immer bei einer statischen Bilddarstellung gearbeitet. Das Ausgangssignal NWLNEN wird auf Grund der logischen Verknüpfung der Signale OFLO und OS erzeugt.
Fig. 26 zeigt die einen Teil des Speicheradressenregisters 52 bildende Schaltung 254. Multiplexer 257 bis 265 wählen eine von drei möglichen Gruppen von X/Y-Adressen aus, was durch das Vorhandensein oder Nichtvorhandensein von Signalen MTRX0 und MTRX1 bestimmt wird, die in einer in Fig.
27 dargestellten Schaltung 269 erzeugt werden. Das Ausgangssignal der Schaltung 254 ist die 18-Bit-Adresse MA0-MAl 7, die verwendet wird, um im Speicher 62 eingespeicherte und wiederaufzugreifende Informationen zu adressieren.
Das Eingangssignal ADDENB fUr die Schaltung 254 wird mittels der Speichersteuerlogik 256 erzeugt, die gleichfalls in Fig. 27 veranschaulicht ist. Die Eingangs- und Ausgangssignale ND1-ND7 einer Schaltung 267 werden in Abhängigkeit von dem Signal ADDENB erzeugt, was für eine Verzögerungsperiode zwischen dem Entsperren der Multiplexschaltungen und eine Verzögerung vor dem Aktivieren des Ausgangs DTAENB sorgt.
Die in Fig. 27 dargestellte Speichersteuerlogik 256 liefert das FIFO-Ausgangsaustastsignal OS, das verwendet wird, um Daten aus den Schiebepufferspeichern heraus und in die Vertikalkompressionslogik 60 hineinzutakten. Die Eingangsleitungen WRALW, RMWENB, RMWPRI und RMWPRS sind über Anschlüsse A36, A73, A6 bzw. A34 mit den normalen Speicherausgängen verbunden. Die Ausgänge WRN und 2 RNWPRO sind an die Eingänge B68 bzw. B70 des A -Speichersystems angeschlossen. Das Ausgangssignal ADDENB der Schaltung 256 wird der in Fig. 26 veranschaulichten Schaltung 254 zugeführt, um die Adressenausgabe zu entsperren.
Die anderen Eingangssignale der Schaltung 256 sind die Signale BELEGT und ORE, die in Verbindung mit den weiteren beschriebenen Signalen benutzt werden, um die Datenverarbeitung zu koordinieren und zu synchronisieren.
Wegen weiterer Einzelheiten der oben grundsätzlich erläuterten Interface-Netzwerke kann auf die bereits obengenannte Literaturstelle "NOVA-Data General Cookbook 015-000009-09 App A Programmers Reference" verwiesen werden.
Wie in Fig. 28 dargestellt ist, gehen einem Decodierchip 287 Minicomputer-Adressensignale DSON-DS5N zu, wodurch ein aktives Ausgangssignal an dem Pin 14 des Chips 287 erzeugt wird, wenn die zugeführte, binär codierte Eingangsnummer der Dezimalgerätenummer 66 entspricht. Die Eingänge BOXSEL, STRT, CLR, DOA, DOB, DOC, DIA, DIB, IORST und RQENBN der Schaltung 268 sind an die entsprechenden Minicomputerausgänge angeschlossen. Die Ausgangssignale der Schaltung 268 werden verschiedenen Schaltungsteilen der erläuterten Vorrichtung zugeführt.
Fig. 29 zeigt den restlichen Teil der Schaltung 268.
Eingangssignale DONE, PB0, PB1, PB2 und PT0 werden von den entsprechenden Ausgängen einer Schaltung 270 (Fig.
30) abgegriffen. Eingangssignale IORSTN, CLRSLT, RQENB, DIBSLT und IOPLS0 werden von dem in Fig. 28 veranschaulichten Teil der Schaltung 268 erhalten. Die weiteren Eingänge MSKON, INTA und INTPINN sind an die entsprechenden Minicomputerausgänge angeschlossen. Die Ausgänge SELBN, INTR, D1ON, D11N, D13N und D14N sind mit den entsprechenden Minicomputeranschlüssen verbunden. Der Ausgang BOXACK ist an den Eingang B67 des A-Speichers angeschlossen.
In Fig. 30 ist die Statusregistersteuerlogik 270 veranschaulicht, die Informationen von dem Interface zu dem Minicomputer übermittelt. Eingangssignale CLBELEGT und BELEGT gehen von der Schaltung 268 der Fig. 29 zu. Der Eingang SDONE ist an den entsprechenden Ausgang der Schaltung 268 angeschlossen. Das Eingangssignal SWPIEN wird von der betreffenden Schaltungsanordnung erzeugt.
Eingänge LED0 und ENBEKG sind gleichfalls an die entsprechenden Ausgänge des in Fig. 31 veranschaulichten Betriebsartregisters angeschlossen. Eingänge BUTT0, BUTT1 und BUTT2 werden mittels dreier entsprechender Drucktasten am (nicht veranschaulichten)Steuerpult des Benutzers gesteuert; sie können für Zwecke benutzt werden, die eine Handsteuerung erfordern. Der Eingang TRIG0 ist ein physiologischer Triggereingang, der sich so anschließen läßt, daß für die Synchronisation des Digitalisierungsprozesses mit einem physiologischen Ereignis gesorgt wird. Der weitere Eingang DIASLT ist mit dem entsprechenden Ausgang der Schaltung 268 verbunden. Die Ausgänge DON und DIIN bis D15N stehen mit den entsprechenden Anschlüssen des Minicomputers in Verbindung.
Fig. 31 zeigt das Betriebsartregister 64. Die Eingangssignale DO-D15, DOASLT und DOCSLT kommen von den bereits erwähnten Minicomputerausgängen. Das Eingangssignal CLBELEGT wird in der Schaltung 268 der Fig. 29 erzeugt.
Die Eingangssignale DOASLT und DOCSLT werden benutzt, um Daten in Datenlatchs 302, 304, 306 und 308 einzubringen.
Die entsprechenden Ausgangssignale dieser Datenlatchs werden den verschiedenen Schaltungen der Vorrichtung zwecks Steuerung während des Digitalisierungsvorgangs zugeführt, wie dies oben diskutiert ist.
ANHANG A Für das bevorzugte Ausführungsbeispiel eignen sich die folgenden Bauteile. Die an den Leitungen der Bauteile angegebenen Nummern entsprechen den Pin-Nummern der Hersteller. Im Falle von vorliegend nicht aufgeführten Teilen versteht es sich für den Fachmann aus der angegebenen Funktion von selbst, welche Komponente geeignet ist.
Element Nr. Type 40 TDC 1007J 72 LS 139 74 LS 74 111 LS 123 113 LS 123 115 LS 123 117 LS 670 118 LS 139 119 LS 375 120 LS 193 121 LS 221 122 LS 123 123 LS 221 124 LS 123 125 LS 74 126 LS 123 127 LS 74 131 LS 195 134 LS 157 136 LS 157 137 LS 153 138 LS 85 143 LS 74 145 LS 74 Element Nr. Type 147 LS 74 148 S 74 149 LS 74 150 S 74 153 LS 139 154 RS 374 155 LS 195 156 LS 157 158 LS 157 159 LS 157 160 LS 174 162 LS 174 163 LS 174 164 LS 283 165 LS 74 166 LS 283 167 LS 161 168 LS 283 170 LS 85 171 S 74 172 LS 85 176 a-h LS 251 180 MM 67401 A 182 MM 67401 A 184 MM 67401 A 186 MM 67401 A 192 LS 85 194 LS 85 196 LS 85 198 LS 85 202 LS 283 204 LS 283 206 LS 283 Element Nr. Type 208 LS 283 210 LS 253 212 LS 253 214 LS 253 216 LS 253 218 LS 253 220 LS 253 224 LS 253 230 LS 14 242 LS 193 244 LS 193 246 LS 193 250 LS 161 252 LS 161 257 LS 253 258 LS 253 259 LS 253 260 LS 253 261 LS 253 262 LS 253 263 LS 253 264 LS 253 265 LS 253 267 LS 244 268 LS 253 271 LS 153 273 LS 153 275 LS 74 281 LS 74 283 LS 195 284 LS 174 285 LS 153 286 LS 74 Element Nr. Type 287 LS 138 288 LS 74 289 LS 74 290 LS 74 292 LS 74 293 LS 74 294 LS 74 295 LS 74 296 LS 74 298 LS 375 299 287 LS 174 302 LS 374 303 LS 174 304 LS 174 305 LS 174 306 LS 174 308 LS 174

Claims

Anspruche 1. Vorrichtung zum Digitalisieren eines Videosignals von aufeinanderfolgenden Bildern und zur Echtzeiteinspeicherung des digitalisierten Signals in einem Rechnerspeicher, mit einem Umsetzer zum Umsetzen eines analogen Videosignals in eine digitale Form, die eine Hauptmatrix aus Bildpunkten bildet, von denen jeder einen der Leuchtdichte entsprechenden numerischen Pegel hat, gekennzeichnet durch (a) eine Einrichtung zum Auffinden einer Untermatrix innerhalb der Hauptmatrix und (b) eine Einrichtung zum Einspeichern von Bildpunkten der Hauptmatrix, die in die Untermatrix fallen.
2. Vorrichtung zum Digitalisieren eines Videosignals und zum Einspeichern des digitalisierten Signals in einem Rechnerspeicher mit einem Umsetzer zum Umsetzen eines analogen Videosignals in eine digitale Form, die eine Hauptmatrix aus digitalen Werten bildet, die der relativen Luminanz von einzelnen Bildpunkten entsprechen, gekennzeichnet durch (a) eine Einrichtung zum Definieren einer Untermatrix innerhalb der Hauptmatrix, (b) eine Vergleicheranordnung zum Bestimmen der Schnittmenge der Bildpunkte in den Matrizen und (c) eine Einrichtung zum Einspeichern der Digitalwerte der Elemente der Schnittmenge in adressierten Speicherplätzen.
3. Vorrichtung nach Anspruch 2, gekennzeichnet durch (a) eine Einrichtung zum Verdichten von Daten innerhalb der Hauptmatrix, (b) einen Vergleicher zum Vergleichen der Leuchtdichte einer Mehrzahl von benachbarten Bildpunkten, (c) eine Recheneinrichtung zum Berechnen eines neuen Leuchtdichtewertes aus von dem Vergleicher angelieferten Daten und (d) eine Einrichtung zum Zuordnen des neuen Leuchtdichtewertes zu einem Matrixplatz innerhalb einer verkleinerten Matrix derart, daß die verkleinerte Matrix eine komprimierte Ausführung der Hauptmatrix ist.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß mittels der Recheneinrichtung der Leuchtdichtewert des hellsten benachbarten Bildpunkts einem Bildpunkt der verkleinerten Matrix zuordenbar ist.
5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß mittels der Recheneinrichtung die mittlere Leuchtdichte der benachbarten Bildpunkte einem Bildpunkt der verkleinerten Matrix zuordenbar ist.
6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß mittels der Recheneinrichtung der Leuchtdichtewert eines vorbestimmten benachbarten Bildpunkts einem Bildpunkt der verkleinerten Matrix zuordenbar ist.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der vorbestimmte Wert der Leuchtdichtewert des oberen linken benachbarten Bildpunkts ist.
8. Vorrichtung zum Digitalisieren und zur Echtzeiteinspeicherung eines Videosignals von aufeinanderfolgenden Bildern mit einem Umsetzer zum Umsetzen eines analogen Videosignals in ein Digitalsignal undeine Adressiereinrichtung zum Adressieren des Digitalsignals derart, daß eine Matrix von Adressen gebildet wird, von denen jede den der Leuchtdichte jedes Bildpunkts entsprechenden Digitalwert enthält, gekennzeichnet durch (a) eine Gesamtkompressionseinrichtung zum Auswerten der Leuchtdichtewerte einer vorbestimmten Anzahl von benachbarten Bildpunkten und zum Erzeugen eines die vorbestimmte Anzahl von Bildpunkten ersetzenden Kompressionsleuchtdichtewerts, (b) eine Einrichtung zum Zuordnen einer Adresse zu dem Kompressionsleuchtdichtewert unter Bildung einer neuen Matrix von Kompressionswerten und (c) eine Einrichtung zum Einspeichern der neuen Matrix im Rechnerspeicher für späteres Aufgreifen.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Gesamtkompressionseinrichtung eine Horizontalkompressionsstufe zum Vergleichen der Leuchtdichtewerte einer vorbestimmten Anzahl von benachbarten horizontalen Bildpunkten und eine Einrichtung zum Erzeugen eines Horizontalkompressionswertes entsprechend einem vorbestimmten Plan aufweist.
10. Vorrichtung nach Anspruch 9, gekennzeichnet durch eine Einrichtung zum Erzeugen eines Wertes, der gleich dem mittleren Leuchtdichtewert der benachbarten horizontalen Bildpunkte ist.
11. Vorrichtung nach Anspruch 9, gekennzeichnet durch eine Einrichtung zum Erzeugen eines Wertes, der gleich dem Leuchtdichtewert des hellsten benachbarten Bildpunktes ist.
12. Vorrichtung nach Anspruch 9, gekennzeichnet durch eine Einrichtung zum Erzeugen eines Wertes, der gleich dem Leuchtdichtewert des Mittels aller in Betracht gezogener Bildpunkte ist.
13. Vorrichtung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Kompressionseinrichtung einen Fullpufferspeicher zur Aufnahme der Bildpunkte aufweist, die in Echtzeit eine vollständige Videozeile bilden, während Punkte der Zeile langsamer als der Echtzeit entsprechend ausgegeben werden.
14. Vorrichtung nach einem der Anspruche 9 bis 13, gekennzeichnet durch eine Vertikalkompressionseinrichtung zum Einspeichern der Leuchtdichtewerte einer vorbestimmten Anzahl der Horizontalkompressionswerte, eine Einrichtung zum Zurückholen der Werte aus dem Speicher und eine Einrichtung zum Komprimieren der Werte entsprechend einem zweiten vorbestimmten Plan zwecks Bildung eines einzigen Vertikalkompressionswertes, der anstelle einer vorbestimmten Anzahl der Horizontalkompressionswerte eingespeichert wird.
15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die vorbestimmte Anzahl von benachbarten horizontalen Bildpunkten derart änderbar ist, daß sich der Grad der Horizontalkompression vergrößern oder verkleinern läßt, und daß die vorbestimmte Anzahl der Horizontalkompressionswerte unabhängig von der vorbestimmten Anzahl der benachbarten horizontalen Bildpunkte änderbar ist.
16. Vorrichtung zum Digitalisieren eines Videosignals und zum Einspeichern des digitalisierten Signals in einem Rechnerspeicher, mit einem Umsetzer zum Umsetzen eines analogen Signals in eine digitale Form zur Bildung von Digitalwerten entsprechend der relativen Luminanz des Videosignals, gekennzeichnet durch (a) einen ersten Zähler zur Bildung von X-Koordinaten für eine vorbestimmte Anzahl von Bildpunkten entsprechend einer horizontalen Zeile, (b) eine Einrichtung zur Zuordnung der Luminanzwerte zu den entsprechenden X-Koordinaten, (c) eine Rückstelleinrichtung zum Zurückstellen des ersten Zählers, wenn die vorbestimmte Anzahl er reicht ist, (d) einen von der Rückstelleinrichtung inkrementierten zweiten Zähler zur Bildung von Y-Koordinaten entsprechend waagrechten Zeilen des Videosignals, wodurch eine Hauptmatrix aus X- und Y-Koordinaten gebildet wird, (e) eine Rückstelleinrichtung zum Zurückstellen des zweiten Zählers, wenn eine vorbestimmte Anzahl von horizontalen Zeilen erreicht ist, (f) eine Einrichtung zum Erzeugen von Koordinaten einer in die Hauptmatrix fallenden Untermatrix, (g) einen Vergleicher zum Erzeugen eines aktiven Signals für jeden in die Untermatrix fallenden Bildpunkt, (h) eine durch das aktive Signal aktivierte Horizontalkompressionseinrichtung zum Vergleichen der Leuchtdichte von aufeinanderfolgenden Gruppen von vorbestimmten Anzahlen von horizontal benachbarten Bildpunkten und zum Erzeugen von für diese Gruppen zu substituierenden, aufeinanderfolgenden, einzelnen, horizontal komprimierten Bildpunkten, (i) einen Pufferspeicher, der die horizontal komprimierten Bildpunkte in Echtzeit in Serienform aufnimmt und die Bildpunkte mit einer niedrigeren Geschwindigkeit ausgibt, (j) eine Vertikalkompressionseinrichtung zum Vergleichen von Gruppen von horizontal komprimierten Bildpunkten, die vertikal benachbart liegen, und zum Erzeugen von für diese zu substituierenden aufeinanderfolgenden Bildpunkten, und (k) eine Einrichtung zum Adressieren und Einspeichern der Bildpunkte in einem Rechnerspeicher für spätere Wiederbelebung und zum Regenerieren zu einem Videobild.
17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Horizontal- und die Vertikalkompressionseinrichtung Mittel zur Auswahl des hellsten Bildpunkts jeder Gruppe aufweisen.
18. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Horizontal- und die Vertikalkompressionseinrichtung Mittel zur Auswahl des am weitesten rechts liegenden Bildpunkts in jeder Gruppe der horizontal benachbarten Bildpunkte und zum Auswählen des obersten Bildpunkts jeder Gruppe von vertikal benachbarten komprimierten Bildpunkten aufweisen.
12. Vorrichtung nach einem der Anspruche 16 bis 18, dadurch gekennzeichnet, daß der Vergleicher die X-Koordinate des Bildelements mit der erzeugten Untermatrixkoordinate periodisch vergleicht, wobei diese Periode größer als ein Zählwert des ersten Zählers ist.
20. Vorrichtung nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, daß die Horizontal- und die Vertikalkompressionseinrichtung Mittel zum Auswählen des näherungsweisen Mittelwertes jeder Gruppe der Bildpunkte aufweisen.
21. Vorrichtung zum Digitalisieren eines Videosignals und zum Einspeichern des Signals in einem Rechnerspeicher mit einem Analog/Digitalumsetzer zum Digitalisieren der Amplitude entsprechend der sich entlang einer Videozeile ändernden Leuchtdichte, gekennzeichnet durch (a) eine Einrichtung, die aus dem Videosignal ein den Beginn jeder horizontalen Zeile kennzeichnendes erstes Signal, ein die nächste horizontale Zeile kennzeichnendes zweites Signal, ein das Ende jedes Bildfeldes kennzeichnendes drittes Signal und ein Taktsignal erzeugt, (b) einen Horizontalkoordinatenzähler, der mittels des ersten Signals zurückgestellt und mittels des Taktsignals inkrementiert wird, um bis zu einer vorbestimmten Zahl vorwärtszuzählen, (c) einen Vertikalkoordinatenzähler, der zum Zählen auf eine vorbestimmte Zahl durch das zweite Signal inkrementiert und mittels des dritten Signals zurückgesetzt wird, derart, daß der Horizontal- und der Vertikalkoordinatenzähler Koordinaten einer Hauptmatrix erzeugen, (d) eine Einrichtung zum Zuordnen der Koordinaten zu den digitalisierten Leuchtdichtewerten, (e) eine Einrichtung zum Erzeugen von Grenzkoordinaten innerhalb der Hauptmatrix zwecks Definierens einer interessierenden Untermatrix, (f) einen Vergleicher, der die Grenzkoordinaten mit den in den Zählern stehenden Werten nacheinander vergleicht, um Schnittmengenbereiche zu bestimmen und ein viertes Signal zu erzeugen, sowie (g) eine durch das vierte Signal aktivierte Einspeichervorrichtung zum Einspeichern der digitalen Leuchtdichtewerte innerhalb der Schnittmengenbereiche in den Rechnerspeicher.
22. Vorrichtung nach Anspruch 21, dadurch gekennzeichnet, daß die Einspeichervorrichtung versehen ist mit (a) einer Horizontalkompressionseinrichtung zum sukzessiven Substituieren eines einzelnen Leuchtdichtewertes für die Leuchtdichtewerte einer vorbestimmten Anzahl von horizontal benachbarten Bildpunkten, (b) einer Vertikalkompressionseinrichtung zum sukzessiven Substituieren eines einzelnen Leuchtdichtewertes fUr den Leuchtdichtewert einer vorbestimmten Anzahl von horizontal komprimierten Bildpunkten zwecks Erzeugung eines Bildelements und (c) einer Einrichtung zum Adressieren und Einspeichern von aufeinanderfolgenden Bildelementen in den Rechnerspeicher.
23. Vorrichtung zum Digitalisieren eines Videosignals von aufeinanderfolgenden Bildern und zur Echtzeiteinspeicherung des digitalisierten Signals in einem Rechnerspeicher, mit einem Umsetzer zum Umsetzen eines analogen Videosignals in eine digitale Form zwecks Bildung einer Matrix von Bildpunkten, die ein Bild darstellen, wobei jeder Bildpunkt einen der Leuchtdichte entsprechenden numerischen Pegel hat, gekennzeichnet durch (a) eine Einrichtung zum Einspeichern der Werte in adressierten Speicherplätzen des Speichers, (b) eine zeitliche Kompressionseinrichtung zum Zurückholen der numerischen Werte aus dem Speicher, zum Vergleichen der Werte mit dem nächst folgenden Bild entsprechenden Werten und zum Erzeugen einer Matrix aus zusammengesetzten Werten entsprechend einem vorbestimmten Plan, sowie (c) eine Einrichtung zum Substituieren der zusammengesetzten Werte für die zurückgeholten Werte und zum Einspeichern der zusammengesetzten Werte.
24. Verfahren zum Digitalisieren eines Videosignals und zum Einspeichern des Signals, dadurch gekennzeichnet, daß (a) ein analoges Videosignal in eine digitale Hauptmatrix aus Bildpunkten mit bestimmten Leuchtdichtewerten umgesetzt wird, (b) eine interessierende Untermatrix innerhalb der Hauptmatrix definiert wird sowie (c) Bildpunkte ausgewählt und eingespeichert werden, welche die Schnittmenge der Hauptmatrix und der Untermatrix bilden.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Bildpunkte der Schnittmenge komprimiert werden, indem (a) die Untermatrix in eine Mehrzahl von Kompressionsmatrizen unterteilt wird, die eine bestimmte Anzahl von Zeilen und Spalten von Bildpunkten haben, (b) ein Leuchtdichtewert entsprechend einem vorbestimmten Algorithmus einem neuen Bildpunkt zugeordnet wird, und (c) dem neuen Bildpunkt ein Platz in einer komprimierten Matrix zugeordnet und die Matrix in einen Rechnerspeicher eingespeichert wird.
26. Vorrichtung zum Komprimieren und Aufzeichnen von Videosignalen in einem Digitalspeicher in Echtzeit, gekennzeichnet durch (a) einen elektronischen Speicher zum Einspeichern von digitalen Signalen, (b) eine Einrichtung zum elektronischen Definieren eines Teils eines aufzuzeichnenden Videobilds, (c) eine Einrichtung zum Erzeugen eines Vertikalaktivsignals gleichzeitig mit dem Beginn einer Videozeile, wobei dieses Signal immer dann erzeugt wird, wenn ein Teil der Zeile in den definierten Teil des Videobildes fällt, (d) eine durch das Vertikalaktivsignal aktivierte Einrichtung zum Erzeugen eines Horizontalaktivsignals, das während des Intervalls erzeugt wird, während dessen das Videosignal in dem definierten Teil des Videobildes liegt, (e) eine durch das Horizontalaktivsignal aktivierte Digitalisierungseinrichtung zum Digitalisieren des Videosignals unter Erzeugung einer entsprechenden Folge von digitalen Signalen, (f) eine durch das Horizontalaktivsignal aktivierte und mit der Digitalisierungseinrichtung in Wirkverbindung stehende erste Kompressionseinrichtung zum Erzeugen eines horizontalen Austauschsignals zum Ersetzen einer zusammenhängenden Mehrzahl der digitalen Signale, (g) einen mit der ersten Kompressionseinrichtung in Wirkungsverbindung stehenden Pufferspeicher zum zeitweisen Puffern der Überführung der Horizontalaustauschsignale von der ersten Kompressionseinrichtung, (h) ein mit dem Pufterspeicher und dem Speicher verbundenes erstes Speicherinterface zum Überführen der Horizontalaustauschsignale von dem Pufferspeicher zu dem Speicher und (i) eine durch das Vertikalaktivsignal aktivierte sowie an den Speicher und den Pufferspeicher angeschlossene zweite Kompressionseinrichtung zum Erzeugen eines Vertikalaustauschsignals zum Ersetzen einer Mehrzahl von Horizontalaustauschsignalen im Speicher, welche Horizontalaustauschsignale von der ersten Kompressionseinrichtung und dem Speicher empfangen werden und vertikal aneinandergrenzenden Videobildbereichen entsprechen.
27. Vorrichtung zum Digitalisieren eines Videosignals von aufeinanderfolgenden Bildern und zum Subtrahieren eines Bezugsbildes von jedem der Bilder sowie zum Einspeichern des Ergebnisses in einem Rechnerspeicher, gekennzeichnet durch (a) eine Einrichtung zum Umsetzen eines analogen Videosignals in eine digitale Form zur Bereitstellung einer ein Bild bildenden Matrix von Bildpunkten, von denen jeder einen der Leuchtdichte entsprechenden numerischen Pegel hat, (b) eine Einrichtung zum Umkehren der jedem numerischen Pegel entsprechenden mathematischen Vorzeichen zwecks Bildung eines Negativs des Bildes, (c) eine Einrichtung zum Einspeichern der Werte des Negativbildes in adressierte Speicherplätze des Speichers, (d) eine Bildsubtraktionseinrichtung zum Zurückholen der Negativwerte aus dem Speicher, zum Addieren der Negativwerte zu dem nächst folgenden Bild entsprechenden Werten und zum Erzeugen eines Bildes aus zusammengesetzten Werten sowie (e) eine Einrichtung zum Einspeichern des Bildes aus zusammengesetzten Werten im Speicher.