-
-
Signal-Kompressionsschaltung
-
Die Erfindung bezieht sich auf eine Signal-Kompressionsschaltung zur
Umsetzung eines Analogsignales in eine digital codierte, gemäß einer in mehreren
Signalwertbereichen durch lineare Funktionen angenäherten pseudologarithmischen
Kennlinie, komprimierte Information.
-
Gemäß internationaler CCITT-Empfehlungen ist bei der digitalen Sprachinformationsübertragung
mittels pulscodemodulierter Signale eine pseudologarithmische (Area sinus hyperbolicus)
Ubertragungscharakteristik (Kompanderkennlinie) festgesetzt, die durch lineare Segmente
approximiert ist. Weiters ist durch die AT-PS 355 626 eine Schaltungsanordnung für
Sender und Empfänger einer Ubertragerstrecke für in digitaler Form übertragene Analogsignale
bekanntgeworden, die sich speziell für übertragungen gemäß der erwähnten Ubertragungscharakteristik
eignet. Bei der in der genannten AT-PS angegebenen Schaltung werden die empfangenen
Digitalsignale bei der Rückumsetzung zunächst nach dem Größenwert klassifiziert
und einer- Digital-Analog-Wandlung unterworfen, worauf eine der Größenklasse entsprechende
Verstärkung des Analogsignales erfolgt.
-
BeRanntlich wird hierzu das umzusetzende analoge Niederfrequenzsignal
mit einer Frequenz von z.B. 32 kHz abgetastet und zwar derart, daß während jedes
Abtastschrittes der Amplitudenwert des NF-Signales mittels einer '7Sample-and-Hold-Schaltung"
sowie mit einer Einrichtung zur Niveauquantisierung solange konstant gehalten wird,
bis der Umrechnungsvorgang beendet ist. Eine Steigerung der Übertragungsqualität
kann u.a.durch eine Steigerung
der Abtastfrequenz erzielt werden
und dies wieder dadurch, daß die Dauer der Umrechnungsvorgänge bei der Umsetzung
gemäß der Kompanderkennlinie verkürzt wird.
-
Die Erfindung hat sich die Aufgabe gestellt, eine Signal-Kompressionsschaltung
zu schaffen, die auf Grund spezieller Umrechnungsvorgänge die Durchführung von besonders
einfachen und daher schnellen Rechenoperationen ermöglicht. S9e ist dadurch gekennzeichnet,
daß das Analogsignal mehreren Verstärkern mit unterschiedlichen, nach mehreren Zweierpotenzen
(Grobstufen) gestuften, Verstärkungsgraden zugleich zugeführt ist, deren Ausgangssignale
hinsichtlich ihrer Amplituden von einer GrobstuSen-Prufeinrichtung überwacht sind,
die mit Hilfe von die Grobstufe des jeweiligen Analogsignales charakterisierenden
Stellsignalen von den Ausgangssignalen jeweils nur jenes, dessen Amplitude innerhalb
eines vorgegebenen Amplitudenbereiches gelegen ist, an den Eingang eines Analog-Digital-Wandlers
schaltet und daß zur Bildung der die pseudologarithmische Kennlinie annähernden
linearen Fun1tionen eine den Wert des Ausgangssignales des Analog Digital--Wandlers
durch vorgegebene Quotienten teilende Divisionastufe sowie eine nachgeschaltete,
den Wert des Ausgangssignales der Divi sions stufe um vorgegebene Summanden vermehrende
Summierstufe vorgesehen sind, deren Quotienten bzw Summanden in Quotientenspeichern
bzw. Summandenspeichern enthalten und durch Stellsignale einerseits der Grobstufen-Prüfeinrichtung
und andererseits einer das Ausgangssignal des Analog-Digital-Wandlers hinsichtlich
nach einzelnen Zweierpotenzen gestuften Amplitudenbereichen überwachenden FeinstuSen-PrüSeinrichtung
aktivierbar sind.
-
Die durch die erfindungsgemäße Schaltung erzielte Vereinfachung des
Aufbaues und Verkürzung der Signal-Verarbeitungszeit beruht darauf, daß zufolge
der Einhaltung
der dual-logarithmischen Kennlinie und zufolge der
Einteilung der zu verarbeitenden Signale nach ein- und mehrfachen Zweierpotenzen
sich bei verschiedenen Grobstufen des Signales einerseits bei der Feinstufen-Prüfeinrichtung
gleiche Bereichsgrenzen und andererseits bei der rechnerischen Umsetzung gleiche
Quotienten ergeben.
-
Die dual-logarithmische Umsetzung hat weiters zur Folge, daß die Quotienten,
die bei der rechnerischen Umsetzung des Ausgangssignales des Analog-Digital-Wandlers
in Anwendung kommen, ebenfalls Zweierpotenzen sind, so daß die Umrechnungsvorgänge
auf bloße Stellenversetzung der in Form von Dualzahlen anfallenden Ausgangssignale
reduziert werden, was die Operationsgeschwindigkeit ganz wesentlich erhöht.
-
Gemäß einem weiteren Merkmal der Erfindung ist dem Digital-Analog-Wandler
eine der Umsetzung seiner Ausgangssignale mit den kleinsten Amplituden dienende
Kleinsignal-Divisionsstufe angeschlossen, die jenen Signalgrößenbereich erfaßt,
der den nicht streng logarithmischen Teil der Kennlinie repräsentiert.
-
Zur Speicherung der Ausgangssignale der Verstärker während der Dauer
der Umsetzungsvorgänge sind nach einem weiteren Merkmal der Erfindung Sample- and
Hold-Schaltungen vorgesehen.
-
Um der aus dem Analogsignal gewonnenen Information auch das Vorzeichen
des Analogsignales zu verleihen, ist ein Vorzeichengeber vorgesehen, der der Information
eine das Vorzeichen des Analog-Signales charakterisierende Zusatzinformation aufprägt.
-
Fig. 1 der Zeichnung zeigt die pseudologarithmische Kennlinie, nach
welcher das analoge Eingangssignal x in die digitale Ausgangsgröße y umgewandelt
wird. Die
wesentlichen Merkmale der die pseudologarlthmi.sche Kennlinie
annähernden Geraden sind an Hand des in Fig. 2 dargestellten Diagrammes erläutert.
Ein Ausführungsbeispiel der Erfindung ist. in Fig, 3 dargestellt. Die Erläuterungen
können auf den ersten Quadranten in Fig. 1 beschränkt bleiben, da für negative Abszissenwerte
x zwar das Vorzeichen von y ebenfalls negativ zu wählen ist, jedoch alle Merkmale
der Kennlinie die im Quadranten gegeben sind, für die Beträge von x und y auch im
dritten Quadranten gelten.
-
Die exakte logarithmische Kennlinie (mit der Basis 2) y = ld x bzw.
x = 2Y ist in Fig. 1 im Bereich x> o, o o durch eine punktierte Linie angedeutet.
Aus Gründen einer übersichtlichen Darstellung sind für die in natürlichen Zahlen
angegebenen Größen auf der x- und y-Achse unterschiedliche Maßstäbe eingehalten
und zwar im Verhältnis 16 Q 1. über die realen Amplituden sowohl der analogen Eingangsgröße
x als auch der digitalen Ausgangsgröße y ist in dieser Darstellung keine Festlegung
getroffen; diese ist je nach Anwendungsfall den Gegebenheiten anzupassen.
-
Die Kerninie ist in mehreren Abschnitten durch Geradenstücke angenähert
deren Schnittpunkte exakt auf der logarithmischen Kennlinie liegen und der Reihe
nach die Koordinaten (4, 2), (8, 3), (16, 4) ... allgemein (2n, n) aufweisen. In
der Darstellung der Fig. 1 läuft der Index n von 1 bis 7. Die Gleichungen ############
der einzelnen Geradenabschnitte gelten jeweils zwischen den Grenzen 2n # x <
2n+1 bzw. n # yn(x) < n + 1. Während die exakte logarithmische Kennlinie y =
ld x beim Abszissenwert x = 0 den Ordinatenwert y = - annimmt, ist die pseudologarithmische
Kennlinie, die bei kleinen
x- und y-Werten der Funktion y = ar sh
x (Area sinus hyperbolicus) entspricht, mit der Geraden y1 (x) = x/2 durch den Koordinationsursprung
geführt und auch ebenso wie die genannte Funktion schiefsymmetrisch, d.h. daß die
Vorzeichen der x- und y-Werte jeweils gleich sind.
-
Aus den Gleichungen y (x) = + n - 1 2n n ist leicht zu erkennen, daß
an den-Stellen x = 2 gilt: = = n, daß also an diesen Stellen die exakte logarithmische
Bedingung x = 2Y erfüllt ist, zwischen diesen Stellen jedoch nicht. Wenn der Index
n um eins erhöht wird, ergibt sich (2n+1) = n + 1 = Yn+1 (2 ), d.h. an der Stelle
x = 2n+1 schneidet, wie aus Fig. 2 zu ersehen ist, die Gerade 3rn (x) die nächste
Gerade yn+1 (x). Als Approximation der Kennlinie gilt die Gerade Yn (x) nur in dem
Intervall 2n #x # 2n+1 und n # yn (x) < n + 1, innerhalb dessen die Gerade mit
einer durchgehenden Linie dargestellt ist und außerhalb desselben als strichlierte
Linie. Weiters ist zu erkennen, daß die.
-
yn (x) an der Stelle x = o die Werte Yn(o) (o)= n - 1 annehmen.
-
Schließlich ist noch zu vermerken, daß die Steigungen dieser Geraden
die Werte dyn (x) 1 dx 2n
annehmen, also den Kehrwert der unteren
Grenze des Gültigkeitsbereiches von y(x). Diesen Umstand, daß nämlich sowohl die
Grenzen der Gültigkeitsbereiche der einzelnen die Kennlinie annähernden Geraden
yn(x) als auch deren Steigungen durch aufeinanderfolgende Zweierpotenzen darstellbar
sind, macht sich die Erfindung in dem Sinne ZU nutze, daß die zur Gewinnnung der
digitalen Ausgangsgröße y erforderlichen Rechenoperationen mit Hilfe relativ einfach
aufgebauter Schaltungen erzielbar sind.
-
Bei dem in Fig. 3 dargestellten Ausführungsbeispiel der Erfindung
wird das analoge Eingangs signal x zugleich drei Verstärkern V 1, V 2 und V 3 zugeführt,
die unterschiedliche Verst'ärkungsgrade aufweisen. Von den Augangssignalen dieser
Verstärker wird immer nur jenes einer weiteren Auswertung zugeführt, das auf Grund
seiner jeweiligen Durchschnitts- bzw Maximalwerte bei der nachfolgenden Umsetzung
in ein Digitalsignal eine optimale Auflösung der Ausgangsgröße y ergibt. Wegen der
binären Codierung der die Ausgangsfunktion y darstellenden Information ist eine
vereinfachte Umsetzung dann gegeben, wenn einerseits die Verstärkungsgrade der Verstärker
in gleichen Verhältnissen zueinander stehen und andererseits diese Verhältnisse
selbst Zweierpotenzen sind. Im Falle des gegebenen Ausführungsbeispiels ist dieses
Verhältnis 8 : 1, so daß die drei Verstärker V 1, V 2 und V 3 Ausgangssignale im
Verhältnis 64 : 8 : 1 liefern, die (in Bezug auf ihre Zahlenwerte ohne Be cksichtigung
der entsprechenden physikalischen Größen) mit 64x, 8x und x bezeichnet sind. In
nachgeschalteten Sample-Hold-Schaltungen S 1, S 2 und S 3 werden diese Werte für
die Dauer je eines Rechenvorganges mittels eines Steuersignales s (mit z.B. 32 kHz)
festgehalten.
-
Mit GPE ist eine GrobstuSen-Prü£einrichtung bezeichnet, die die Größenklasse
des jeweils anstehenden Signales
durch Vergleich mit dem Zahlenwert
n256" ermittelt und zwar in der Weise, daß zunächst der Ausgangswert "64x" des Speichers
S 1 mit dem Zahlenwert 256 verglichen wird. Im Falle, daß 64 x P 256 bzw. x4 ist,
wird am Ausgang a 1 der Grobstufen-Prüfeinrichtung GPE ein Stellsignal abgegeben;
andernfalls (x22 4) wird der vom Ausgang des Speichers S2 abgenommene Wert "8x"
mit dem Zahlenwert 256 verglichen. Wenn 8x<256 bzw. x<32 ist, dann liefert
der Ausgang a 2 ein Stellsignal, andernfalls (x32) kommt vom Ausgang a 3 ein Stellsignal.
-
Die Stellsignale der Ausgänge a 1, a 2 und a 3 schalten mittels zugeordneter
Kontakte k 1, k 2 bzw. k 3 jeweils einzeln den der jeweiligen Größe des Eingangssignales
x entsprechendes Sample-Hold S 1, S 2 bzw. S 3 an einen Analog-Digital-Wandler ADW
und bewirken dadurch die weitere Verarbeitung des Signales x. Das entsprechende,
mit z bezeichnete Ausgangs signal des Analog-Digital-Wandlers ADW, das also jeweils
die Werte 64x, 8x oder x annehmen kann, steht einerseits für die rechnerische Weiterverarbeitung
und andererseits für eine feinstufige Größenerkennung zur Verfügung, die mittels
einer Feinstufen-PrUfeinrichtung FPE durchgeführt wird.
-
Bei Auftreten eines Eingangssignales x<4 (Kleinsignal) gelangt
das Ausgangs signal "64x" des Verstärkers V 1 über den Kontakt k 1 an den Analog-Digital-Wandler
ADW und dessen Ausgangs signal Z wird von einer durch ein Stllsignal des Ausganges
a 1 der Grobstufen-Prüfeinrichtung GPE aktivierten Kleinsignal-Divisionsstufe KDS
in die für diesen Größenbereich zuständige Ausgangsgröße y1 = z/128 = x/2 umgeformt.
-
Bei Auftreten eines Eingangssignales x im Bereich 4xA32 wird das Ausgangssignal
"8x" des Verstärkers V 2 über den Kontakt k 2 dem Analog-Digital-Wandler ADW
zugeführt.
Außerdem wird durch das Stellsignal des Ausganges a 2 der Grobstufen-Prüfeinrichtung
GPE eine an den Ausgang des Analog-Digital-Wandlers ADW angeschlossene Feinstufen-Prüfeinrichtung
FPE aktiviert, die innerhalb des vorgegebenen Wertebereiches 4#x<32 bzw, 32#8x
= z<256 eine feinstufigere Auswahl hinsichtlich der Teilbereiche 32#z<64,
64#z<128 oder 128#z<256 trifft. Dementsprechend wird an jeweils einen der
Ausgänge a 4, a 5 bzw. a 6 der Feinstufen-Prüfeinrichtung FPE ein Stellsignal gegeben,
das zur Aktivierung einerseits jeweils eines von drei Teilspeichern eines Quotientenspeichers
QSP und andererseits eines von sechs Teilspeichern eines Summandenspeichers SSP
dient Schließlich wird bei Auftreten eines Eingangssignales x im Bereich 32<x<256
das Ausgangssignal "x" des Verstärkere V 3 über den Kontakt k 3 dem Analog-Digital-Wandler
ADW zugeführt und dessen Ausgangs signal z = x von der Feinstufen-Prüfeinrichtung
FPE ebenfalls hinsichtlich der Teilbereiche 32#z<64, 64#z<128 bzw.
-
128#z<256 geprüft. Auch in diesem Fall wird jeweils einer von den
drei Teilspeichern des Quotient;enspeichers QSP und je einer von den Teilspeichern
des Smandenspeichers SMS aktiviert.
-
An den Ausgang des Analog-Digital-Wandlers ADW ist weiters eine Divisionsstufe
DVS angeschlossen, die den Wert des Ausgangssignales Z durch jenen Quotienten teilt,
der in dem jeweils von der Feinstufen-Prüfeinrichtung FPE aktivierten Teilspeicher
des Quotientenspeichers QSP eingeschrieben ist. Dem Wert des Ausgangssignales der
Divisionsstufe DVS wird in einer angeschlossenen Summierstufe SMS der Inhalt (1,
2,..., 6) des jeweils einerseits von der Grobstufen-PrüSeinrichtung GPE (Stellsignale
der Ausgänge a 2 oder a 3) und andererseits von der Feinstufen-Prüfeinrichtung FPE
(Stellsignale
der Ausgänge a 4, a 5 oder a 6) aktitierten Teilspeichers des Summandenspeichers
SSP hinzugezählt. Der Ausgang der Summierstufe SMS ist ebenso wie der Ausgang der
Kleinsignal-Divisionsstufe KDS an den Eingang eines Vorzeichengebers VZG geführt,
der der codierten Information y, die vom Ausgang des Vorzeichengebers VZG abgenommen
wird, eine das jeweilige Vorzeichen des Analogsignales x charakterisierende Zusatzinformation
aufprägt. Die Information über das jeweillige Vorzeichen kann entweder dem Eingangssignal
x unmittelbar oder, so wie im Ausführungsbeispiel gezeigt, dem Ausgangssignal z
des Analog-Digital-Wandlers ADW entnommen werden.
-
Wie aus dem Diagramm der Fig. 2 zu erkennen ist, ist die Steigung
dyn 1 dx = 2n jeder der Geraden yn(x) gleich dem reziproken Wert der unteren Grenze
2n des Geltungsbereiches der betreffenden Geraden. Demgemäß sind in die Teilspeicher
des Quotientenspeichers QSP auch jene Werte (32, 64, 128) als Quotienten eingeschrieben,
die als untere Grenzen in jenen Teilabschnitten der Feinstuf en-Prüf einri chtung
FPE vorgesehen sind, deren Ausgangssignale (a 4, a 5, a 6) die betreffenden Teilspeicher
aktivieren. Zufolge des erfindungsgemäß vorgesehenen Umstandes, daß die grobstufigen
Verstärkungen des Eingangssignales x im Verhältnis 8 : 1 (also gerade drei Zweierpotenzen)
stehen, kann die Feinstufen-Prüfeinrichtung FPE bei gleicher Einstellung der Bereichsgrenzen
zur Prüfung sowohl des Signales z = 8x als auch des Signales z = x herangezogen
werden.
-
Die in den Gleichungen yn(x) vorhandenen Summanden 1 bis 6 sind zwar
sowohl von der Grobstufe als auch von
der Feinstufe abhängig9 jedoch
durch die Kombination der Stellsignale der Ausgänge a 2 und a 3 der Grobstufen"
Prüfeinrichtung GPE einerseits und der Stellsignale der Feinstufen-Prüfeinrichtung
FPE andererseits eindeutig bestimmt, was in der Zeichnung durch die entsprechenden
Stellsignalleitungen ausgedrückt ist.
-
Die erSindungsgemäße Signal-Kompressionsschaltung läßt sich in analoger
Weise auch für eine Signalverarbeitung von höheren Anzahlen von Grob- und Feinstufen
ausbilden.
-
3 Figuren 4 PatentansprUche
L e e r s e i t e