-
Frequenzvervielfacher
-
Die Erfindung betrifft einen Frequenzvervielfacher mit wählbarem Wervielfachungsfaktor,
insbesondere als Vorschaltgerät für Frequenzzähler.
-
Bei der#Messung einer Frequenz mit einem Frequenzzähler ist die Meßgenauigkeit
im Verhältnis zur zu messenden Frequenz abhängig von der Meßdauer und der Größe
der zu messenden Frequenz. Eine Vervielfachung der zu messenden Frequenz ermöglicht
eine Verkürzung der Meßdauer und/oder eine Erhöhung (Steigerung) der Auflösung.
-
Es ist bekannt, zur -Frequenzvervielfachung "Phase-Locked-Loop"-Schaltungen
einzusetzen, bei denen mit einer der Eingangsfrequenz entsprechenden Regelspannung
die Frequenz eines frequenzvariablen Oszillators eingestellt wird, die ein Vielfaches
der EingangsSrequenz ist. Die Oszillatorfrequenz wird einer Teilerkette zugeführt,
deren Teilungsverhältnis gleich dem Vervielfachungsfaktor ist. Die Ausgangsfrequenz
der Teilerkette wird mit der Eingangsfrequenz verglichen und bei Differenz die Regelspannung
und damit die Oszillatorfrequenz korrigiert (Zeitschrift "cq-DL", Jahrgang 19a1,
Heft Dezember, Seiten 5BO bis 582).
-
Eine erste Korrektur nach einer Eingangsfrequenzänderung kann allerdings
erst mit der nächsten Ausgangsamplitude der Teilerkette, die dann aber mit der nächsten
Eingangsamplitude- verglichen wird, erfolgen. Somit weist die Oszillatorfrequenz,
die
gleichzeitig auch die #us#anqsfrequenz darstellt und ein Vielfaches
der Eingangsfrequenz sein soll, bei sich ändernder niedriger Eingangsfrequenz eine
für Meßzwecke zu große Abweichung von der Sollfrequenz auf.
-
Der Erfindung liegt die Aufgabe zu Grunde, niedrige Frequenzen zu
vervielfachen und dabei eine möglichst schnelle Anpassung der AusgangsFrequenz des
Frequenzvervielfachers an eine sich ändernde Eingangsfrequenz zu gewährleisten und
damit Änderungen der Eingangsfrequenz mit einem nachgeschalteten Frequenzzähler
schnell und genau bestimmen zu können.
-
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Binärzähler
für eine Periodendauer des Eingangssignals Impulse einer wohldefinierten konstanten
Frequenz zählt. Ein zweiter Binärzähler zählt ständig Impulse einer zweiten Frequenz,
die ein Vielfaches der ersten ist. Beim Erreichen des Zählerstandes des ersten Binärzählers
wird der zweite Binärzähler durch einen die sich entsprechenden Binärstellen beider
Binärzähler miteinander vergleichenden Wergleicher gelöscht und beginnt von neuem
zu zählen. Jedes Löschen des Binärzählers hat einen Ausgangsimpuls zur Folge. Seine
Einzähldauer ist damit gleich der Periodendauer der Ausgangsfreqùenz. Die Zeit,
die der zweite Binärzähler benötigt, um den Zählerstand des ersten Binärzählers
zu erreichen, verhält sich zu dessen Einzähidauer, die Periodendauer des Eingangssignals
ist, umgekehrt wie die Größen der jeweiligen Frequenz der Impulse, die sie zählen.
Damit ist das Verhältnis der Eingangsfrequenz zur Ausgangsfrequenz gleich dem Verhältnis
der Frequenz der Impulse, die der erste Binärzähler zählt, zur Frequenz der Impulse,
die der zweite Binärzähler zählt. Die beiden benötigten Frequenzen können durch
zwei Oszillatoren oder durch einen Oszillator mit nachgeschalteten Teilern erzeugt
werden.
-
Der zum Löschen des zweiten Binärzählers benutzte Impuls des Vergleichers
ist als Ausgangsimpuls wegen seiner kurzen Dauer für manche Anwendungsbereiche ungeeignet.
Es ist deshalb sinnvoll, die Ausgänge des zweiten Binärzählers zu invertieren und
einem AND-Gatter zuzuführen, das immer dann einen Impuls liefert, wenn der zweite
Binärzähler den Zählerstand Null hat. Um ein symmetrisches Rechtecksignal am Ausgang
zu erhalten, kann dem AND-Gatter ein Teiler-durch-zwei nachgeschaltet werden. Um
den
dadurch halbierten VervielFachungsfaktor wiederherzustellen,
ist es notwendig, das Verhältnis der den Vervielfachungsfaktor bestimmenden Frequenzen
entsprechend zu vergrößern.
-
Um zu gewährleisten, daß ständig ein Ausgangssignal vorhanden ist,
kann den Ausgängen des ersten Binärzählers jeweils ein Speicher nachgeschaltet werden,
so daß, während mit, dem ersten Binärzähler eine neue Messung vorgenommen wird,.die
Ausgänge des zweiten Binärzählers mit den entsprechenden Speicherausgängen verglichen
werden können. Dies ermöglicht es, jede neue Eingangsamplitude zu messen und die
Ausgangsamplitudendauer dieser sofort anzupassen. Eine Steucrurlg koordiniert dabei
den Funktionsablauf.
-
Das Gleiche kann durch einen zusätzlichen dritten Binärzähler erreicht
werden, der abwechselnd mit dem ersten Binärzähler die Eingangsperiodendauermessungen
vornimmt und auch im Wechsel mit dem ersten Binärzähler mit dem zweiten Binärzähler
ve,rqlich,en wird, wodurch zusätzlich noch ein Baustein zum Umschalten der Verglaichereingänge
zwischen den Ausgängen des ersten und dritten Binärzählers erforderlich wird.
-
Werden den Ausgängen dieser Binärzähler noch Speicher nachgeschaltet
und der erste und der dritte Binärzähler dazu benutzt, anstelle einer ganzen Amplitude
nur deren positiven bzw. deren negativen Teil zu messen, so läßt sich bei einem
Rechtecksignal durch Umschalten der Vergleichereingänge von den Ausgängen der Speicher,
die den Ausgängen des ersten Binärzählers nachgeschaltet sind zu den Ausgängen der
Speicher, die den Ausgängen des dritten Binärzählers nachgeschaltet sind und umgekehrt,
jeweils dann, wenn der zweite Binärzähler, den am Vergleicher anliegenden Binärwert
erreicht hat und durch Teilen der Frequenz des vom AND-Gatter gelieferten Signals
durch zwei, ein Rechtecksignal mit vielfacher Frequenz des Eingangssignals und gleichem
Verhältnis der Dauer des positiven zu der des negativen Teils der Amplitude des
Eingangssignals, erzeugen.
-
Das Gleiche läßt sich auch unter Verzicht auf den dritten Binärzähler
erreichen, wenn der erste Binärzähler abwechselnd -zum Messen des positiven als
auch des negativen Teils des Eingangssignals verwendet wird und der jeweilige Zählerstand
dann wechselweise in zwei jedem Ausgang des ersten Binärzählers nachgeschalteten
Speicher übertrageri wird.
-
Die Benutzung eines vierten in hlers erlaubt einen Verzicht
auf
din Speicher, wenn dieser ebenfalls zum Mcssen der Teile der Eingangsamplitudendauer
neben dem ersten und dritten Binärzähler verwendet wird, wobei jeweils zwei von
ihnen mit dem zweiten Binärzähler verglichen werden, während mit dem verbleibenden
eine neue Messung eines Eingangsamplitudenteils vorgeXommen wird, nach der er die
Stelle des Binärzählers einnimmt mit dem an der vorangegangenen Eingangsamplitude
die entsprechende Messung gemacht wurde und der dann zur Messung des nächsten Eingangsamplitudenteils
benutzt wird.
-
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin,
daß nach der ersten Messung der Amplitudendauer des Eingangssignals sofort eine
Ausgangsfrequenz vorhanden ist, die keiner Korrektur bedarf und die nach jeder weiteren
Amplitude des Eingangssignals neu festgelegt wird.
-
Das Verhältnis der Eingangs- und Ausgangsfrequenz zueinander ist gleich
dem Verhältnis der Frequenz der zum Einzählen vom ersten Binärzähler sowie, falls
vorhandenem dritten und vierten Binärzähler, verwendeten Impulse zu der Frequenz
der Impulse, die zum Einzählen des zweiten Zählers benutzt werden und ist damit
innerhalb der durch die Arbeitsgeschwindigkeit der Bauteile und der geforderten
Genauigkeit der Vervielfachung festgelegten Grenzen frei wählbar. Bei Rechtecksignalen
als Eingangssignal ist eine Vervielfachung unter Beibehaltung des Verhältnisses
der Dauer des positiven zur Dauer des negativen Amplitudenteils möglich.
-
Zwei Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt
und werden im folgenden näher beschrieben.
-
In Fig.1 ist ein Frequenzvervielfacher dargestellt.
-
Eine Steuerung (VII) ist mit dem ersten Binärzähler (I) verbunden.
Sie führt diesem für die Dauer einer Eingangsamplitude die Impulse einer vom Oszillator
(VI) und nachgeschalteten Teilern (X) erzeugte Frequenz- zu und veranlaßt dann die
an die Binärzählerausgänge angeschlossenen Speicher (VIII) die Ausgangszustände
zu überw nehmen, löscht danach den Binärzähler (I) und steuert sein erneutes Einzählen.
Der an den Oszillator (VI) angeschlossene zweite Binärzähler (II) zählt ständig
die von diesem erzeugten Impulse bis zum Erreichen des bereits von Seiten der Speicher
(VIII) am Vergleicher (V) anliegenden Binärwertes und wird dann durch eine Zustandsänderung
des Vergleicherausganges, der mit dem Löscheingang des zweiten Binarzählers (II)
verbunden ist, wieder auf Null zurückgesetzt, was eine Ausgangszustandsänderung
des mit Invertern vor seinen Eingängen versehenen AND-Gatters (IX), die an die Ausgänge
des zweiten Binärzählers (II) angeschlossen sind, zur Folge hat.
-
In Fig. 2 ist ein Frequenzvervielfacher zur Vervielfachung von Rechtecksignalen
unter Beibehaltung des Verhältnisses der Dauer des positiven zum negativen Teil
der Eingangsamplitude dargestellt.
-
Eine Steuerung (IV) steuert während der Dauer des positiven oder des
negativen Teils einer rechteckigen Eingangsamplitude das Einzählen- des Binärzählers
(III) mit vom Oszillator (XI)
und nachgeschalteten Teilern (XII)
erzeugten Impulsen.
-
Am Ende des Teils der Eingangsamplitude veranlaßt die Steuerung (IV)
die dem Binärzählerausgängen nachgeschdlteten Speicher (XVI), deren Zustände zu
speichern, löscht den Binärzähler (III) und steuert sein Einzählen bis zum Ende
des nächsten Amplitudenteils. Die dann an den Ausgängen des Binärzählers (III) vorhandenen
Zustände werden in diesen ebenfalls nachgeschalteten Speichern (XVI) gespeichert.
Danach beginnt der Prozess von neuem.
-
Der Binärzähler (XIII) zählt ständig die vom Oszillator (XI) erzeugten
Impulse bis zum Erreichen des am Vergleicher (XV) vom Baustein zum Umschalten (XIV)
zwisdhen den Speichern (XVI) und Speichern (XVII) bereits anliegenden Bindrwertes
und wird dann durch eine Zustandsänderung des Vergleicherausgangs, der mit dem Löscheingang
des zweiten Binärzähiers (XIII) verbunden ist, auf Null zurückgesetzt, was eine
Ausgangszustandsänderung des mit Invertern vor seinen Eingängen versehenen AND-Gatters
(XVIII), die an dem zweiten Binärzähler (XIII) angeschlossen sind, zur Folge hat.
Jeder Impuls, den das AND-Gatter (XVIII) liefert, führt zu einer #nderung des Zustandes
des an den Ausgang des AND-Gatters (XVIII) angeschlossenen Teilers durch zwei (XIX),
wodurch der hieran angeschlossene Baustein zum Umschalten (XIV) seine Schaltstellung
ändert.