DE3144849A1 - Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen - Google Patents

Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen

Info

Publication number
DE3144849A1
DE3144849A1 DE19813144849 DE3144849A DE3144849A1 DE 3144849 A1 DE3144849 A1 DE 3144849A1 DE 19813144849 DE19813144849 DE 19813144849 DE 3144849 A DE3144849 A DE 3144849A DE 3144849 A1 DE3144849 A1 DE 3144849A1
Authority
DE
Germany
Prior art keywords
adjustment
circular ring
radial distances
inner layer
glass master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813144849
Other languages
German (de)
English (en)
Other versions
DE3144849C2 (cs
Inventor
Günter Dr.-Ing. 8150 Holzkirchen Doemens
Peter Dr.rer.nat. 8031 Eichenau Mengel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19813144849 priority Critical patent/DE3144849A1/de
Publication of DE3144849A1 publication Critical patent/DE3144849A1/de
Application granted granted Critical
Publication of DE3144849C2 publication Critical patent/DE3144849C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
DE19813144849 1981-11-11 1981-11-11 Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen Granted DE3144849A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813144849 DE3144849A1 (de) 1981-11-11 1981-11-11 Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813144849 DE3144849A1 (de) 1981-11-11 1981-11-11 Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen

Publications (2)

Publication Number Publication Date
DE3144849A1 true DE3144849A1 (de) 1983-05-19
DE3144849C2 DE3144849C2 (cs) 1990-07-12

Family

ID=6146166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813144849 Granted DE3144849A1 (de) 1981-11-11 1981-11-11 Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen

Country Status (1)

Country Link
DE (1) DE3144849A1 (cs)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544801A (en) * 1969-05-01 1970-12-01 Fairchild Camera Instr Co Mask design for optical alignment systems
DE2431960B2 (de) * 1973-07-27 1978-10-19 Kasper Instruments Inc., Mountain View, Calif. (V.St.A.) Verfahren zum Erzeugen einer strukturierten Schicht auf einem Substrat mit Hilfe von Photoätzprozessen sowie Einrichtung zur Durchführung dieses Verfahrens
DE2812976B1 (de) * 1978-03-23 1979-07-12 Luether Erich Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktloechern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE2835353A1 (de) * 1978-08-11 1980-02-21 Luther Erich Verfahren zur feststellung des versatzes zwischen kontaktloechern und leiterbahnen bei einer leiterplatte sowie eine leiterplatte zur verwendung in diesem verfahren
DE3006578A1 (de) * 1979-03-12 1980-09-25 Perkin Elmer Corp Bezugsbild zum ausrichten von masken fuer die herstellung von mikroschaltungen, verfahren zum ausrichten einer maske mit einer mikroschaltungsscheibe und verfahren und vorrichtung zum wahrnehmen und ausrichten von derartigen bezugsbildern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544801A (en) * 1969-05-01 1970-12-01 Fairchild Camera Instr Co Mask design for optical alignment systems
DE2431960B2 (de) * 1973-07-27 1978-10-19 Kasper Instruments Inc., Mountain View, Calif. (V.St.A.) Verfahren zum Erzeugen einer strukturierten Schicht auf einem Substrat mit Hilfe von Photoätzprozessen sowie Einrichtung zur Durchführung dieses Verfahrens
DE2812976B1 (de) * 1978-03-23 1979-07-12 Luether Erich Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktloechern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE2835353A1 (de) * 1978-08-11 1980-02-21 Luther Erich Verfahren zur feststellung des versatzes zwischen kontaktloechern und leiterbahnen bei einer leiterplatte sowie eine leiterplatte zur verwendung in diesem verfahren
DE3006578A1 (de) * 1979-03-12 1980-09-25 Perkin Elmer Corp Bezugsbild zum ausrichten von masken fuer die herstellung von mikroschaltungen, verfahren zum ausrichten einer maske mit einer mikroschaltungsscheibe und verfahren und vorrichtung zum wahrnehmen und ausrichten von derartigen bezugsbildern

Also Published As

Publication number Publication date
DE3144849C2 (cs) 1990-07-12

Similar Documents

Publication Publication Date Title
EP0053272B2 (de) Mehrlagen-Leiterplatte und Verfahren zur Ermittlung der Ist-Position innenliegender Anschlussflächen
DE69514016T2 (de) Bohrkoordinaten-Optimierung für mehrschichtige Leiterplatten
DE19829986C1 (de) Verfahren zur Direktbelichtung von Leiterplattensubstraten
DE3541072C2 (cs)
DE8801637U1 (de) Vorrichtung zum Ausrichten einer Trägerplatte für gedruckte Schaltungen, gegenüber der Druckeinrichtung einer Maschine zum Bearbeiten von gedruckten Schaltungen
EP1110439B1 (de) Verfahren und vorrichtung zum kalibrieren eines verfahrwegs und/oder einer winkellage einer haltevorrichtung in einer einrichtung zur herstellung von elektrischen baugruppen sowie kalibriersubstrat
DE8717655U1 (de) Vorrichtung zum Vorbereiten einer mit gedruckten Schaltungen versehenen Multi-Layer-Platine für das automatische Bohren in einer Bohreinrichtung
DE3937988C2 (de) Präzisions-Positionierung mit Hilfe von elektrischen Messungen
EP2868170A1 (de) Verfahren zum einbetten zumindest eines bauteils in eine leiterplatte
DE69524288T2 (de) Apparat und Skala zum Messen einer Dimension eines Objektes
DE4406538A1 (de) Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
DE19605255B4 (de) Verfahren und Vorrichtung zum Betrachten von Beschaltungs- bzw. Verdrahtungsmustern in einer gedruckten Schaltungsplatte
DE3050497C2 (cs)
DE102005053202A1 (de) Vorrichtung zum Vorbereiten einer Mehrschicht-Leiterplatte auf das Bohren von Kontaktierungsbohrungen
DE4406674B4 (de) Verfahren zum Prüfen einer Elektrodenplatte
DE102004049439A1 (de) Bohrvorrichtung zum Bohren von Kontaktierungsbohrungen zum Verbinden von Kontaktierungsflächen von Mehrschicht-Leiterplatten
DE102020113134A1 (de) Bearbeitungsstation und Verfahren zur Bearbeitung von Werkstücken
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
DE3144849A1 (de) Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen
DE19847146A1 (de) Testadapter
EP0602258A1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
DE3417223C2 (de) Verfahren und Vorrichtung zum paßgenauen Lochen von Filmen bei der Herstellung einer gedruckten Schaltung auf einer gebohrten Rohplatte
DE19534313C2 (de) Verfahren zur Erfassung von Position und Versatz von Lagen an Mehrlagenleiterplatten
DE9102817U1 (de) Innenliegende Verbindung zum Aufbau von Multilayerschaltungen
DE3936723C2 (cs)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee