DE3132984A1

DE3132984A1 - Logikanalysator

Info

Publication number: DE3132984A1
Application number: DE19813132984
Authority: DE
Inventors: Wolfgang Dipl.-Ing. 7500 Karlsruhe Pickavé
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-08-20
Filing date: 1981-08-20
Publication date: 1983-03-10
Also published as: DE3132984C2

Description

Logikanalysator
Logikanalysatoren, die z. B. in der DE-OS 25 53 657 beschrieben sind, dienen dazu, den zeitlichen Verlauf von Signalen zu erfassen und für eine Auswertung bereitzustellen. Meistens werden die Signale auf dem Bildschirm eines Sichtgerätes dargestellt. Die Signale sind im allgemeinen binäre Signale. Es wurde jedoch auch schon vorgeschlagen, analoge Signale zu erfassen und gegebenenfalls darzustellen. Mit dem bekannten Logikanalysator werden die Eingangssignale mit einer konstanten Frequenz abgetastet, in einen Speicher eingetragen, aus dem sie zur Darstellung mit einem Sichtgerät ausgelesen werden können. Das Abtasten der Eingangssignale mit konstanter Frequenz hat den Nachteil, daß der Zeitpunkt von Signaländerungen mit einem Fehler erfaßt wird, der bis zu einer Abtastperiode betragen kann. Durch Erhöhen der Abtastfrequenz kann man zwar diesen Fehler verkleinern, muß aber wegen der entsprechend größeren Anzahl von Abtastwerten den Speicher vergrößern.
In der DE-OS 24 39 102 ist ein Verfahren zum Umsetzen von Bildern in digitale Daten beschrieben, bei dem die Bilder zeilenweise abgetastet und in ein elektrisches Signal umgewandelt werden. Es werden die Bildkoordinaten festgestellt, an denen sich die Helligkeit in Abtastrichtung ändert. Mit diesem bekannten Verfahren soll die Redundanz bei der Bildspeicherung verringert und damit nur ein kleiner Bildspeicher benötigt werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Logikanalysator der im Oberbegriff des Anspruchs 1 angegebenen Art zu schaffen, mit dem Signale bei kleinem Zeitfehler aufgenommen werden können, ohne daß ein großer Speicheraufwand erforderlich ist.
Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst.
Mit dem neuen Logikanalysator findet daher nur dann eine Eintragung in den Speicher statt, wenn ein Eingangssignal sich ändert. Bei konstanten Eingangssignalen gibt es keine Speichereintragungen d. h., der benötigte Speicherplatz hängt von der Zahl der Signaländerungen ab. Gespeichert wird die Zeit, zu der eine Signaländerung eintrat oder die Zeitdauer von einer Signaländerung bis zur nächsten.
Im letzteren Falle wird der Zeitzähler bei jeder Signaländerung zurückgesetzt. Die Adressen für den Speicher können in einem Adressenzähler gebildet werden, dessen Stand mit jedem Einschreibimpuls um Eins erhöht wird.
Unter Signaländerung braucht nicht jede Signaländerung verstanden sein, sondern es wird z. B. nur bei einer bestimmten Art der Signaländerung der Zeitwert abgespeichert, etwa bei Auftreten einer bestimmten Folge von Signaländerungen oder, wenn mehrere Signale parallel anliegen, beim Auftreten einer bestimmten Signalkombination. Auch kann es sich um ein intern im Logikanalysator erzeugtes Signal handeln.
Im allgemeinen ist an den Speicher eine Speicherausgabeschaltung angeschlossen, die mit der Auswerteeinrichtung verbunden ist. Die Speicherausgabeschaltung kann auch dazu verwendet werden, die gespeicherten Zeiten, zu denen Anderungen des Eingangssignals aufgetreten sind, und damit die Eingangssignale zurückzugewinnen. Hierzu kann ein Vorwahlzähler verwendet werden, der mit den aus dem Speicher ausgelesenen Zeitwerten voreingestellt wird, dessen Zähleingang Taktimpulse zugeführt sind und der bei Erreichen des voreingestellten Zeitwertes die Änderung des Ausgangs- signales und den Abruf des nächsten Zeitwertes aus dem Speicher veranlaßt. Sind die Zeitwerte Zeitdifferenzen zwischen den Signaländerungen, setzt sich der Vorwahlzähler nach Erreichen des voreingestellten Zeitwertes jeweils auf Null zurück.
Im einfachsten Falle wird nur ermittelt und gespeichert, daß eine Änderung des Eingangssignals aufgetreten ist, nicht jedoch, welcher Art die Änderung war und welchen Zustand das Eingangssignal vor der Änderung hatte. Es brauchen nur die Zeitwerte gespeichert zu werden. Um die Störsicherheit zu verbessern, kann man den Signaländerungsdetektor so ausbilden, daß er je nach Art der Signaländerung unterschiedliche Signalkombinationen, im folgenden Signalcodes genannt, abgibt, die zusammen mit den Zeitwerten in den Speicher eingetragen werden. In diesem Falle enthält die Speicherausgabeschaltung einen Signaländerungsdecodierer, in den die Signalcodes ausgelesen werden und der Signale abgibt, die den Eingangssignalen entsprechen.
Diese Signale können z. B. in einen Bildspeicher eingetragen werden, aus dem sie als Videosignale einem Sichtgerät zugeführt werden. Auch können sie einem Schreiber oder einem Rechner zugeführt werden, der sie. miteinander oder mit Sollwerten vergleicht oder in sonstiger Weise auswertet. Mit einer solchen Anordnung können die positiven und negativen Flanken des Eingangssignals mit unterschied lichen Signalkombinationen gekennzeichnet werden. Mit weiteren Signalcodes kann angegeben werden, ob das Eingangssignal eine Amplitude hat, bei der es zwar einen unteren vorgegebenen Pegel überschreitet, aber einen oberen Pegel auch nicht überschritten hat, also in einem nicht zulässigen Bereich liegt. Es kann somit eine fehlerhafte Amplitude angezeigt werden.
Vorteilhaft ist es auch, nicht nur die Änderungen des Eingangssignals, sondern auch dessen Status festzustellen und als Signalcode zu speichern, damit der Pegel des Eingangs- signals am Beginn des Einspeicherns festgestellt und das Ausgangssignal entsprechend eingestellt werden kann. Die Kenntnis über den Zustand des Eingangssignals ist auch zweckmäßig in dem Fall, daß die Kapazität des Zeitzählers nicht ausreicht und dieser einen Uberlaufimpuls während des Einspeichervorganges abgibt. Dieser Uberlaufimpuls kann dazu benutzt werden, den Zustand des Eingangssignals abzufragen und den entsprechenden Signalcode einzuschreiben.
Nach dem Auftreten einer Signaländerung können während einer Totzeit, die im wesentlichen von der Speicherzykluszeit bestimmt ist, keine weiteren Signaländerungen bearbeitet werden. Zum Feststellen und Speichern solcher Signaländerungen kann man einen Zwischenspeicher vorsehen, der während der beim Bearbeiten von Signaländerungen bestehenden Totzeiten weitere Signaländerungen erfaßt und nach Ablauf der Totzeiten zur weiteren Bearbeitung abgibt.
Der Zwischenspeicher kann z. B. den Zustand des Eingangssignals nach jeder abgespeicherten Signaländerung speichern.
Nach Beendigung der Totzeit wird verglichen, ob das dann anliegende Eingangssignal mit dem zwischengespeicherten Signal übereinstimmt. Ist dies nicht der Fall, ist zwischenzeitlich eine Signaländerung eingetreten, und es wird ein Meldesignal abgegeben, das zu einem Abspeichervorgang führt. Ein solcher Zwischenspeicher kann mit dem Signaländerungsdetektor in der Weise zusammengefaßt werden, daß zwei bistabile Kippstufen vorgesehen sind, die vom Eingangssignal geschaltet werden und deren Ausgangssignale miteinander verglichen werden. Die eine Kippstufe ist während der Bearbeitung von Signaländerungen gesperrt. Im Falle einer Änderung des Schaltzustandes der zweiten Kippstufe während der Bearbeitung von Signaländerungen wird ein Meldesignal abgegeben. Mit mehr Aufwand kann auch die Art und die Anzahl der Signaländerungen und deren genauer Zeitpunkt zwischengespeichert werden.
Im allgemeinen wird mit Logikanalysatoren nicht ein einziges Signal erfaßt und dargestellt, sondern es ist eine Vielzahl von Eingangskanälen vorhanden, welchen die Eingangssignale zugeführt sind. In diesem Falle besteht eine Möglichkeit der Abspeicherung darin, jedem Eingangskanal einen Speicherbereich zuzuordnen und die Eingangssignale in den zugehörigen Bereichen abzuspeichern. Zur Wiedergabe des im n-ten Kanal aufgetretenen Eingangssignals wird dann der dem n-ten Kanal zugeordnete Speicherbereich ausgelesen. Davon ausgehend gibt es weitere Möglichkeiten, z. B. können bei jeder Änderung jedes Eingangssignals alle Eingangssignale abgefragt werden und die Abfrageergebnisse in den einzelnen Speicherbereichen hinterlegt werden. In diesem Falle werden auch Signale erfaßt, die sich nicht geändert haben. Um den hierfür notwendigen Speicherplatz einzusparen, kann man in den einzelnen Speicherbereichen auch nur die in dem zugehörigen Signal festgestellten Signaländerungen eintragen. Die Zeitwerte können dabei von einem zentralen Zeitzähler geliefert werden, wobei, falls nur die Differenzzeiten von einer Signaländerung in einem Kanal bis zur nächsten Signaländerung, die in einem anderen Kanal sein kann, gespeichert sind, alle Zeitwerte ausgelesen werden müssen. Es kann auch je Kanal ein Zeitzähler vorgesehen sein; die von diesem gelieferten Zeitwerte werden gespeichert. Vorteilhaft ist es, den einzelnen Kanälen anstelle von Bereichen eines Speichers gesonderte Speicher zuzuordnen. Ein- Abspeichern in einem Kanal hat dann keine Totzeit für das Abspeichern in einem anderen Kanal zur Folge.
Die zeitliche Auflösung kann auch im Falle von mehreren Eingangskanälen mit Hilfe von Zwischenspeichern verbessert werden, in denen Signaländerungen während der Totzeiten festgehalten werden. Ist nur ein einziger Zwischenspeicher für alle Kanäle vorgesehen, kann zunächst nur eine Aussage darüber gemacht werden, ob in irgend einem Kanal eine Änderung eingetreten ist. Mit einer anschließenden Abfrage aller Kanäle kann man den oder die Kanäle mit Signaländerungen ermitteln. Man kann auch für jeden Kanal einen Zwischenspeicher vorsehen.
Ist für jeden Kanal ein Speicher oder ein Speicherbereich vorhanden, so muß dessen Größe entsprechend der Zahl der in diesem Kanal auftretenden Signaländerungen bemessen sein. Für die Mehrzahl der Kanäle wird daher die vorgesehene Speichergröße nicht ausgenutzt werden, während sie für andere Kanäle nicht ausreichen kann. Eine gleichmäßigere Speicherauslastung wird erreicht, wenn den Kanälen Kanalnummern zugeordnet werden und bei einer Signaländerung in einem Kanal dessen Kanalnummer zusammen mit dem Zeitwert gespeichert wird. Zusammengehörige Kanalnummern und Zeitwerte sowie gegebenenfalls Signalcodes stehen daher unter derselben Adresse in dem Speicher. Zweckmäßig wird dieser in der Reihenfolge des Auftretens der Signaländerungen gefüllt und ausgelesen.
Häufig besteht das Problem, daß in den einzelnen Eingangskanälen kurze Störimpulse auftreten, die in induktiven oder kapazitiven Einstreuungen, langen Leitungsverbindungen, schlechten Masseanschlüssen und dergleichen ihre Ursache haben können. Mit dem neuen Logikanalysator können solche Störimpulse leicht erkannt werden, da die Signale in Form von Zeitwerten dargestellt werden. Insbesondere, wenn die Zeitwerte Differenzzeiten zwischen je zwei Signaländerungen sind, wird die Dauer der Impulse unmittelbar angegeben. Störimpulse können somit daran erkannt werden, daß Zeitdifferenzen auftreten, die kleiner als ein Grenzwert sind. Dieser Grenzwert kann fest vorgegeben sein, kann aber auch aus den gemessenen Zeitwerten abgeleitet werden. Eine erste Möglichkeit der Störsignalausblendung besteht darin, daß stets die Zeitdifferenz bis zur letzten Signaländerung gebildet und das Abspeichern der nächsten Signaländerung nur dann freigegeben wird, wenn die Zeitdifferenz einen vorgegebenen Betrag überschreitet. Eine andere Möglichkeit besteht darin, zunächst alle Signaländerungen abzuspeichern und nach Abschluß des Einspeichervorganges alle Zeitwerte und gegebenenfalls Signalcodes einer Logikschaltung zuzuführen, welche die Zeitwerte von aufeinanderfolgenden Signaländerungen mit einem vorgegebenen oder aus der Gesamtheit der Zeitwerte gebildeten Grenzwert vergleicht und die Zeitwerte sowie gegebenenfalls die zugehörigen Signalcodes aussortiert, die zu Signaländerungen gehören, die in einem kürzeren Abstand als dem Grenzzeitwert aufeinanderfolgten. Dieses nachträgliche Korrigieren der gespeicherten Werte kann nach allen möglichen Kriterien erfolgen.
Insbesondere ist es möglich, den Grenzwert aus der Gesamtheit der gespeicherten Zeitwerte abzuleiten.
Von Logikanalysatoren wird häufig verlangt, daß sie nicht nur binäre Signale aufzeichnen können, sondern daß mindestens ein Kanal auch zur Aufzeichnung von Analogsignalen vorhanden ist. Beim neuen Logikanalysator erfolgt, falls ein Eingangssignal für Analogsignale vorgesehen ist, die Analogsignalaufzeichnung in gleicher Weise wie die Aufzeichnung von Binärsignalen, indem das Analogsignal nicht in einem konstanten Zeittakt in ein Digitalsignal umgesetzt wird, sondern daß nur dann eine Umsetzung erfolgt, wenn sich das Analogsignal um einen vorgegebenen Betrag geändert hat. Es ist also in mindestens einem Kanal ein Analog-Digital-Umsetzer vorhanden, dem ein Signalspeicher nachgeschaltet ist. Die Größe des Analogsignals bei der jeweils letzten Analog-Digital-Umsetzung wird gespeichert und mit dem jeweiligen Eingangssignal verglichen. Der nächste Umsetz- und Abspeichervorgang wird eingeleitet, wenn die Differenz zwischen dem gespeicherten Signal und dem Eingangssignal einen vorgegebenen Wert erreicht. Zusammen mit dem Ausgangswert des Analog-Digital-Umsetzers wird dann der Stand des Zeitzählers abgespeichert.
Anhand der Zeichnungen werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erläutert.
Die Figuren 1 und 2 zeigen Ausführungsbeispiele der Erfindung, mit denen bei jeder Änderung eines Eingangssignals der Status aller Eingangskanäle abgefragt wird.
In Figur 3 ist das Prinzipschaltbild eines Ausführungsbeispiels dargestellt, in dem jedem Kanal eine Kanalnummer zugeordnet ist und die Signaländerungen und Zeitwerte aller Kanäle in einem Speicher abgespeichert sind.
Figur 4 zeigt ein Ausführungsbeispiel mit kurzer Totzeit.
Die Figuren 5 bis 9 veranschaulichen die Funktionen der Schaltungen nach den Figuren 1 bis 4.
In Figur 10 ist eine Schaltung zum Feststellen von Signaländerungen während der durch das Abspeichern der Zeitwerte bedingten Totzeiten gezeigt.
Die Figuren 11 und 12 verdeutlichen die Funktion der Schaltung nach Figur 10.
In Figur 13 ist das Schaltbild einer Anordnung zum Abspeichern von Analogsignalen gezeigt.
Die Figuren 14 bis 16 veranschaulichen die Arbeitsweise der Schaltung nach Figur 13.
In Figur 1 ist mit TK1 ein Tastkopf bezeichnet, dem eine Vielzahl von Eingangssignalen zugeführt werden kann. Außer den Einrichtungen zum Abgreifen der Eingangssignale enthält der Tastkopf TK1 Eingangsverstärker, die auf je einen Ausgang geführt sind. An diese Ausgänge ist ein Signaländerungsdetektor SVDO und ein Speicher SP1 angeschlossen, wobei jedem Eingangskanal ein Speicherbereich K1, K2 ... Kn innerhalb eines Signalspeicherbereiches SSP1 zugeordnet ist. Die Eingangssignale werden in Form von Wörtern gespeichert, wobei im Ausführungsbeispiel nach Figur 1 jedem Signal ein Bit zur Verfügung steht. Selbstverständlich können je Kanal auch mehrere Bit vorgesehen sein, damit die Signale genauer definiert werden können.
Ändert sich ein Eingangssignal, gibt der Signaländerungsdetektor SVDO, der je Eingangskanal ein Differenzierglied enthält, einen Impuls an eine Steuereinheit STE1 ab, den diese zu einem Schreibimpuls für den Speicher SP1 umformt.
Dieser bewirkt die Ubernahme sämtlicher Eingangssignale in die jeweils zugehörigen Bereiche des Speichers SP1, und zwar in eine Speicherzelle, die durch eine in der Steuereinheit STE1 enthaltene Adresse bestimmt ist. Diese Adresse wird mit einem in der Steuereinheit STE1 enthaltenen Adressenzähler gebildet, dessen Stand mit jedem Schreibimpuls um Eins erhöht wird.
Mit jedem von der Steuereinheit STE1 abgegebenen Schreibimpuls werden nicht nur die Eingangssignale in den Signalspeicherbereich SSP1 übernommen, sondern es wird auch der Stand eines Zeitzählers ZZ1 als Zeitwert in einen Zeitspeicherbereich ZSP1 eingetragen, und zwar unter jeweils derselben Adresse wie die Eingangssignale. Der Zeitzähler ZZ1 summiert die Ausgangsimpulse eines programmierbaren Frequenzteilers PT auf, der an einen Taktgeber TG1 angeschlossen ist. Der programmierbare Teiler PT wird entsprechend der gewünschten zeitlichen Auflösung eingestellt, mit der Signaländerungen erfaßt werden sollen. Der Zeitzähler ZZ1 kann so betrieben werden, daß er mit Beginn des Einspeichervorganges auf Null zurückgestellt wird und bis zum Ende des Einspeichervorganges hochgezählt wird. In diesem Falle geben die im Speicherbereich ZSP1 enthaltenen Zeitwerte die jeweilige Zeitdifferenz vom Beginn des Einspeichervorganges bis zur jeweiligen Signaländerung an.
Die Kapazität des Zeitzählers ZZ1 und der Zellen des Zeit speichers ZSP1 muß daher so groß sein, daß auch die Zeitwerte von Signaländerungen, die am Ende des Abspeichervorganges auftreten, gespeichert werden können. Die Kapazität läßt sich dadurch verkleinern, daß im Falle des Überlaufs des Zählers ZZ1 die Steuereinheit STE1 einen Einschreibimpuls abgibt. Die folgenden Zeitwerte sind dann auf den Zeitpunkt bezogen, zu dem der Überlauf impuls aufgetreten ist.
Die Kapazität des Zeitzählers ZZ1 und des Zeitspeichers ZSP1 kann dadurch kleingehalten werden, daß der Zeitzähler ZZ1 mit jedem Impuls des Signaländerungsdetektors SVDO auf Null zurückgesetzt wird. Die in den Zeitspeicher ZSP1 eingetragenen Zeitwerte geben dann nur die Zeitdifferenz zwischen zwei aufeinanderfolgenden Signaländerungen an.
Auch in diesem Falle kann der Zeitzähler ZZ1 so betrieben werden, daß bei einem Überlauf ein Schreibimpuls erzeugt wird.
In Figur 5 ist als Beispiel der zeitliche Verlauf von drei Eingangssignalen kl, k2, k3 dargestellt. Der Einspeichervorgang soll zum Zeitpunkt t0 beginnen. Zu diesem Zeitpunkt haben die drei Signale kl, k2, k3 die Zustände "O", "O", 111", und der Stand des Zeilenzählers ZZ1 ist "ovo". Die Zustände der Eingangssignale werden in die Speicherbereiche K1, K2, K3 und der Stand des Zeilenzählers in den Speicherbereich ZSP1 derselben Speicherzelle eingetragen. Demgemäß ist in der ersten Speicherzelle die Signalkombination "001000" gespeichert (siehe Figur 6).
Nach einer Zeit TS, die drei Zeiteinheiten dauert, ändern sich die Signale k2, k3. Der Signaländerungsdetektor SVDO stellt dies fest und gibt einen Übernahme impuls auf den Speicher SP1, so daß in die Bereiche K1, K2, K3 der nächsten Speicherzelle der Signalcode "010" und in den Bereich ZSP1 der Zeitwert "011" eingetragen wird. Bis zur folgenden Änderung des Signales kl dauert es nur eine Zeit T2 von einer Zeiteinheit. In die dritte Speicherzelle wird daher die Signalkombination "110001" eingetragen. Die weiteren Speichereintragungen verlaufen entsprechend.
Die Ausgangssignale des Tastkopfes TK1 (Figur 1) gelangen auch auf einen Zwischenspeicher ZWS. Dieser erhält ebenso wie die Steuereinheit STE1 bei jeder Änderung eines Eingangssignals vom Signaländerungsdetektor SVDO einen Übernahmeimpuls, so daß er den nach der Signaländerung erreichten Zustand der Eingangssignale zwischenspeichert.
Nach Ablauf einer vorgegebenen Zeit, die gleich der Totzeit ist, innerhalb welcher der Speicher SP1 keine weiteren Signale aufnehmen kann, prüft der Zwischenspeicher ZWS, ob die dann ihm vom Tastkopf TKS zugeführten Signale mit den gespeicherten Signalen übereinstimmen. Ist dies der Fall, gibt er einen Impuls an die Steuereinheit STE1, welche die Ubernahme der Ausgangssignale des Tastkopfes TKl und des Zeitzählers ZZ1 in den Speicher SP1 bewirkt. Ferner wird die Adresse des Speichers SP1 um Eins erhöht und der Zeitzähler ZZ1 zurückgesetzt. Es kann auch so vorgegangen werden, daß anstelle des Standes des Zeitzählers ZZ1 oder zusätzlich eine besondere Kennziffer in den Speicher eingetragen wird, die angibt, daß der zugehörige Speichereintrag vom Zwischenspeicher ZWS ausgelöst wurde.
Das Auslesen aus dem Speicher SP1 wird von der Steuereinheit STE1 gesteuert. Der Zeitzähler ZZ1 dient dabei als Vorwahlzähler, der mit den Zeitwerten aus dem Zeitspeicherbereich ZSP1 voreingestellt wird. Selbstverständlich könnte auch ein gesonderter Vorwahlzähler verwendet werden. Jedesmal, wenn der Zeitzähler ZZ1 den voreingestellten Wert erreicht, wird die Speicherzelle mit der nächsthöheren Adresse ausgelesen. Auf diese Weise werden an den Ausgängen des Signalspeichers SSP1 Signale erzeugt, die den Eingangssignalen entsprechen. Da jedoch die Frequenz der dem Zeitzähler ZZ1 zugeführten Impulse mittels des programmierbaren Teilers PT beim Ein- und Ausspeichern verschieden sein kann, sind die Ausgangssignale des Speichers SPI im Vergleich zu den Eingangssignalen zeitlich gedehnt oder verkürzt. Im allgemeinen wird man eine Dehnung wählen, damit für die Auswertung der Signale mehr Zeit zur Verfügung steht.
Im Ausführungsbeispiel werden die Ausgangssignale des Speichers SP1 u. a. einer Auswerteeinheit AWE zugeführt. Dort können sie nach verschiedenen Kriterien geprüft werden.
Ferner ist dem Speicher SP1 ein Sichtgerät SG nachgeschaltet, auf dessen Bildschirm Zeitdiagramme der Eingangssignale dargestellt werden sollen. Hierzu werden die Signale aus dem Speicher SP1 in einen Bildspeicher BS übernommen, der im allgemeinen kleiner als der Speicher SP1 ist. An diesen ist ein Videosignalgeber VSG angeschlossen, der für die Ansteuerung des Sichtgerätes SG geeignete Videosignale sowie die erforderlichen Austast- und Synchronimpulse liefert. Ferner steuert der Videosignalgeber das Auslesen des Bildspeichers BS. Dem Videosignalgeber können ferner Signale von der Auswerteeinheit AWE zugeführt sein, mit denen auch Besonderheiten der Diagramme und damit der Eingangssignale sichtbar gemacht werden. In der Anordnung nach Figur 1 werden dem Bildspeicher BS Signale zugeführt, die den Eingangssignalen entsprechen. Der Bildspeicher kann daher in bekannter Weise arbeiten. Es ist jedoch auch möglich, einen Bildspeicher zu verwenden, in den die im Speicher SP1 enthaltenen Werte unverändert übertragen werden.
Es muß dann dafür gesorgt werden, daß die in den Speicherbereichen K1, K2 ... Kn enthaltenen Werte zu solchen Zeitpunkten und mit solcher Dauer dem Videosignalgeber VSG zugeführt werden, daß auf dem Bildschirm des Sichtgerätes SG die Diagramme mit einer gemeinsamen Zeitachse erscheinen.
Das Sichtgerät soll nach dem Fernsehprinzip arbeiten, d. h.
ein Elektronenstrahl tastet zeilenweise den Bildschirm ab.
Die im Bildspeicher enthaltenen Werte müssen synchron zur Ablenkung des Elektronenstrahls ausgelesen werden. Die Zeitachse der darzustellenden Diagramme verläuft in Zeilenrichtung des Sichtgerätes, d. h., die gespeicherten Werte müssen mit Zeilenfrequenz ausgelesen werden. Die Signalcodes sind einem Multiplexer zugeführt, der z. B.
so gesteuert ist, daß die Signale im Eingangskanal KS in einem Bildschirmbereich I dargestellt werden, die Eingangssignale im Kanal K2 in einem Speicherbereich II und die Eingangssignale im Kanal Kn z. B. in einem Bildschirmbereich III. Die Dauer der dem Videosignalgeber VSG zuge führten Impulse kann mit Hilfe eines Vorwahlzählers gebildet werden, dem die Zeitwerte und Impulse konstanter Frequenz zugeführt sind. Durch Erhöhen oder Erniedrigen der Frequenz können Diagramme gedehnt oder gestaucht werden.
Der bisher beschriebene Logikanalysator arbeitet nur passiv, d. h., er erfaßt Signalfolgen, z. B. wenn eine oder mehrere Triggerbedingungen erfüllt sind oder wenn irgendein Ereignis bzw. Ereigniswechsel an irgend einem Eingangskanal aufgetreten ist. Er trägt jedoch nichts dazu bei, den Zustand der Erfüllung der Triggerwortbedingungen für die gewünschte Ereignisaufzeichnung herbeizuführen, d. h.
die zu prüfenden Bausteine in eine definierte Ausgangslage zu bringen und sie dann sozusagen zum Sprechen und Reagieren in Form der gewünschten und erwarteten Signalreaktion zu bewegen, um später feststellen zu können, ob sie ihre zugedachte Funktion im Verbund mit anderen Moduln auch erfüllen können. Einer Weiterbildung der Erfindung liegt der Gedanke zugrunde, den Logikanalysator auch für die Speicherung der Initialisierungssignale mitzubenutzen, um auf diesem Wege über den zu prüfenden Baustein erst die Triggerwortbedingung zum Abspeichern von definierten und reproduzierbaren Signalfolgen automatisch und schnell zu bekommen, die dann erst eindeutig mit den erwarteten, in einem Referenzspeicher befindlichen Signalfolgen-verglichen werden können. Mit einem solchen Logikanalysator könnte ein wahlfreier, mehrkanalparalleler und zeitparalleler Stimulibetrieb durchgeführt werden, z. B. für DMA-Adressierung, Datenwortsimulation, Bitmustertest usw. Damit wird aus einem wie ein Oszillograph passiv arbeitenden Logikanalysator ein aktiv arbeitendes Meß- und Darstellungsgerät, welches in der Lage ist, Logikzustandsuntersuchungen von komplizierten, zeitparallelen, digital arbeitenden Systemen vorzunehmen, und zwar weitgehend ohne zusätzliche externe Schaltungen, Füt diese Stimuli-Betriebsart enthält die Anordnung nach Figur 1 eine Ausgabeeinheit AE, der die Ausgangssignale des Speichers SP1 zugeführt sind und an welche die zu prüfende Schaltung angeschlossen werden kann, mit der auch der Tastkopf TK1 verbunden ist. Der Speicher SP1 enthält nicht nur Zellen, die mit Daten gefüllt wurden, die aufgrund von dem Tastkopf TK1 zugeführten Eingangssignalen erzeugt wurden, son- dern Zellen, in denen auch Stimuliwerte gespeichert sind, die aufgrund der Betriebsdaten der zu prüfenden Schaltung gebildet wurden. Zum Prüfen der Schaltung werden dann zunächst diese Stimuliwerte aus dem Speicher SP1 ausgelesen. Darauf wird die Reaktion des Prüflings mit dem Speicher SPR erfaßt. Im Ausführungsbeispiel nach Figur 1 ist für diese beiden Funktionen des Logikanalysators nur ein Speicher vorhanden. Selbstverständlich kann man auch einen gesonderten Speicher für die Stimuliwerte vorsehen, so daß gleichzeitig die Stimuliwerte an den Prüfling gegeben und dessen Reaktion überprüft werden kann. Ferner können im Speicher SP1 oder in einem zusätzlichen Speicher Sollwerte untergebracht sein, die in der Auswerteeinheit mit den tatsächlich erfaßten Reaktionen des Prüflings verglichen werden. In dem Falle, daß die Stimuliwerte in einem gesonderten Speicher untergebracht sind, können sie bei der Ausgabe im Speicher SP1 zusammen mit den Reaktionssignalen des Prüflings gespeichert werden, so daß aus den gespeicherten Zeitwerten die Reaktionszeit des Prüflings gemessen werden kann. Die Ausgabe der Stimuliwerte kann abhängig gemacht werden von Systemeingangskombinationen zur Simulation von interaktiven Vorgängen am Prüfling.
Damit wird der Logikanalysator eine Art intelligenter, programmierbarer Zustandssimulator für Realtime oder statischen Testbetrieb. Die Stimuliwerte können reine Zeitwerte sein, welche die Zeitpunkte für die Abfrage der Eingangssignale bestimmen.
Figur 2 zeigt eine Schaltung mit Signaländerungsdetektoren SVD1, SVD2, die in die Signalkanäle geschaltet und übereinstimmend aufgebaut sind. Sie enthalten jeweils eine bistabile Kippstufe FF1, deren Vorbereitungseingang D die Eingangssignale zugeführt sind. Die Eingangssignale gelangen ferner auf je ein Exklusiv-ODER-Glied EXO1, dessen zweiter Eingang an die bistabile Kippstufe FF1 angeschlossen ist. Es wird also der Schaltzustand der Kippstufe FF1 mit dem Eingangssignal verglichen. Im Normalzustand sind die beiden Signale gleich Ändert sich jedoch das Eingangssignal, gibt das ODER-Glied EXO1 einen Impuls ab, der auf die Takteingänge T der bistabilen Kippstufen aller Signaländerungsdetektoren gelangt. Diese übernehmen daher die Eingangssignale. Ihre Ausgangssignale gelangen über eine Einschreibsteuerung ES auf einen Signalspeicher SSP2.
Die Ausgangsimpulse der ODER-Glieder EXO1 gelangen ferner als Rücksetzimpulse auf einen Zeitzähler ZZ2, als Ubernahmeimpulse auf den Signalspeicher SSP2 und einen Zeitspeicher ZSP2 und über ein Verzögerungsglied VZ auf einen Adressenzähler ADZ. Jedesmal dann, wenn ein Exklusiv-ODER-Glied EXOl eine Signaländerung feststellt, wird daher der Status aller Eingangssignale in den Signalspeicher SSPS und der Stand des Zeitzählers ZZ2 in den Zeitspeicher ZSP2 übernommen,und undferner wird nach der Übernahme der Eingangssignale und der Zeitwerte der Stand des Adressenzählers ADZ um Eins erhöht. Im übrigen arbeitet die Anordnung nach Figur 2 entsprechend der nach Figur 1, so daß eine ins einzelne gehende Beschreibung ihrer Funktion nicht erforderlich ist.
In der Anordnung nach Figur 3 sind die Ausgapgssignale eines Tastkopfes TK2 mehreren Signaländerungsdetektoren SVD3, SVD4, SVD5 ... zugeführt. In jedem von ihnen ist eine Kanalnummer enthalten. Im Falle, daß eine Änderung des Eingangssignals festgestellt wird, wird diese Kanal nummer einem Kanalspeicherbereich KSP eines Speichers SP2 zugeführt. Ferner sind die Signaländerungsdetektoren so ausgebildet, daß sie die Art der Signaländerung und auch den Status des Eingangssignals feststellen und anzeigen können. Beispielsweise kann angezeigt werden, ob ein Signalübergang von H nach L oder von L nach H stattgefunden hat, ob das Anliegen des Signals L oder H ist, ob es weder L noch H ist, also einen nicht zulässigen Pegel einnimmt, ob eine Signaländerung von L in Richtung H stattgefunden hat, ohne den H-Pegel zu erreichen oder umgekehrt, ob eine Änderung von H in Richtung L eingetreten ist, ohne den vorgeschriebenen L-Pegel einzunehmen. Um eine solche Vielzahl von Signalen und Signaländerungsarten anzuzeigen, müssen die Signaländerungsdetektoren SVD3, SVD4 ... Signalcodes von je drei Bit ausgeben, die in einem gesonderten Signalspeicherbereich SSP2 des Speichers SP2 eingetragen werden. Die Signaländerungsdetektoren SVD3, SVD4, SVD5 .-..
sind so miteinander verkoppelt, daß sie nicht gleichzeitig Signale auf den Speicher SP2 aufschalten können.
Einem dritten Bereich ZSP2 wird, ähnlich wie in den Anordnungen nach den Figuren 1 bis 3, der Stand eines Zeilenzählers ZZ3 zugeführt, der Taktimpulse von einem Taktgeber TG2 erhält, Der Zeitzähler ZZ3 kann wie in der Anordnung nach Figur 1 so betrieben werden, daß er vom Beginn des Einspeichervorganges an bis zum Ende hochgezählt wird, daß also die im Speicher SP2 enthaltenen Zeitwerte die Zeitdifferenz zwischen dem Beginn des Einspeichervorganges und dem Auftreten der Signaländerung angeben. Es ist jedoch auch möglich, den Zeitzähler ZZ3 bei jeder Signaländerung zurückzusetzen, so daß die Zeitwerte die Differenzen zwischen je zwei aufeinanderfolgenden Signaländerungen angeben. Schließlich besteht noch die Möglichkeit, in jedem Signaländerungsdetektor einen Zeitzähler vorzusehen bzw.
jedem Eingangskanal einen Zeitzähler zuzuordnen und die Zeitzähler dann zurückzusetzen, wenn in den ihnen zugeordneten Kanälen eine Eingangssignaländerung auftritt. In diesem Falle geben die Zeitwerte die Zeitdifferenzen zwischen zwei Signaländerungen in demselben Eingangskanal an.
Vorteilhaft ist es, zu Beginn des Einschreibvorganges oder im Falle des Überlaufs des Zeitzählers ZZ3 den Status aller Eingangssignale abzufragen und abzuspeichern.
Das Einschreiben der Signalcodes, der Kanalnummern und der Zeitwerte wird von einer Steuereinheit STE2 gesteuert, der das Feststellen einer Signaländerung von den Signaländerungsdetektoren gemeldet wird. Sie gibt daraufhin einen Schreibimpuls auf den Speicher SP2. Ferner liefert sie die Adresse für die jeweilige Speicherzelle. Nach jedem Einschreibvorgang wird die Adresse um Eins erhöht. Während des Einschreibvorganges, das ist im wesentlichen die Zykluszeit des Speichers SP2, innerhalb der keine weitere Abspeicherung durchgeführt werden kann, gibt die Steuereinheit STE2 einen Sperrimpuls auf die Signaländerungsdetektoren, Signaländerungen, die während dieser Totzeiten auftreten, werden dennoch erkannt. Hierzu enthalten die Signaländerungsdetektoren Zwischenspeicher, die im Falle von Signaländerungen, die während der Totzeiten auftreten, gesetzt werden, und die, falls sie gesetzt sind, nach Ablauf der Totzeit zu einem weiteren Speichereintrag führen. Ein Signaländerungsdetektor mit einem solchen Zwischenspeicher wird weiter unten anhand der Figur 9 beschrieben werden.
Das Auslesen der Signale aus dem Speicher SP2 steuert die Steuereinheit STE2, Die ausgelesenen Signale gelangen auf eine Speicherausgabeschaltung SAS, die im wesentlichen aus einem Signaldecodierer SDC, einem Kanaldecodierer KDC und einem Vorwahlzähler VWZ besteht. Im Signaldecodierer SDC wird der Signalcode decodiert, der Vorwahlzähler VWZ gibt die Dauer des jeweiligen Signalzustandes an und der Kanaldecodierer KDC ordnet die Signale den Ausgängen bzw. Ausgabespeichern zu. Die aus dem Speicher SP2 ausgelesenen Signale können auch nach Umformung in ein Videosignal auf dem Bildschirm eines Sichtgerätes als Zeitdiagramme dargestellt werden.
Anhand der Figuren 5 und 7 wird im folgenden die Arbeitsweise der Anordnung nach Figur 3 veranschaulicht. Die Nummer des ersten Kanals mit dem Signal kl sei "01", die Nummer des zweiten Kanals K2 sei "10" und die des dritten Kanals "11". Dem Signalpegel L ist der Signalcode "00", dem Pegel H der Code "11", dem Übergang von Signal L nach Signal H der Code "10" und dem Übergang von H nach L der Code "O1" zugeordnet. Wie in Figur 5 veranschaulicht, wer- den die Kanalnummern in einen Kanalspeicherbereich KSP des Speichers SP2, der Signalcode in einen Signalspeicherbereich SSP2 und der Zeitwert in einen Zeitspeicherbereich ZSP2 eingetragen. Zu Beginn des Einschreibvorganges werden zunächst sämtliche Kanäle abgefragt, Danach erfolgt nur noch dann ein Eintrag, wenn sich ein Signal geändert hat, z. B. steht in der vierten Zelle, daß im Kanal 2 eine Signaländerung von L nach H zum Zeitpunkt "011", d h.
nach drei Zeiteinheiten ab Schreibbeginn, stattgefunden hat. In der fünften Speicherzelle steht, daß zur selben Zeit im Kanal 3 ein Signalwechsel von H nach L aufgetreten ist.
Soll das Signal kl ausgelesen werden, wird der Kanaldecodierer auf die Kanalnummer "O1" eingestellt, und es werden dann nur die Werte berücksichtigt, die mit der Kanalnummer "O1" in einer Speicherzelle stehen. Es werden also nur die Inhalte der Speicherzellen 1, 6, 7 ausgewertet. Das ausgegebene Signal ist daher zunächst L. Nach vier Zeiteinheiten wird das Signal H und nach weiteren vier Zeiteinheiten wieder L. Die Dauer der einzelnen Signalzustände wird dabei durch Aufsummieren der in den Zellen 1 bis 6 enthaltenen Zeitwerte gebildet. Dies ist deshalb notwendig, weil der Zeilenzähler ZZ2 nur die Zeiten von der Signaländerung in einem Kanal bis zur nächsten Signaländerung in irgend einem beliebigen Kanal bildet.
Figur 8 veranschaulicht eine Möglichkeit, weiteren Speicherplatz einzusparen. In diesem Falle werden die statischen Signalzustände L und H nicht mehr gespeichert, sondern nur noch die Signalübergänge, und zwar der Übergang von L nach H mit "1"-Signal und der Übergang von H nach L mit "O"-Signal. Man kann aber auch die statischen Signalzustände L und H speichern, und zwar jeweils nach einem Signalwechsel oder nach dem Überlauf des Zeitzählers. Ferner ist im Beispiel nach Figur 8 davon ausgegangen, daß für jeden Kanal ein eigener Zeitzähler vorhanden ist, der als Zeitwerte die Zeitdifferenzen zwischen den Signalübergängen in dem jeweiligen Kanal bildet.
Vor Beginn des Einschreibvorganges sind den Signaländerungsdetektoren ausschließlich "L"-Signale zugeführt.
Nach dem Aufschalten der Eingangssignale wird in den Kanälen, in denen das Eingangssignal "H"-Signal ist, eine scheinbare Signaländerung von L nach H festgestellt. Dies ist im Beispiel nach Figur 5 für das Signal k3 der Fall.
In der ersten Zelle des Speichers wird daher neben dem Zeitwert "ovo" die Kanalnummer "11" und der Signalcode "1" eingetragen. Nach drei Zeiteinheiten findet im Kanal K2 eine Signaländerung von L nach H und im Kanal K3 von H nach L statt. Entsprechend sind die Eintragungen in der zweiten und dritten Speicherzelle. Vier Zeiteinheiten nach dem Start des Speichervorganges findet die erste Signaländerung im Kanal K1 statt. Diese Änderung wird in der vierten Speicherzelle festgehalten. Nach weiteren vier Zeiteinheiten geht das Signal kl auf L zurück, das in die fünfte Speicherzelle eingetragen ist. Die nächsten Übergänge finden im zweiten und dritten Kanal statt, und zwar jeweils sechs Zeiteinheiten nach dem letzten Übergang im selben Kanal. Die Zeitwerte sind daher "110". Bemerkenswert sind die Einträge in den Zellen 12 und 14. Dort ist nämlich angegeben, wie zu verfahren ist, wenn der Zeilenzähler vollgezählt ist, ohne daß ein Signalübergang statt gefunden hat.' In diesem Falle wird mit dem Überlaufimpuls die volle Zählkapazität des Zeitzählers als Zeitwert eingetragen. Ferner wird der Status des Signals im zugehörigen Kanal abgefragt, obwohl keine Signaländerung aufgetreten ist. Im Beispiel ist der Status "H". In die Zelle des Speichers wird im Bereich SSP2 eine "1" eingetragen Danach fängt der Zähler wieder bei "O" an, beim nächsten Signalwechsel wird sein Inhalt als zweiter Zeitwert benutzt.
Beim Auslesen des Speichers bewirkt diese Art der Speicherung der Zeitwerte, daß diese bei der Impulsdauerbildung summiert werden. Ist eine Abfrage und Speicherung des Status im Falle des Überlaufs des Zeitzählers nicht möglich, dann muß verhindert werden, daß der Eintrag des höchsten Zählwertes des Zeitzählers im Falle des Zeitzählerüberlaufes als Signaländerung interpretiert wird. Dies kann dadurch erreicht werden, daß eine Signalkombination in den Speicher eingetragen wird, die im Falle einer Signaländerung nicht auftritt, z. B. ein "Zeitwert", der vom Zeitzähler nicht erreicht wird, eine "Kanalnummer", die keinem Kanal zugeordnet ist, oder ein besonderer Signalcode.
Die bisher beschriebenen Ausführungsbeispiele haben den Nachteil, daß die Abspeicherung der in einem Eingangskanal aufgetretenen Signaländerung eine Abspeichertotzeit für alle Kanäle zur Folge hat. In vielen Einsatzfällen von Logikanalysatoren ist jedoch eine größtmögliche zeitliche Auflösung der zu erfassenden, parallel anliegenden Eingangssignale erwünscht. Dies ist z. B. bei allen Bausteinen der Fall, die ein dynamisch sich änderndes Parallelmuster von Binärzuständen abgeben, also z. B. Zähler, Decoder, Digital-Analog-Umsetzer usf. Bei solchen Bausteinen sind die Einschwingvorgänge auf eventuelle unerlaubte oder störende Zwischenzustände zu untersuchen. Figur 4 zeigt eine Anordnung, mit der die Signaländerungen für jeden Kanal einzeln abgespeichert werden, wobei die Abspeichertotzeit auf den jeweiligen Kanal beschränkt bleibt. Die anderen Kanäle, in denen keine Signaländerung stattgefunden hat, bleiben in voller Aufnahmebereitschaft. Hierzu ist je Kanal ein Speicher bzw. ein Speicherbereich, bestehend aus Registern RG10, RG11, RG12 ...~; RG20 ... vorgesehen, in einer ersten Ausführungsform sind alle Register, also auch die, die verschiedenen Kanälen zugeordnet sind, parallel an einen zentralen Zeitzähler ZZ10 angeschlossen.
Das Einschreiben der Zeitwerte in die Register wird von Schieberegistern SR10, SR20 gesteuert, von denen für jeden Kanal eines vorhanden ist. Die Schiebeimpulse werden von Signaländerungsdetektoren SVD10, SVD20 geliefert. Zu Beginn des Abspeichervorganges wird der Status der Eingangssignale in Statusspeicher STS1, STS2 ... übernommen und in die erste Stufe der Schieberegister SRIO, SR20 eine log. "1" eingetragen. Danach erhalten die Schieberegister nur im Falle einer Änderung des Signals im zugehörigen Kanal einen Schiebeimpuls, so daß die Register RGl0, RGll, RG12 bzw. RG20 ... nacheinander den jeweiligen Stand des zentralen Zeitzählers ZZ10 übernehmen. Die Übernahme in einem Kanal, z. B. im Kanal mit den Registern RGIO, RGI1 erfolgt dabei völlig unabhängig von einer Übernahme in einem anderen Kanal, z. B. im Kanal mit dem Register RG20.
Es können daher Signaländerungen, die in verschiedenen Kanälen auftreten, mit nahezu beliebiger zeitlicher Auflösung abgespeichert werden, wobei der zeitliche Bezug zwischen den Signaländerungen erfaßt wird; denn die im zentralen Zeitzähler ZZ10 gebildete Zeitinformation wird parallel an alle Register aller Kanäle herangeführt.
In der bisher beschriebenen Schaltung nach Figur 4 beziehen sich die Zeitwerte auf den Beginn des Abspeichervorganges. Anstelle eines zentralen Zeitzählers können' auch - wie mit- gestrichelten Linien angedeutet - dezentrale Zeitzähler ZZ10, ZZ20 verwendet werden. In diesem Falle können als Zeitwerte die Zeitdifferenzen zwischen zwei in einem Kanal aufeinanderfolgenden Signaländerungen gebildet werden, indem die Zeitzähler bei jeder Signaländerung' in ihrem Kanal zurückgesetzt werden. Hierzu ist ein ODER-Glied ORS vorgesehen, das an die Stufen des Schieberegisters SR10 angeschlossen ist und das daher bei jedem Schiebevorgang einen Rücksetzimpul's auf den Zeitzähler ZZ10 gibt. Entsprechend kann auch der Zeitzähler ZZ20 zurückgesetzt werden. Die Rücksetzeingänge der Zeitzähler ZZ10, ZZ20 können auch unmittelbar an den Ausgang der Signaländerungsdetektoren SVD10, SVD20 angeschlossen sein. Die dezentralen Zeitzähler erhalten von einem zentralen Taktgeber TG3 Impulse mit gemeinsamer Zeitbasis, damit eine zeitliche Beziehung zwischen den Ereignissen in den ein- zelnen Kanaälen erhalten wird. Es ist jedoch nicht erforderlich, daß die Frequenzen der Taktimpulse gleich sind, sie müssen nur ein bestimmtes Verhältnis zueinander haben.
Auf die Abfrage des Status der Eingangssignale zu Beginn eines Aufzeichnungsvorganges und die Statusspeicher STS1, STS2 kann verzichtet werden, wenn die Eingangssignale erst mit Beginn des Einspeichervorganges auf die Signaländerungsdetektoren geschaltet werden. Liegt nämlich zuvor an allen Signaländerungsdetektoren, z. B. "O"-Signal, dann werden die Detektoren, denen das Eingangssignal log. "1" zugeführt wird, eine Signaländerung anzeigen, die durch das Einspeichern des Zeitwertes Null erfaßt wird. Um die Anzahl der Register RG10, RG11, RG12 ... RG20 kleinzuhalten, kann man ihre Inhalte noch während des Einspeichervorganges zu einem zentralen Zeitspeicher übertragen, so daß die einzelnen Register während eines Abspeichervorganges mehrfach benutzt werden können. Durch Rückkopplung der Schieberegister SR10, SR20 können die Register RGIO, RG11, RG12 ...; RG20 als Umlauf speicher ausgebildet werden.
Figur 9 veranschaulicht die Funktion der Anordnung nach Figur 4 bei der Aufzeichnung der Signale nach Figur 5.
Für die drei Kanäle sind drei Registersätze RG1, RG2, RG3 vorgesehen. Mit Beginn der Einspeicherung werden die Signale auf die Signaländerungsdetektoren SVD10, SVD20 aufgeschaltet, denen zuvor "L"-Signal zugeführt wurde. Der im dritten Kanal angeordnete Signaländerungsdetektor stellt daher zur Zeit t0 eine Signaländerung fest, und es wird der Zeitwert "000" in das erste Register des Registersatzes RG3 eingetragen. Nach drei Zeiteinheiten ändern sich die Signale k2 und k3, so daß in das erste Register des Registersatzes RG2 und in das zweite Register des Satzes RG3 101111 eingeschrieben wird. Eine Zeiteinheit später findet ein Wechsel des Signals kl statt, der im ersten Register des Satzes RGl.festgehalten wird. Eine etwaige Totzeit der Registersätze RG2 und RG3 von mehr als einer Zeiteinheit wirkt sich dabei nicht aus. Die weiteren Signaländerungen werden entsprechend abgespeichert. Damit die Registersätze RG1, RG2, RG3 kleingehalten werden, kann ihr Inhalt in einen zentralen Speicher eingetragen werden, wobei den einzelnen Kanälen wieder Kanalnummern zugeordnet werden. Die Eintragungen in dem zentralen Speicher stimmen dann im wesentlichen mit den in Figur 8 gezeigten überein, mit der Ausnahme, daß kein Signalspeicherbereich SSP2 vorhanden ist. Die Signaländerungsdetektoren und die Register können jedoch auch so ausgebildet sein, daß sie Signalcodes erzeugen bzw. speichern können. Der Ausgang der Signaländerungsdetektoren, an denen die Signalcodes abgegeben werden, sind dann zweckmäßig den Registern des zugehörigen Kanals parallel zugeführt.
Es wurde schon mehrfach erwähnt, daß mit Hilfe von Zwischenspeichern, die den Signaländerungsdetektoren nachgeschaltet oder in diesen enthalten sind, Signaländerungen, die während der durch einen Abspeichervorgang bedingten Totzeit auftreten, erfaßt werden können. Figur 10 zeigt das Prinzipschaltbild eines Signaländerungsdetektors mit einem Zwischenspeicher. Ein über einen Eingang E zugeführtes Signal gelangt einerseits auf den Eingang D einer bistabilen Kippstufe FF3, von deren Ausgang Q es dem Eingang D einer zweiten bistabilen Kippstufe FF2 zugeführt wird. Ein digitales Differenzierglied DF1, bestehend aus zwei NAND-Gliedern und einem Exklusiv-ODER-Glied, differenziert das Eingangssignal und gibt es über einen Umschalter US mit drei Schaltstellungen, der zunächst in der oberen Stellung ist, auf den Takteingang der zweiten bistabilen Kippstufe FF2.
An deren Ausgang Q kann das Signal zum Abspeichern abgenommen werden. Der Ausgangsimpuls des Differenziergliedes DF1 wird über eine Leitung L1 der Speichersteuerung, z. B.
der Steuereinheit STE1 in Figur 1, zugeführt. Die Speichersteuerung gibt daraufhin einen Einschreibbefehl an den Speicher; ferner schaltet sie über eine Leitung L2 den Umschalter US in die mittlere Stellung und sperrt damit eine weitere Aufnahme von Signaländerungen in der Kippstufe FF2, so daß in dieser der Status des Eingangssignals nach dessen Änderung zwischengespeichert wird. Ferner gibt sie während der durch den Abspeichervorgang bedingten Totzeit zwei logische Eingangstore U1, U2 für die erste Kippstufe FF3 frei.
Tritt also während der Totzeit eine Signaländerung ein, wird die Kippstufe FF3 umgeschaltet, und die Antivalenzbedingung am Eingang eines Exklusiv-ODER-Gliedes EXO2 ist erfüllt. Nach Ablauf der Totzeit wird der Umschalter US von der Steuereinheit in die untere Stellung gebracht, so daß das Ausgangssignal des Exklusiv-ODER-Gliedes EXO2 sowohl auf den Takteingang der Kippstufe FF2 gelangt und diese umschaltet und die Ausgangssignale der Kippstufen FF2, FF3 wieder gleich sind. Ferner gelangt ein Signal über die Leitung L1 zur Steuereinheit, die daraus erkennt, daß eine Signaländerung während der Totzeit aufgetreten ist. Es erfolgt dann wieder ein Abspeichervorgang, währenddessen der Umschalter US abermals in die mittlere Stellung gebracht wird. Hat sich das Eingangssignal während der Totzeit nicht geändert, wird kein Impuls über die Leitung L1 abgegeben, wenn der Umschalter US in die untere Stellung gebracht ist. Die Steuereinheit steuert in diesem Fall den Umschalter wieder in die obere Stellung.
Die beschriebene Schaltungsanordnung nach Figur 10 ist in jedem Eingangskanal enthalten. Die Umschalter US und die Eingangstore U1, U2 aller Kanäle werden daher parallel angesteuert, und die Ausgangsleitungen L1 sind auf eine gemeinsame Leitung geführt. Eine Signaländerung löst daher das parallele Abspeichern des Status aller Eingangskanäle in den Speicher aus.
Die Figuren 11 und 12 verdeutlichen die Funktion der Anordnung nach Figur 10. Diese soll in einem Logikanalysator eingesetzt sein, mit dem bei jeder Änderung eines Eingangssignals der Status aller Eingangssignale abgespeichert wird. Der verwendete, in Figur 12 veranschaulichte Speicher unterscheidet sich vom Speicher SP1 nach Figur 1 bzw. 6 dadurch, daß zusätzlich ein Bereich LA1 vorgesehen ist, in den eine Kennung eingetragen wird, ob die Signaländerung während einer Totzeit stattgefunden hat oder nicht. Zum Zeitpunkt tl ändert sich das Signal k4, und es findet ein Speichereintrag statt, wie anhand der Figuren 5 und 6 beschrieben wurde. Während der darauffolgenden Totzeit TZ1 ändert sich zum Zeitpunkt t2 das Signal k5.
Dieser Signalwechsel kann daher nicht sofort eingetragen werden; es findet eine Zwischenspeicherung statt, diese führt nach Ablauf der Totzeit TZ1 zum Zeitpunkt t3 zu einem erneuten Abspeichervorgang, bei dem in den Bereich LA1 eine log. "1" eingetragen wird als Kennung dafür, daß die Signaländerung während einer Totzeit stattfand.
Es folgt eine neue Totzeit TZ2, deren Dauer gleich der Zeit TZ1 ist. Zum Zeitpunkt t4 ist die Totzeit TZ2 abgelaufen, so daß, wenn sich zum Zeitpunkt t5 das Signal k4 ändert, eine sofortige Abspeicherung erfolgen kann mit einem Eintrag log. "O" in den Bereich LA1. Während der darauffolgenden Totzeit TZ3 ändert sich das Signal k5 zum Zeitpunkt t6; es findet wieder eine Zwischenspeicherung statt, die zum Zeitpunkt t7 zu einer Abspeicherung führt bei der in den Speicherbereich LA1 eine log. "1" eingetragen wird.
Die beschriebene Art der Zwischen- und endgültigen Speicherung von Signaländerungen, wie sie sich während der Speichertotzeiten ereignen, bewirkt, daß alle Signaländerungen zeitseriell im Speicher enthalten sind. Prinzipiell können je nach Bedarf langsame oder schnelle Speicher bei ein und demselben Grundgerät verwendet werden; es braucht nur die Dauer des Signals, welches den Umschalter US betätigt und die Kippstufe FF2 sperrt, entsprechend eingestellt werden. Aus dem Eintrag in den Bereich LA1 des Speichers kann man erkennen, ob die gewählte Zeitauflösung für die aufgenommenen Signale ausreicht. Bemerkenswert ist ferner, daß die Zwischenabspeicherung während der Totzeiten des Logikanalysators von den Eingangssignalen selbst gesteuert ist und daß auch die Abfrage nach dem Totzeitende zur Aktualisierung des Status der anliegenden Signale selbst gesteuert ist.
Der Signaländerungsdetektor und Zwischenspeicher nach Figur 10 ist nicht nur im Logikanalysator entsprechend dem nach Figur 2 einsetzbar, sondern auch in solchen entsprechend Figur 3 oder 4. Bei einer Verwendung in einem Logikanalysator nach Figur 3 muß dann zusammen mit der Kennung, daß die Signaländerung während der Totzeit aufgetreten ist, die Kanalnummer abgespeichert werden.
Die beschriebene Schaltung nach Figur 10 kann in mehrfacher Hinsicht im Rahmen der Erfindung verändert werden. So ist es möglich, dem Exklusiv-ODER-Glied EXO2 ein Differenzierglied DF2, bestehend aus einer Reihe von NAND-Gliedern und einem Exklusiv-ODER-Glied, nachzuschalten. Die beiden Differenzierglieder DF1 und DF2 können zusammengefaßt werden, wenn sie in Signalrichtung hinter dem Umschalter US liegen. Dem Differenzierglied DF2 kann ein Zähler nachgeschaltet sein, der dann nach Ablauf der Totzeit angibt, wie viele Signalwechsel während der Totzeit aufgetreten sind. Dieser Zählerstand wird in den Hauptspeicher eingetragen und dient dann gleichzeitig als Kennung dafür, daß während der Totzeit eine Signaländerung aufgetreten ist. Ferner kann auch die Zeit zwischengespeichert werden, zu der die Signalwechsel während der Totzeit aufgetreten sind, um die Zeitunschärfe solcher Signalwechsel zu vermeiden. Die Schaltung nach Figur 10 kann ferner dahingehend geändert werden, daß die beiden Kippstufen FF2, FF3 nicht hintereinander, sondern parallel geschaltet sind. Die Freigabe und das Sperren der beiden Kippstufen sowie das Feststellen von Signaländerungen außerhalb und während der Totzeiten erfolgt dann entsprechend der Anordnung nach Figur 10. Die Meldung der während der Totzeiten auftretenden Signaländerungen kann auch von dem Exklusiv-ODER-Glied EXO2 abgenommen werden.
Häufig sollen Logikanalysatoren nicht nur binäre Signale, sondern auch Analogsignale erfassen. Auch für diese sogenannten Analogkanäle kann die Erfindung mit Vorteil eingesetzt werden. Insbesondere kann der durch die endliche Umwandlungszeit von Analog-Digital-Umsetzern bedingte Informationsverlust reduziert werden. Figur 13 zeigt eine hierfür geeignete Schaltung. Sie enthält zwei Abtast- und Halteschaltungen AH1, AH2, denen ein analoges Eingangssignal zugeführt ist. Ein Vergleicher VGL gibt über eine Steuereinheit STE3 an einen Analog-Digital-Umsetzer ADU einen Umsetz- und an einen Signalspeicher SSP4 und einen Zeitspeicher ZSP4 einen Abspeicherbefehl, wenn die Differenz der Ausgangssignale der Abtast- und Halteschaltungen AH1, AH2 einen vorgegebenen Wert überschreitet. Die Abtast- und Halteschaltungen AH1, AH2 sind ebenfalls von der Steuereinheit STE3 gesteuert.
Im folgenden wird die Funktion der Schaltung nach Figur 13 mit Hilfe der Figuren 14 und 15 näher erläutert. Zum Zeitpunkt tl beginne der Umsetzvorgang. Hierzu werden zunächst beide Abtast- und Halteschaltungen in den Abtastzustand gesteuert. Zum Zeitpunkt tl wird die Abtast- und Halteschal- 1 tung AH1 in den Sperrzustand gebracht und ihr Ausgangssignal, welches der Amplitude Al des Analogsignals entspricht, in einen Digitalwert umgesetzt. Gleichzeitig wird von einem Zeitzähler ZZ4 der Zeitwert tl in den Zeitspeicher ZSP4 übernommen. Nach Beendigung des Umsetzvorganges wird der erhaltene Digitalwert in den Signalspeicher SSP4 eingetragen, und zwar mit der Adresse, mit welcher der Zeitwert tl in den Zeitspeicher ZSP4 übernommen wurde. Gleichzeitig wird der Eingang des Analog-Digital-Umsetzers auf den Ausgang der Abtast- und Halteschaltung AH2 geschaltet. Zum Zeitpunkt t2 erreicht die Differenz der Ausgangssignale der Abtast- und Halteschaltungen einen im Vergleicher VGL eingestellten Betrag A. Das an die Steuereinheit STE3 vom Vergleicher gegebene Signal bewirkt, daß nunmehr die Abtast- und Halteschaltung AH1 in den Abtast- zustand und die Abtast- und Halteschaltung AH2 in den Haltezustand gesteuert wird. Ferner wird der Analog-Digital-Umsetzer ADU für einen Umsetzvorgang freigegeben. Dessen Beendigung meldet er der Steuereinheit zurück, worauf diese einen Abspeicherbefehl an den Speicher SSP4 gibt, nachdem zuvor schon der Zeitwert t2 in den Zeitspeicher ZSP4 eingetragen wurde. In der zweiten Zelle dieser Speicher steht daher der Digitalwert für die Amplitude A2 und der Zeitwert t2. Entsprechend werden in die dritte Speicherzelle die Werte A3, t3 eingetragen. In einen besonderen Speicherbereich LA2 kann die Steuereinheit STE3 hinterlegen, ob die vorgegebene Signaldifferenz nA während eines Umsetzvorganges aufgetreten ist. Als Analog-Digital-Umsetzer eignen sich besonders diejenigen, bei denen der jeweils erhaltene Digitalwert nach Umsetzung in einen Analogwert mit dem Eingangssignal verglichen wird und je nach dem, ob die Differenz größer oder kleiner als der vorgegebene Betrag LA ist, der Digitalwert um Eins vergrößert oder verkleinert wird. Der Vergleicher VGL in der Schaltung nach Figur 13 ist dann Bestandteil des Analog-Digital-Umsetzers, und es braucht ferner nicht jeweils der gesamte Digitalwert, sondern nur die Änderung abgespeichert zu werden. Figur 16 veranschaulicht die hierzu erforderlichen Abspeichervorgänge. Zu Beginn der Abtastung wird der Zeitpunkt tl und der Absolutwert des Analogsignals zu diesem Zeitpunkt in Speicherbereiche ZSP'4, SSP'4 eingetragen.
Danach wird nu#r noch das Vorzeichen der Analogsignaländerung und der Zeitpunkt bzw. die Zeitdifferenz, innerhalb der sich das Analogsignal um den Betrag nA geändert hat, eingespeichert. Wird ein Anstieg des Analogsignals mit log. "1" und eine Abnahme mit log. "O" gekennzeichnet, dann wird z. B. mit den Zeitwerten t2, t3 jeweils eine log. "1" und mit den Zeitwerten tll, t12 jeweils eine log. "O" abgespeichert.
Es wurden mehrere Ausführungsbeispiele und Weiterbildungen der Erfindung erläutert, die im Rahmen der Erfindung mannigfach abgeändert werden können. Insbesondere können zwei oder mehr der Ausführungsbeispiele nach den Figuren 1, 2, 3, 4 und 9 in einem Logikanalysator enthalten sein.
Ein solcher Logikanalysator würde schnelle Eingangskanäle gemäß Figur 4, mittelschnelle gemäß Figur 1 oder 2, langsame Kanäle gemäß Figur 3 und einen oder mehrere Kanäle für Analogsignale gemäß Figur 9 aufweisen. Für alle Kanäle wäre ein gemeinsamer Zeittakt erforderlich, damit die Zeitwerte für alle Kanäle einen gemeinsamen Bezug haben.
30 Patentansprüche 16 Figuren

Claims

Patentansprüche l.Logikanalysator mit einem Speicher, in dem aus Eingangs-½.

signalen abgeleitete Signale gespeichert werden und aus dem sie zur Auswertung ausgelesen werden, d a d u r c h g e k e n n z e i c h n e t , daß die Eingangssignale einem Signaländerungsdetektor (SVD) zugeführt sind, der bei einer Anderung der Eingangssignale an den Speicher (SP1, SP2, SP3) ein Schreibsignal abgibt, welches das Einschreiben des Standes eines Zeitzählers (ZZ1, ZZ2) -als Zeitwert in den Speicher (SP1, SP2) bewirkt.
2. Logikanalysator nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß der Signaländerungsdetektor (SVD1, SVD2 ... SVDn) je nach Art der Signaländerung unterschiedliche Signalcodes abgibt, die zusammen mit den Zeitwerten in den Speicher (SP2) eingetragen werden (Fig. 3, Fig. 7, Fig. 8).
3. Logikanalysator nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß der Signaländerungsdetektor (SVDO) den Status der Eingangssignale kennzeichnende Signalcodes abgibt, die zusammen mit den Zeitwerten in den Speicher (SP1) eingetragen werden (Fig. 3, Fig. 7).
4. Logikanalysator nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß der Signaländerungsdetektor (SVD2, SVD3 ...) eine bistabile Kippstufe (FF1), deren Vorbereitungseingang (D) das Eingangssignal zugeführt ist, und einen Vergleicher (EXO1) enthält, dem das Eingangssignal und das Ausgangssignal der bistabilen Kippstufe (FF1) zugeführt ist und der bei einer Änderung des Eingangssignals einen Impuls abgibt, der dem Setzeingang (T) der bistabilen Kippstufe (FF1) und als Einschreibimpuls dem Speicher zugeführt ist (Fig. 2)
5. Logikanalysator nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß der Zeitzähler (ZZ1, ZZ2) mit jeder Änderung des Eingangssignals auf Null zurückgesetzt wird und die Zeitwerte den Zeitdifferenzen zwischen den Änderungen der Eingangssignale entsprechen.
6. Logikanalysator nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Adressen für den Speicher (SP1 ... SP4) in einem Adressenzähler gebildet werden, dessen Stand beim Einschreiben der Signale in den Speicher mit jedem Einschreibimpuls um Eins erhöht wird.
7. Logikanalysator nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß der Speicher mehrere Register (RG10, RGll, RG12 ...) enthält, denen jeweils der Stand des Zeitzählers (ZZ10) zugeführt ist, daß die Übernahmeeingänge der Register an je eine Stufe eines Schieberegisters angeschlossen sind, in das eine einzige log. "1" oder log. "0" eingeschrieben ist und daß der Takteingang des Schieberegisters an den Signaländerungsdetektor (SVD10) angeschlossen ist (Fig. 4).
8. Logikanalysator nach Anspruch 7, d a du r c h- g e -k e n n z e i c h n e t , daß die letzte Stufe des Schieberegisters (SRt0) auf die erste Stufe rückgekoppelt ist.
9. Logikanalysator nach Anspruch 7 oder 8, d a d u r c h g e k e n n z e i c h n e t , daß die Ausgangssignale des Signaländerungsdetektors (SVD10) oder davon abgeleitete Signale auf den Rücksetzeingang des Zeitzählers (ZZ10) geführt sind.
10. Logikanalysator nach Anspruch 9, d a d u r c h g e -k e n n z e i c h n e t , daß der Rücksetzeingang des Zeitzählers (ZZ10) über ein ODER-Glied (OR1) an die Stufen des Schieberegisters (SR10) angeschlossen ist.
11. Logikanalysator nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß zur Aufnahme von Analogsignalen ein Analog-Digital-Umsetzer (ADU) vorhanden ist, dem der Signalspeicher (SSP4) nachgeschaltet ist, daß die Größe des Analogsignals bei der jeweils letzten Analog-Digital-Umsetzung gespeichert und mit dem Eingangssignal verglichen wird, daß der nächste Umsetz- und Abspeichervorgang eingeleitet wird, wenn die Differenz zwischen dem gespeicherten Signal und dem Eingangssignal einen vorgegebenen Wert erreicht, und daß zusammen mit dem Ausgangswert des Analog-Digital-Umsetzers der Stand des Zeitzählers (ZZ4) abgespeichert wird (Fig. 13).
12. Logikanalysator nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß das analoge Eingangssignal parallel zwei Abtast- und Halte schaltungen (AH1, AH2) zugeführt ist, daß an die Ausgänge der Abtast- und Halteschaltungen die beiden Eingänge eines Vergleichers (VGL) angeschlossen sind, der einen Speicherbefehl an den Speicher (SSP4, ZSP4) gibt, wenn die Differenz der Ausgangsspannungen der Abtast- und Halteschaltungen (AH1, AH2) einen vorgegebenen Betrag übersteigt.
13. Logikanalysator nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t , daß die eine Abtast- und Halteschaltung (AH1) im Haltezustand ist, während ihr Ausgangssignal in einen Digitalwert umgesetzt wird, und die andere Abtast- und Halteschaltung (AH2) während dieser Zeit im Abtastzustand ist.
14. Logikanalysator nach Anspruch 12 oder 13, d a -d u r c h g e k e n n z e i c h n e t , daß die beiden Abtast- und Halte schaltungen (AH1, AH2) das jeweilige Eingangssignal und das Eingangssignal bei der letzten Analog-Digital-Umsetzung wechselweise abtasten bzw. halten und daß der Analog-Digital-Umsetzer (ADU) mittels eines Umschalters jeweils an die das Eingangssignal abtastende Abtast- und Halteschaltung angeschlossen ist.
15. Logikanalysator nach einem der Ansprüche 1 bis 14, d a d u r c h g e k e n n z e i c h n e t , daß ein Zwischenspeicher (ZWS, FF3) vorhanden ist, der während der beim Einspeichern bestehenden Totzeit Eingangssignaländerungen erfaßt und nach Ablauf der Totzeit zum Einspeichern abgibt.
16. Logikanalysator nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t , daß der Signaländerungsdetektor und der Zwischenspeicher zu einer Einheit zusammengefaßt sind, die zwei bistabile Kippstufen (FF2, FF3) enthält, die von den Eingangssignalen geschaltet werden und deren Ausgangssignale miteinander verglichen werden, daß die eine Kippstufe (FF2) während der Bearbeitung von Signaländerungen gesperrt ist und daß im Falle einer Änderung des Schaltzustandes der zweiten Kippstufe (FF3) während der Bearbeitung von Signaländerungen ein Meldesignal abgegeben wird (Fig. 10).
17. Logikanalysator nach Anspruch 15 oder 16, d a -d u r c h g e k e n n z e i c h n e t , daß das Meldesignal zusammen mit dem zugehörigen Zeitwert und gegebenenfalls dem Signalcode in den Speicher eingetragen wird (Fig. 12).
18. Logikanalysator nach einem der Ansprüche 1 bis 17, d a d u r c h g e k e n n z e i c h n e t , daß in die Signalleitung ein vom Zeitzähler gesteuertes Digitalfilter geschaltet ist, das so bemessen ist, daß Impulse, deren Dauer kleiner als eine vorgegebene Zeit ist, keinen Einschreibvorgang bewirken.
19. Logikanalysator nach einem der Ansprüche 1 bis 17, d a d u r c h g e k e n n z e i c h n e t , daß an den Speicher eine Logikschaltung angeschlossen ist, der nach Abschluß des Einspeichervorganges alle Zeitwerte und gegebenenfalls Signalcodes zugeführt sind und welche die Zeitwerte von aufeinanderfolgenden Signaländerungen mit einem vorgegebenen oder aus der Gesamtheit der Zeitwerte gebildeten Grenzwert vergleicht und die Zeitwerte sowie gegebenenfalls die zugehörigen Signalcodes aussortiert, die zu Signaländerungen gehören, die in einem kürzeren Abstand als dem Grenzzeitwert aufeinanderfolgten.
20. Logikanalysator nach einem der Ansprüche 1 bis 19, d a d u r c h g e k e n n z e i c h n e t , daß eine an den Speicher angeschlossene Speicherausgabeschaltung zu Beginn eines jeden Speicherauslesezyklus Ausgangssignale mit einem bestimmten Status ausgibt und daß nach jedem Ablauf der aus den Zeitwerten gebildeten Zeiten der Status geändert wird.
21. Logikanalysator nach Anspruch 20, d a d u r c h g e k e n n z e i c h n e t , daß die Speicherausgabeschaltung einen Signaldecodierer (SDC) enthält, der die im Speicher gespeicherten Signalcodes in den Eingangssignaländerungen entsprechende Änderungen des Ausgangssignals der Speicherausgabeschaltung (SAS) umformt (Fig. 3):
22. Logikanalysator nach Anspruch 20 oder 21, d a -d u r c h g e k e n n z e i c h n e t , daß die Speicherausgabeschaltung einen Vorwahlzähler enthält, der mit den aus dem Speicher ausgelesenen Zeitwerten voreingestellt wird, dessen Zähleingang Taktimpulse zugeführt sind und der bei Erreichen des voreingestellten Zeitwertes einen Impuls zum Abrufen des nächsten Zeitwertes aus dem Speicher sowie gegebenenfalls des zugehörigen Signalcodes abgibt (Fig. 1, Fig. 3).
23. Logikanalysator nach Anspruch 22, d a d u r c h g e k e n n z e i c h n e t , daß der Stand des Vorwahlzählers jeweils nach Erreichen des voreingestellten Zeitwertes auf Null zurückgesetzt und mit dem nächsten Zeitwert voreingestellt wird.
24. Logikanalysator nach einem der Ansprüche 1 bis 23, d a d u r c h g e k e n n z e i c h n e t , daß mehrere Eingangskanäle vorhanden sind, über die je ein Eingangssignal zuführbar ist und denen je ein Bereich (K1, K2, ...) des Speichers (SP1) zugeordnet ist und daß mit den vom Signaländerungsdetektor abgegebenen Einschreibsignalen der jeweilige Status der Eingangssignale in die zugeordneten Bereiche (K1, K2, ...) des Speichers eingetragen wird (Fig. 1, Fig. 2).
25. Logikanalysator nach einem der Ansprüche 1 bis 23, d a d u r c h g e k e n n z e i c h n e t , daß mehreren Eingangskanälen je ein Signaländerungsdetektor (SVD1, SVD2 ... SVDn) und eine Kanalnummer zugeordnet ist, und daß, wenn ein Signaländerungsdetektor eine Signaländerung feststellt, die zugehörige Kanalnummer und gegebenenfalls ein Signalcode dem Speicher (SP2) zugeführt wird (Fig. 3).
26. Logikanalysator nach einem der Ansprüche 1 bis 23, d a d u r c h g e k e n n z e i c h n e t , daß im Falle von mehreren Eingangskanälen je Kanal ein Speicher vorhanden ist und daß die Zeitwerte in einem zentralen Zeitzähler gebildet werden.
27. Logikanalysator nach Anspruch 26, d a d u r c h g e k e n n z e i c h n e t , daß je Kanal mehrere Register (RG10, RG11 ...) vorhanden sind, die an einen zentralen Zeitzähler (ZZ10) angeschlossen sind (Fig. 4).
28. Logikanalysator nach einem der Ansprüche 1 bis 23, d a d u r c h g e k e n n z e i c h n e t , daß im Falle von mehreren Kanälen je Kanal ein Speicher und ein Zeitzähler vorhanden ist und daß die Zeitzähler an einen zentralen Taktgeber angeschlossen sind.
29. Logikanalysator nach Anspruch 28, d a d u r c h g e k e n n z e i c h n e t , daß je Kanal mehrere Register (RG10, RG11 ...) und ein Zeitzähler (ZZ10) vorhanden sind.
30. Logikanalysator nach einem der Ansprüche 1 bis 29, d a d u r c h g e k e n n z e i c h n e t , daß mit der Speicherausgabeschaltung Ausgangskanäle verbunden sind, über die im Speicher oder einem gesonderten Speicher enthaltene Stimulisignale abgegeben werden, und daß die zu prüfenden Schaltungen an die Eingangs- und die Ausgangskanäle anschließbar sind (Fig. 1).